JP3077095B2

JP3077095B2 - 位置検出用ディジタル変換装置

Info

Publication number: JP3077095B2
Application number: JP03332710A
Authority: JP
Inventors: 義昭小川
Original assignee: 日本ギア工業株式会社
Priority date: 1991-11-22
Filing date: 1991-11-22
Publication date: 2000-08-14
Anticipated expiration: 2015-08-14
Also published as: JPH05141985A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動体の位置検出装
置、とくに長スパンにわたり、かつな高分解能に計測す
る必要のある際に使用して好適な、信頼性の高い絶対位
置検出装置に関するものである。

【０００２】

【従来の技術】分解能や計測方法の異なる２台のエンコ
ーダを連結した位置検出装置は、産業用ロボット等の位
置検出装置として使用されており、たとえば特開昭50-4
8951号、特開昭55-10520号、特開昭60-190810号、特開
昭64-31209号等の公報に開示されている。

【０００３】一方、長スパンを高分解能にて検出するの
に、ビット（桁）数の多い１台のアブソリュートエンコ
ーダを用いる方法もあるが、ビット数を多くするために
最下位桁の分解能を高めれば、耐振性や信頼性に問題を
生じるとともに、最下位桁の分解能は製造に限界があ
る。また最下位桁の分解能を現状のまま、上位桁数を増
加させたものを利用すると、入力部に減速手段等が介在
して、入力に対する応答速度等に制約ができ、極低速度
の入力変化を示す特定用途以外には普及するに至ってい
ない。

【０００４】

【発明が解決しようとする課題】上記の２台のエンコー
ダを連結した公知技術は、いずれも、１回転型アブソリ
ュートエンコーダとインクリメンタルエンコーダを連結
したものであり、１回転型アブソリュートエンコーダと
多回転型アブソリュートエンコーダを連結したものはな
い。公知発明の主たる目的も、インクリメンタルエンコ
ーダを用いることによる原点復帰動作を改善することに
あった。

【０００５】上記の公知技術は原点復帰動作時間を大幅
に短縮し、その点では有益な発明であることは十分認め
られるが、残念ながら、インクリメンタルエンコーダを
用いている限り、原点復帰動作を不要とすることができ
ない。すなわち、完全なアブソリュートエンコーダの機
能は得られない。

【０００６】本発明は、２台のアブソリュートエンコー
ダを連結することにより、原点復帰動作が全く不要であ
り、かつ長スパンを高分解能にて絶対位置を検出するこ
とができる、信頼性の高いアブソリュート型の位置検出
装置を提供するものである。

【０００７】回転量を検出するセンサとして、ロータリ
ーエンコーダは広く用いられている。ロータリーエンコ
ーダを大別すれば、アブソリュートタイプとインクリメ
ンタルタイプになり、計測可能な入力範囲に着目して、
１回転型と多回転型に分類することもできる。１回転型
は回転角度計として、多回転型は回転回数計として、一
般に使用されている。

【０００８】特に、多回転型は、ラックピニオン等の送
り装置のピニオンに連係されて、長スパン送り装置にお
ける送り量や移動量、および被検出体等の位置検出に利
用される。上記長スパンの送り装置における絶対位置や
移動量、及び送り量の変化分等を、高分解で検出しうる
ようにするためは、１台の多回転型アブソリュートエン
コーダを上位桁群として使用し、もう１台の１回転型ア
ブソリュートエンコーダを下位桁群として使用し、両エ
ンコーダを歯車または軸継手を介して機構的に連結する
ことにより、高精度のアブソリュートエンコーダが、見
掛け上得られることになる。

【０００９】連結を要する２台のエンコーダは、共に符
号体系がグレイコードで構成されており、その２種類の
グレイコードを１つのエンコーダの出力とみなすために
は、図３の左半分に示すような２値パターン、及び右半
分に示すような２値コードを得ることができればよいわ
けである。しかし、次に示すような理由により、その実
現は容易なことではない。

【００１０】(1) 上位エンコーダ(多回転型)の各ビット
信号の変化するタイミングを、下位エンコーダ(１回転
型)のＬＳＢ周期の1/2以内に同期させなければならな
い。 (2) 歯車や軸継手には、若干なりともバックラッシやロ
ストモーションが存在し、また軸材料の弾性変形もゼロ
ではない。

【００１１】そのため、送り装置等の設置当初、機械的
にいくら正確に位相合わせを行っても、上位エンコーダ
の信号を下位エンコーダの信号との桁変化のタイミング
を合わせることが困難となる。また、上位エンコーダの
各ビット信号の変化タイミングには「ゆらぎ」が生じ、
カウントエラーが発生してしまう。

【００１２】本発明は、この「ゆらぎ」を補償して、２
種類のアブソリュートエンコーダを連結したものを、１
つのアブソリュートエンコーダとみなせるようにした位
置検出装置に関するものである。

【００１３】

【課題を解決するための手段】本発明によれば、ディジ
タル変換値をグレイコードもって出力する多回転型アブ
ソリュートエンコーダと、ディジタル変換値をグレイコ
ードをもって出力し、最上位桁の分解能が多回転型エン
コーダの最下位桁と同じ分解能を有し、入力が多回転型
エンコーダの入力に結合された１回転型アブソリュート
エンコーダと、多回転型エンコーダ及び１回転型エンコ
ーダの出力信号を入力し、多回転エンコーダの最下位桁
の信号を、それより上位桁信号の桁変わりの不確定部分
を修正するフラグとして、多回転エンコーダの各桁の桁
変わり部分を、１回転エンコーダの最上位桁の桁変わり
時点に合致させて、多回転エンコーダの各桁信号を出力
するマイクロコンピュータ制御部とを備えることによ
り、上述の課題は解決される。

【００１４】

【作用】グレイコードで生成された２台のエンコーダの
出力信号は、長時間連続測定時、もしくは所要測定時に
電源が投入されて間欠的に行なわれるいずれの測定方法
においても、あたかも１台のアブソリュートエンコーダ
の出力信号と同様に、上位桁の切り替わりタイミング
は、下位桁の切り替わりタイミングと同期して、高精度
が保たれている。しかも下位エンコーダの信号変化タイ
ミングについては、修正を考慮しなければならないとい
う問題を生じない。

【００１５】

【実施例】図１は、本発明の一実施例を示すものであ
る。(１)は、多回転式回転数計数型アブソリュートロー
タリエンコーダ（以下ＲＣエンコーダと略称する）、
(２)は、１回転式回転角度計測型アブソリュートロータ
リエンコーダ（以下ＲＳエンコーダと略称する）、(３)
は、マイクロプロセッサによる桁同期用マイクロコンピ
ュータ部、(４)は、全桁の計測値を常時出力する出力レ
ジスタである。

【００１６】ＲＣエンコーダ(１)は、例えば特開昭60-1
15807号公報に開示されているものであり、簡単に述べ
ると、分解能が極めて粗いアブソリュートエンコーダと
理解することもできる。一般に、アブソリュートエンコ
ーダと称されているものは、前記ＲＳエンコーダ(２)の
方であって、１回転の回転角360度を360分割とか1024分
割で検出できるような高分解能を有し、このような高分
解能を得るために、各桁（ビット）の分解能に応じた縞
模様のコード盤を有し、この縞模様を電気信号に変換し
て、図３の左側に示すＲＳエンコーダ(２)の出力（Ｌ）
のビットの変化パターンを得るようになっている（変化
パターンは縞模様と対応している）。

【００１７】一方、ＲＣエンコーダ(１)は、１回転であ
る回転角360度（２π）を２分割または４分割した分解
能でしか検出することはできない。すなわち、分解能と
しては、ディジタル素量（デジット）が極めて粗いもの
である。しかし、その反面、分解能が粗い分だけ、多回
転の計測が可能である。例えば、回転角360度を２分割
でしか検出せず、１回転を１デジット（分解能180度）
とする、２進１２桁のＲＣエンコーダ(１)は、２の１１
乗＝２０４８回転まで、連続的にカウントしうる機能を
有している。

【００１８】そこで、前記ＲＳエンコーダ(２)を１回転
以下の下位の計測に、ＲＣエンコーダ(１)を１回転以上
の計測に割り当てて使用しようとすることは容易に考え
られる。しかし、上位エンコーダであるＲＣエンコーダ
(１)の各ビット変化のタイミングは、このＲＣエンコー
ダ(１)の分解能に応じて、それの最下位桁の変化に同期
が保証されているが、別途連結された高分解能の下位エ
ンコーダの最下位桁の信号変化とのタイミングには、
「ゆらぎ」が生じる。

【００１９】本発明は、分解能が異なる２種類のアブソ
リュートエンコーダを、被測定入力回転に機械的に直結
接続して、それぞれの計測分担領域で、回転角度と回転
数をディジタル変換し、その際、上位のエンコーダの桁
変わりのタイミングの精度を、下位桁の桁変わりの精度
に合致させることにより、２つのエンコーダの出力を、
あたかも高分解能で、多桁数の１つエンコーダの出力の
如くして、出力するようにしたものである。

【００２０】ＲＣエンコーダ(１)とＲＳエンコーダ(２)
の入力軸(1a)(2a)は、カップリング(５)で結合され、Ｒ
Ｃエンコーダ(１)の出力信号(Ｈ)とＲＳエンコーダの出
力信号(Ｌ)は、マイクロコンピュータ部(３)に入力され
る。また、下位のＲＳエンコーダ(２)の出力(Ｌ)は、そ
のまま出力レジスタ(４)の入力に送られる。

【００２１】マイクロコンピュータ部(３)は、ＲＣエン
コーダ(１)の出力(Ｈ)を、図２のフローチャートに従っ
て処理した、補正出力(Ｈ')を出力レジスタ(４)の入力
へ送り出す。なお、図３における下位のＲＳエンコーダ
(２)の出力(Ｌ)は、最下位桁(Ｌ_O)から最上位桁(Ｌ_n)ま
でを、０〜ｎの桁番号を付して表している。同じく、上
位のＲＣエンコーダ(１)の出力(Ｈ)は、機構上の最下位
桁(Ｈ_f)、その上位桁を実際の有効桁として最下位桁(Ｈ
₀)〜最上位桁(Ｈ_m)までを、０〜ｍの桁番号を付して表
している。

【００２２】図３は、計測初期の０点の部分を２回転程
度まで示すもので、右側の０と１で表されるコード部分
は、２進のグレイコードであり、そのグレイコードと同
じ内容のものが、左側の方に２値パターンの変化の模様
として示してある。

【００２３】図３の左側２値パターンで見るとわかるよ
うに、ＲＳエンコーダ(２)の最上位桁(Ｌ_n)とＲＣエン
コーダ位の機構上の最下位桁(Ｈ_f)とは、１デジットが
同じ量を表す桁になっている。ただし、ＲＳエンコーダ
(２)の最上位桁(Ｌ_n)は、実際のグレイコードの半分し
かない。この２つの桁(Ｈ_f)(Ｌ_n)は、値の変化点が２分
の１回転の所（π）で正確に合致するように、カップリ
ング(５)の連結部で初期調整されている。上記２つの桁
の桁変わり点の合致度は、長期的にも安定性が保たれる
が、図３のコード部において（＊）で示す、(Ｈ_f)より
上位の桁(Ｈ₀)〜(Ｈ_m)の桁変わりの部分の合致度は、前
述のゆらぎ等で、保証されない。このＲＣエンコーダ
(１)の機構的な最下位桁(Ｈ_f)は、それより上位におい
て実質的な値を表している各桁(Ｈ₀)〜(Ｈ_m)の桁変わり
の部分を、補正するためのフラグとして使用される。

【００２４】本発明は、この上位のＲＣエンコーダ(１)
の各桁の桁変わり点を、下位のＲＳエンコーダの最上位
の桁(Ｌ_n)の変化時点に、同期させるものである。

【００２５】図２は、コンピュータ部(３)において、上
記目的を達成するようにした制御の一例である。なお、
図中の各パラメータは、以下のようになっている。Ｋ：ＲＣエンコーダ(１)における１が立っている最
上位桁の桁番号ｉ：ＲＣエンコーダ(１)における修正のための注目
桁の桁番号ｆ：補正フラグ（ＲＣエンコーダ(１)の最下位桁）
Ｈ_fの状態（値）Ｈ₀〜Ｈ_m：ＲＣエンコーダ(１)の各桁の値Ｈ₀'〜Ｈ_m'：修正後のＲＣエンコーダ(１)の各桁の値Ｌ₀〜Ｌ_n：ＲＳエンコーダ(２)の各桁の値

【００２６】ステップ(Ｓ₁)は、上位のＲＣエンコーダ
(１)の注目する桁番号をｉにセットし、ステップ(Ｓ₂)
において、上位のＲＣエンコーダ(１)の全ての桁が０で
あるかを調べ、それが全て０であれば、ステップ(Ｓ₃)
へ進み、もし桁のいずれかに１が立っていればステップ
(Ｓ₆)へ進む。

【００２７】ステップ(Ｓ₃)以降は、１回転以下の場合
に進むルーチンで、ステップ(Ｓ₃)におけるフラグ
（ｆ）のチェックよって、現在の状況が半回転以下か、
半回転以上であるが判別され、以下であると、ステップ
(Ｓ₅)によって、注目する桁(Ｈ_i)の現在値を、修正後の
注目する桁(Ｈ_i')の値として、出力レジスタ(４)にセッ
トし、ステップ(Ｓ₁₄)に進む。

【００２８】半回転以上であると、ＲＣエンコーダ(１)
における実質上の最下位桁(Ｈ₀)の桁変わり部分、すな
わち不安定な不確定部分(＊)（右側のコード部に示して
ある。）を含むため、ステップ(Ｓ₆)(Ｓ₇)を介して、そ
の不確定部分(＊)を弁別し、その結果、もしそれが不確
定部分(＊)であれば、ステップ(Ｓ₄)へ進み、そうでな
ければステップ(Ｓ₅)に進む。

【００２９】ステップ(Ｓ₄)は、入力が半回転以上にな
ると、すべてここを通り、このステップ(Ｓ₄)において
は、桁変わり部分が、２進コードで０から１への部分
と、１から０への部分を弁別するようになっている。こ
の、弁別のアルゴリズムには、グレイコード特有の性質
を利用している。すなわち、グレイコードにおいては、
所要の注目する桁よりも上位桁に、１が立っている桁が
偶数個（０個を含む）あるとき、その注目する桁(Ｈ_i)
の値は、１が連続している部分の半分より下位で、その
下の０が連続する部分の半分より上位の範囲にあること
となり、その範囲の中央に、注目する桁(Ｈ_i)の０から
１への桁変わり部分が含まれる。

【００３０】同様に、所要の注目する桁(Ｈ_i)よりも上
位桁に、１が立っている桁が奇数個あるとき、その注目
する桁(Ｈ_i)の値は、１が連続する部分の半分より上位
で、その上の０が連続する部分の半分より下位の範囲に
あることとなり、その範囲の中央に、注目する桁(Ｈ_i)
の１から０への桁変わり部分が含まれる。

【００３１】ステップ(Ｓ₄)において、注目する桁(Ｈ_i)
が、０から１への桁変わり部（偶数個）と判別される
と、ステップ(Ｓ₈)へ進み、１から０への桁変わり部
（奇数個）と判別されると、ステップ(Ｓ₉)へ進む。

【００３２】ステップ(Ｓ₈)とステップ(Ｓ₉)は、補正フ
ラグ(ｆ)の状態に応じて、ＲＳエンコーダ(２)の最上位
桁(Ｌ_n)の値を、そのまま注目する桁(Ｈ_i)の値にする
か、もしくは否定（ＮＯＴ又は反転）した値を注目する
桁(Ｈi)の値にするかを決める。なおステップ(Ｓ₈)とス
テップ(Ｓ₉)では、マスクフラグ(ｆ)の状態と否定の対
応が逆の関係になっている。図中(−Ｌn)は、ＲＳエン
コーダ(２)の最上位桁(Ｌn)における現在値の否定値を
表している。

【００３３】ステップ(Ｓ₈)又はステップ(Ｓ₉)の各判定
結果は、ステップ(Ｓ₁₀)〜ステップ(Ｓ₁₃)のいずれかの
１つに進み、各ステップ(Ｓ₁₀)〜ステップ(Ｓ₁₃)では、
判定結果に応じて、注目する桁(Ｈ_i)の修正値を出力レ
ジスタ(４)にセットし、ステップ(Ｓ₁₄)に進む。ステッ
プ(Ｓ₁₄)〜ステップ(Ｓ₁₆)は、注目する桁(Ｈ_i)を順次
進めて、最上位桁(Ｈ_m)まで進み、桁番号(ｉ)を１巡し
て終了する。

【００３４】

【発明の効果】本発明によると、次のような効果を得る
ことができる。 (a) 長スパンを高分解能に検出できるアブソリュート型
のエンコーダを容易に実現できる。 (b) ２台のエンコーダともアブソリュート型であり、電
源再投入の時でも原点復帰動作は全く不要となる。 (c) 汎用性のある市販されているエンコーダを使用する
ことができるため、耐震性に優れ、かつ上位のエンコー
ダの許容入力軸回転数は、従来と同様であるから、同じ
分解能と同じ桁数をもつ従来のものに比して、大幅に応
答速度を向上させた性能がえられる。

【図面の簡単な説明】

【図１】本発明の構成の一例を示すブロック図である。

【図２】マイクロコンピュータ部における桁補正のフロ
ーチャートである。

【図３】２台のアブソリュートエンコーダの信号変化を
示すタイミング図である。

【符号の説明】

(１) 多回転式回転数計数型アブソリュートロータ
リエンコーダ (1a)(2a) 入力軸 (２) 一回転式回転角度計測型アブソリュートロー
タリエンコーダ (３) マイクロコンピュータ部 (４) 出力レジスタ (５) カップリング

Claims

(57)【特許請求の範囲】

【請求項１】ディジタル変換値をグレイコードもって
出力する多回転型アブソリュートエンコーダと、ディジタル変換値をグレイコードをもって出力し、最上
位桁の分解能が多回転型エンコーダの最下位桁と同じ分
解能を有し、入力が多回転型エンコーダの入力に結合さ
れた１回転型アブソリュートエンコーダと、多回転型エンコーダ及び１回転型エンコーダの出力信号
を入力し、多回転エンコーダの最下位桁の信号を、それ
より上位桁信号の桁変わりの不確定部分を修正するフラ
グとして、多回転エンコーダの各桁の桁変わり部分を、
１回転エンコーダの最上位桁の桁変わり時点に合致させ
て、多回転エンコーダの各桁信号を出力するマイクロコ
ンピュータ制御部とを備えることを特徴とする位置検出
用ディジタル変換装置。