JP3075166B2 - 遠隔保守システム - Google Patents

遠隔保守システム

Info

Publication number
JP3075166B2
JP3075166B2 JP08025458A JP2545896A JP3075166B2 JP 3075166 B2 JP3075166 B2 JP 3075166B2 JP 08025458 A JP08025458 A JP 08025458A JP 2545896 A JP2545896 A JP 2545896A JP 3075166 B2 JP3075166 B2 JP 3075166B2
Authority
JP
Japan
Prior art keywords
program
fpga
data
address
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08025458A
Other languages
English (en)
Other versions
JPH09218781A (ja
Inventor
則員 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08025458A priority Critical patent/JP3075166B2/ja
Publication of JPH09218781A publication Critical patent/JPH09218781A/ja
Application granted granted Critical
Publication of JP3075166B2 publication Critical patent/JP3075166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は遠隔保守システムに
関し、詳しくはフィールドプログラマブルゲートアレイ
(FIELD PROGRAMMABLE GATE
ARRAY、以下「FPGA」という)に対して遠隔地
からプログラミング等の保守を行う遠隔保守システムに
関する。
【0002】
【従来の技術】FPGAはLSIの一種であり、利用者
自身が利用現場(フィールド)で自由に内部回路を変更
(プログラム)することができるゲートアレイである。
【0003】従来、FPGAへのプログラミングは、F
PGAが搭載されたプリント板にROMを搭載し、この
ROMに予めFPGAのプログラムを書込んでおくこと
によって行うか、または、FPGAの内部ROMに専用
のROMライターを用いてFPGAのプログラムを書き
込むことによって行っていた。
【0004】すなわち、従来は、FPGAを搭載した装
置の動作シーケンスを考慮しながら、利用者がROMへ
の書込みをフィールドで人手によって行っていた。
【0005】
【発明が解決しようとする課題】第1の問題点は、従来
は、FPGAを搭載したプリント板ごとにFPGAの内
部回路プログラムデータをフィールドで書き直していた
ために保守性が悪かった点である。その理由は、ネット
ワークとのインタフェース制御機能とデータベースがな
いことである。
【0006】第2の問題点は、従来技術では操作性が悪
いかあるいは冗長な装置が搭載されることである。その
理由は、ROMを取り外すかあるいはROMライターに
相当する回路を搭載しなければならなかったことによ
る。
【0007】本発明は上記の点にかんがみてなされたも
ので、FPGAの内部回路プログラムデータの保守管理
を一括して行うことができ、フィールドでFPGAの内
部回路プログラムの書き換えを容易に行うことができる
遠隔保守システムを提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上記の目的を達
成するために、FPGAを有する装置と遠隔地にあるホ
ストとを通信網を介して接続し、前記装置は、前記FP
GAの内部回路をプログラミングしたい場合にプログラ
ム要求を前記ホストに対して送信し、前記ホストは、前
記FPGAの内部回路プログラムデータを有し、前記装
置からのプログラム要求に応じて前記内部回路プログラ
ムデータを前記装置に対して送信し、前記装置は、前記
ホストから受信した内部回路プログラムデータに基づい
て前記FPGAをプログラミングするようにした。
【0009】
【発明の実施の形態】以下本発明を図面に基づいて説明
する。
【0010】図1は本発明による遠隔保守システムの一
実施の形態のブロック図である。
【0011】ワークステーションやパーソナルコンピュ
ータ等のホスト1は記憶部1aと制御部1bとインタフ
ェース部1cとを有し、記憶部1aには装置2のネット
ワークアドレスと、装置2内のFPGA7a、7b、8
a、8bを搭載したハードウェア7、8ごとのアドレス
と、FPGA7a、7b、8a、8bの内部回路プログ
ラムデータとがデータベースとして記憶される。また、
このホスト1と装置2とは通信網3を介して接続され
る。
【0012】制御部1bは、通信網3およびインタフェ
ース部1cを介して、装置2から後に説明するプログラ
ム転送要求データを受け取った場合、ハードウェア7、
8のうち受け取ったプログラム転送要求データに組み込
まれたアドレスが示すハードウェアの内部回路プログラ
ムデータを記憶部1aから読出す。制御部1bは読出し
た内部回路プログラムデータに装置2のネットワークア
ドレスを組み込み、インタフェース部1c通信網3を介
して、装置2に対して送信する。
【0013】装置2は複数のFPGAを搭載したハード
ウェアを単数あるいは複数有しており、記憶部1a内の
データベースに記憶されたアドレスがそれぞれに割り振
られている。図1に示した実施の形態では、装置2はF
PGA7aおよび7bを搭載したハードウェア7とFP
GA8aおよび8bを搭載したハードウェア8とを有し
ている。
【0014】FPGA7a、7b、8a、8bには、通
常動作モードとプログラミングモードとがあり、制御部
5からの通常動作モード信号、プログラミングモード信
号によってモードの切り換えが行われる。通常動作モー
ドはプログラミングされた内部回路に基づいた動作をす
るモードであり、プログラミングモードは外部からの内
部回路プログラムデータを受けてそれに基づいて内部回
路を変更するモードである。
【0015】ハードウェア7、8からはプログラムを要
求するときにアクティブ(それ以外はインアクティブ)
になるプログラム要求信号が出力され、このプログラム
要求信号はプログラム要求検出部9に入力される。プロ
グラム要求検出部9は、プログラム要求信号がアクティ
ブになったときに、ハードウェア7、8のどちらからの
プログラム要求信号がアクティブになったかを制御部5
およびアドレス生成部10に通知する。
【0016】プログラム要求検出部9からの通知を受け
た制御部5は、ハードウェア7、8のうちプログラム要
求信号をアクティブにした方に対して、リセット信号を
出力するとともに、プログラミングモード信号をアクテ
ィブにする。このとき、プログラム要求信号をアクティ
ブにしたハードウェアに対する通常動作モード信号はイ
ンアクティブにしておく。これによって、プログラム要
求信号をアクティブにしたハードウェアはプログラミン
グモードとなり、書込まれる内部回路プログラムデータ
の待ち状態となる。
【0017】また、プログラム要求検出部9からの通知
を受けたアドレス生成部10は、ハードウェア7、8の
うちプログラム要求信号をアクティブにした方に割り振
られたアドレスを生成し、アセンブル/セグメント部1
1に対して出力する。
【0018】ハードウェア7、8のうちプログラム要求
信号をアクティブにした方のアドレスを受け取ったアセ
ンブル/セグメント部11では、宛先レジスタ12に記
憶されたホスト1のネットワークアドレスを取り出して
所定のデータ形式にアセンブルすることによって、ホス
ト1のネットワークアドレスを組み込んだホスト1宛て
のプログラム転送要求データを作成する。このとき、ア
センブル/セグメント部11では、アドレス生成部10
からのアドレスもプログラム転送要求データに組み込ん
で制御部5に渡す。
【0019】アセンブル/セグメント部11からプログ
ラム転送要求データを受け取った制御部5では、インタ
フェース部4および通信網3を介して、このプログラム
転送要求データをホスト1に対して送信する。
【0020】図2は、図1に示した本発明による遠隔保
守システムの一実施の形態の動作を説明するフローチャ
ートである。
【0021】ここでは、ハードウェア7に搭載されたF
PGA7a、7bの内部回路をプログラミングする場合
について説明するが、ハードウェア8に搭載されたFP
GA8a、8bの内部回路をプログラミングする場合も
同様である。
【0022】FPGA7a、7b内部に内部回路プログ
ラムがない場合やFPGA7a、7bを搭載したハード
ウェア7の動作が正常でない場合には(F−1)、ハー
ドウェア7はプログラム要求信号をアクティブにする。
これを検出したプログラム要求検出部9はこの旨を制御
部5に通知する。プログラム要求検出部9からの通知を
受けた制御部5は、ハードウェア7に対してリセット信
号を出力し、異常ブロックのリセットを行う(F−2)
とともに、プログラミングモード信号をアクティブに
し、通常動作モード信号をインアクティブにしてFPG
A7a、7bをプログラミングモードにする(F−
3)。
【0023】上述したように、制御部5は、ハードウェ
ア7のアドレスを組み込んだプログラム転送要求データ
をホスト1に対して送信する。その後、制御部5はホス
ト1からの受信データをモニタして(F−4)装置2宛
ての受信データを取り込み(F−5)、その中からハー
ドウェア7が搭載するFPGA7a、7bの内部回路プ
ログラムデータを抽出し記憶部6に格納する(F−
6)。
【0024】次に制御部5は、記憶部6に格納されたF
PGA7a、7bの内部回路プログラムデータを読出し
(F−7)、FPGA7a、7bのプログラミングを行
う(F−8)。プログラミングが完了したならば、制御
部5は、ハードウェア7に対するリセットを解除すると
ともに、通常動作モード信号をアクティブにし、プログ
ラミングモード信号をインアクティブにしてFPGA7
a、7bを通常動作モードにする(F−9)。
【0025】
【発明の効果】以上説明したように、本発明はフィール
ドで人手によるFPGAへの内部回路プログラムデータ
のROM割り付けを必要としないため装置の操作性が向
上し、汎用的なデータベースとの接続も可能となるため
保守性が向上し、さらに汎用性を持つハードウェア構成
による装置簡易化という効果を有する。
【0026】すなわち、従来手法では独自のROMライ
ターに相当する制御回路を各FPGAが搭載されている
プリント板ごとに用意しなければならないために回路規
模が大きくなっていた。本発明よれば、各FPGAを搭
載したハードウェアごとにアドレスを割りつけてFPG
Aへのプログラムシーケンス制御を行うため、汎用性が
あり、装置構成が簡易化される。
【0027】また、従来手法ではFPGAの内部回路プ
ログラムをROMに書込んでプリント板へ搭載していた
ためフィールドにて直接人手により行っていたため操作
性が悪かった。本発明によれば、ネットワークによりデ
ータベースとオンライン化することができるためフィー
ルドにて人手で操作することなく、格段に操作性が向上
する。
【0028】また、従来手法では人手でROMへの書込
操作を行っていたためその装置の保守性は悪かった。本
発明によればオンラインシステムであるためデータベー
ス等でFPGAの内部回路プログラムデータを管理でき
るため、保守性は格段に向上する。
【図面の簡単な説明】
【図1】本発明による遠隔保守システムの一実施の形態
のブロック図である。
【図2】図1に示した本発明による遠隔保守システムの
一実施の形態の動作を説明するフローチャートである。
【符号の説明】
1 ホスト 1a 記憶部 1b 制御部 1c インタフェース部 2 装置 3 通信網 4 インタフェース部 5 制御部 6 記憶部 7、8 ハードウェア 7a、7b、8a、8b FPGA 9 プログラム要求検出部 10 アドレス生成部 11 アセンブル/セグメント部 12 宛先レジスタ
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 9/06 G06F 9/445 G06F 11/22 G06F 13/00 H03K 19/173

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 FPGAを有する装置と遠隔地にあるホ
    ストとを通信網を介して接続し、前記装置が、 前記FPGAを有するハードウェアからのプログラム要
    求信号を検出し、該プログラム要求信号を出力したハー
    ドウェアを識別する識別信号を出力するプログラム要求
    信号検出部と、 前記識別信号に基づいて、プログラム要求信号を出力し
    たハードウェアが有するFPGAをプログラミングモー
    ドに移行させる第1の制御部と、 前記識別信号に基づいて、前記FPGAのアドレスを生
    成するアドレス生成部と、 該アドレス生成部が生成したアドレスと前記ホストのあ
    て先とを組みこんだプログラム転送要求データを生成す
    るアセンブル部と、 前記プログラム転送要求データを前記ホストに送信する
    第1の送信手段と、 前記ホストからの情報データを受信する第1の受信手段
    と、 該第1の受信手段によって受信した情報データに含まれ
    るプログラムデータを、前記プログラム要求信号を出力
    したハードウェアが有するFPGAに書き込む第2の制
    御手段と、 該第2の制御手段によってプログラムデータを書き込ま
    れたFPGAを通常動作モードに移行させる第3の制御
    部とを有し、 前記ホストが、 前記FPGA用のプログラムを記憶した記憶部と、 前記プログラム転送要求データを受信する第2の受信手
    段と、 該第2の受信手段によって受信したプログラム転送要求
    データに組みこまれた、前記アドレス生成部が生成した
    アドレスに基づいて、前記記憶部からプログラムデータ
    を読み出す第4の制御部と、 該第4の制御部が読み出したプログラムデータと前記装
    置のあて先とを組みこんだ情報データを生成する第5の
    制御部と、 該第5の制御部が生成した情報データを前記装置に送信
    する第2の送信手段とを有する ことを特徴とする遠隔保
    守システム。
  2. 【請求項2】 前記FPGAを有するハードウェアが、
    前記FPGAが正常動作から異常動作に遷移したとき
    に、前記プログラム要求信号を出力することを特徴とす
    る請求項1に記載の遠隔保守システム。
JP08025458A 1996-02-13 1996-02-13 遠隔保守システム Expired - Lifetime JP3075166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08025458A JP3075166B2 (ja) 1996-02-13 1996-02-13 遠隔保守システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08025458A JP3075166B2 (ja) 1996-02-13 1996-02-13 遠隔保守システム

Publications (2)

Publication Number Publication Date
JPH09218781A JPH09218781A (ja) 1997-08-19
JP3075166B2 true JP3075166B2 (ja) 2000-08-07

Family

ID=12166593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08025458A Expired - Lifetime JP3075166B2 (ja) 1996-02-13 1996-02-13 遠隔保守システム

Country Status (1)

Country Link
JP (1) JP3075166B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000031652A2 (en) 1998-11-20 2000-06-02 Altera Corporation Reconfigurable programmable logic device computer system
WO2005001689A1 (ja) * 2003-06-25 2005-01-06 Nec Corporation 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム
JP4923755B2 (ja) * 2006-06-06 2012-04-25 日本電気株式会社 Fpga搭載装置、fpga置換方法およびプログラム
JP5948806B2 (ja) * 2011-11-16 2016-07-06 富士通株式会社 プラグインカード収容装置及びプラグインカード制御方法
JP6048249B2 (ja) 2013-03-19 2016-12-21 富士通株式会社 デバイス更新装置、及びデバイス更新方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
トランジスタ技術1995年7月号,CQ出版社,p290−291

Also Published As

Publication number Publication date
JPH09218781A (ja) 1997-08-19

Similar Documents

Publication Publication Date Title
JP3075166B2 (ja) 遠隔保守システム
US7343441B1 (en) Method and apparatus of remote computer management
CN113434442A (zh) 一种交换机及数据访问方法
KR100578696B1 (ko) 네트워크를이용한장치의초기화,고장진단및데이터갱신방법
CN101753375B (zh) 航电仿真环境udp网络数据包调试装置及其方法
WO2021109432A1 (zh) 一种数据传输方法、装置、设备及存储介质
JPH0856235A (ja) ルータ装置のテスト方法およびテスト用端末装置
JP2626381B2 (ja) 空気調和装置
US5375236A (en) Down line-loading start control system
US20090070741A1 (en) Method and system for restoring an operating environment on a computer system
JP2752760B2 (ja) 電源制御方式
JP2002278796A (ja) 遠隔機器監視システム
CN115129569A (zh) 一种服务器串口日志收集的方法、装置、设备及可读介质
JP2699899B2 (ja) 障害情報収集装置
JP2754982B2 (ja) シミュレート回路
CN116226074A (zh) 一种数据构建方法、装置、电子设备及存储介质
JPH06214898A (ja) 入力装置
JPS6196849A (ja) 伝送システム制御方式
JPH01277288A (ja) ローカル画面ファイル作成装置
CN115421951A (zh) 系统日志回捞方法、装置、系统、设备及介质
JPS59178069A (ja) フアクシミリ接続装置
EP0724224A1 (en) Method for efficient database access
JPH1042042A (ja) 交換機におけるプロトコルトレース装置
JPH05224979A (ja) 疑似端末装置
JPH0683727A (ja) 入出力装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 13

EXPY Cancellation because of completion of term