JP3063833B2 - 半導体集積回路のレイアウトパターン作成装置 - Google Patents
半導体集積回路のレイアウトパターン作成装置Info
- Publication number
- JP3063833B2 JP3063833B2 JP9229456A JP22945697A JP3063833B2 JP 3063833 B2 JP3063833 B2 JP 3063833B2 JP 9229456 A JP9229456 A JP 9229456A JP 22945697 A JP22945697 A JP 22945697A JP 3063833 B2 JP3063833 B2 JP 3063833B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- order
- operating frequency
- nets
- net
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のレ
イアウトパターン作成装置に関する。
イアウトパターン作成装置に関する。
【０００２】
【従来の技術】従来のレイアウトパターン作成装置の一
例を図６を用いて説明する。図６に示すレイアウトパタ
ーン作成装置は磁気テープ読み取り装置などの入力装置
１と、配置部２３と配線部２４を含むデータ処理装置
２’と、接続情報記憶部３１と配置情報記憶部３５と配
線情報記憶部３６を含む記憶装置３’と、磁気テープ書
き込み装置などの出力装置４で構成されている。
例を図６を用いて説明する。図６に示すレイアウトパタ
ーン作成装置は磁気テープ読み取り装置などの入力装置
１と、配置部２３と配線部２４を含むデータ処理装置
２’と、接続情報記憶部３１と配置情報記憶部３５と配
線情報記憶部３６を含む記憶装置３’と、磁気テープ書
き込み装置などの出力装置４で構成されている。
【０００３】このレイアウトパターン作成装置では、接
続情報記憶部３１に記憶されている接続情報に従がって
配置部２３が論理ブロックの配置を行なった後、配線部
２４が配線を行なってレイアウトパターンを得ることが
できる。
続情報記憶部３１に記憶されている接続情報に従がって
配置部２３が論理ブロックの配置を行なった後、配線部
２４が配線を行なってレイアウトパターンを得ることが
できる。
【０００４】このような従来例として例えば特開平４−
１１１３４３号公報に記載されたものがある。
１１１３４３号公報に記載されたものがある。
【０００５】
【発明が解決しようとする課題】従来の技術において、
半導体論理回路装置の大規模化、高集積度化が進みにつ
れてより消費電力が大きくなることである。
半導体論理回路装置の大規模化、高集積度化が進みにつ
れてより消費電力が大きくなることである。
【０００６】その理由は、単一チップに搭載されるトラ
ンジスタ素子数が増加し、かつ、総配線長が長くなって
きているためである。つまり半導体素子自身の消費電力
は小さくなってきているが、集積度の向上とそれに共な
う配線長の増加のため消費電力が大きくなっているため
である。
ンジスタ素子数が増加し、かつ、総配線長が長くなって
きているためである。つまり半導体素子自身の消費電力
は小さくなってきているが、集積度の向上とそれに共な
う配線長の増加のため消費電力が大きくなっているため
である。
【０００７】本発明の目的は、より低消費電力の半導体
集積回路を得ることのできる、半導体集積回路のレイア
ウトパターン作成装置を提供することである。
集積回路を得ることのできる、半導体集積回路のレイア
ウトパターン作成装置を提供することである。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
のレイアウトパターン作成装置は、論理回路接続情報
と、該論理回路接続情報の検証パターンから配線ネット
の動作周波数を算出する動作周波数計算手段と、動作周
波数データに従って配線順位を求める配線順位付手段
と、配線順位に従がって論理ブロックを配置する配置手
段と、配線順位に従がって配線ネットを配線する配線手
段を有する。
のレイアウトパターン作成装置は、論理回路接続情報
と、該論理回路接続情報の検証パターンから配線ネット
の動作周波数を算出する動作周波数計算手段と、動作周
波数データに従って配線順位を求める配線順位付手段
と、配線順位に従がって論理ブロックを配置する配置手
段と、配線順位に従がって配線ネットを配線する配線手
段を有する。
【０００９】半導体集積回路装置の消費電力は、論理ブ
ロック自体の消費電力と、論理ブロックの出力先の論理
ブロックの入力容量負荷による消費電力と、配線容量負
荷による消費電力の和である。論理ブロックによる消費
電力は集積回路装置の論理規模により決定される。
ロック自体の消費電力と、論理ブロックの出力先の論理
ブロックの入力容量負荷による消費電力と、配線容量負
荷による消費電力の和である。論理ブロックによる消費
電力は集積回路装置の論理規模により決定される。
【００１０】本発明は、動作周波数から配線順位を配線
ネットに付けることにより、動作周波数の大きい配線は
より短かく配線し配線容量を小さくして、配線容量分の
消費電力を最小にすることができる。このため半導体集
積回路の総消費電力が小さくなる。
ネットに付けることにより、動作周波数の大きい配線は
より短かく配線し配線容量を小さくして、配線容量分の
消費電力を最小にすることができる。このため半導体集
積回路の総消費電力が小さくなる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１を参照すると、本発明の一実施形態
の、半導体集積回路のレイアウトパターン作成装置は磁
気テープ読取装置などの入力装置１と、プログラム制御
により動作するデータ処理装置２と、情報を記憶する記
憶装置３と、磁気テープ書込装置等の出力装置４とから
構成される。
の、半導体集積回路のレイアウトパターン作成装置は磁
気テープ読取装置などの入力装置１と、プログラム制御
により動作するデータ処理装置２と、情報を記憶する記
憶装置３と、磁気テープ書込装置等の出力装置４とから
構成される。
【００１３】データ処理装置２は動作周波数計算部２１
と配線順位付部２２とは配置部２３と配線部２４とを備
えている。動作周波数計算部２１は接続情報に定義され
ている論理ブロックの配線ネットの動作周波数を算出す
る。配線順位付部２２は動作周波数から配線ネットの配
線順位を決定する。配置部２３は配線順位に従って論理
ブロックを配置する。配線部２４は配線順位に従って配
線ネットを配線する。
と配線順位付部２２とは配置部２３と配線部２４とを備
えている。動作周波数計算部２１は接続情報に定義され
ている論理ブロックの配線ネットの動作周波数を算出す
る。配線順位付部２２は動作周波数から配線ネットの配
線順位を決定する。配置部２３は配線順位に従って論理
ブロックを配置する。配線部２４は配線順位に従って配
線ネットを配線する。
【００１４】記憶装置３は接続情報記憶部３１と接続情
報検証パターン記憶部３２と動作周波数記憶部３３と配
線順位記憶部３４と配置情報記憶部３５と配線情報記憶
部３６を備えている。接続情報記憶部３１は半導体論理
回路の論理ブロックの接続情報を記憶している。接続情
報検証パターン記憶部３２は接続情報が所望の論理を表
現しているか検証するための検証パターンを記憶してい
る。動作周波数記憶部３３は接続情報中の配線ネットの
動作周波数を記憶する。配線順位記憶部３４は配線ネッ
トの配線をおこなう時の配線ネットの配線順序を記憶す
る。配置情報記憶部３５、配線情報記憶部３６はそれぞ
れ接続情報の論理ブロックの配置位置、配線ネットの配
線位置の情報を記憶する。
報検証パターン記憶部３２と動作周波数記憶部３３と配
線順位記憶部３４と配置情報記憶部３５と配線情報記憶
部３６を備えている。接続情報記憶部３１は半導体論理
回路の論理ブロックの接続情報を記憶している。接続情
報検証パターン記憶部３２は接続情報が所望の論理を表
現しているか検証するための検証パターンを記憶してい
る。動作周波数記憶部３３は接続情報中の配線ネットの
動作周波数を記憶する。配線順位記憶部３４は配線ネッ
トの配線をおこなう時の配線ネットの配線順序を記憶す
る。配置情報記憶部３５、配線情報記憶部３６はそれぞ
れ接続情報の論理ブロックの配置位置、配線ネットの配
線位置の情報を記憶する。
【００１５】次に、本実施形態の動作について図１、図
２を参照して説明する。動作周波数計算部２１はステッ
プ４１において、記憶装置３に記憶されている接続情報
と接続情報検証パターンから論理回路の論理シミュレー
ションをおこない、ステップ４２において、論理ブロッ
クの出力端子の動作回数を算出することにより、全配線
ネットの動作周波数を求める。次に、ステップ４３にお
いて、配線順位付部２２は全配線ネットの配線順位を動
作周波数の高いもの順として決める。次に、ステップ４
４において、配置部２３は配線順位の高いものは短かく
配線されるように論理ブロックを配置する。つまり、配
線順位の高い配線ネットで互いに結線される論理ブロッ
クは配線順位の低い配線ネットで互いに結線される論理
ブロック間の距離に比べて互いにより近傍に配置するよ
うにする。最後に、配線部２４は配線順位の高い配線ネ
ットから順に配線長が短かくなるよう配線を行う。
２を参照して説明する。動作周波数計算部２１はステッ
プ４１において、記憶装置３に記憶されている接続情報
と接続情報検証パターンから論理回路の論理シミュレー
ションをおこない、ステップ４２において、論理ブロッ
クの出力端子の動作回数を算出することにより、全配線
ネットの動作周波数を求める。次に、ステップ４３にお
いて、配線順位付部２２は全配線ネットの配線順位を動
作周波数の高いもの順として決める。次に、ステップ４
４において、配置部２３は配線順位の高いものは短かく
配線されるように論理ブロックを配置する。つまり、配
線順位の高い配線ネットで互いに結線される論理ブロッ
クは配線順位の低い配線ネットで互いに結線される論理
ブロック間の距離に比べて互いにより近傍に配置するよ
うにする。最後に、配線部２４は配線順位の高い配線ネ
ットから順に配線長が短かくなるよう配線を行う。
【００１６】次に、本実施形態の具体的動作例について
図面を参照して説明する。
図面を参照して説明する。
【００１７】例えば図３に示された論理ブロックｂ1 〜
ｂ3 と入力端子Ｉ1 〜Ｉ3 と出力端子０と配線ネットｎ
1 〜ｎ6 で構成された論理回路の接続情報が接続情報記
憶部３１に記憶され、図４に示された接続情報検証パタ
ーンＩ1 、Ｉ2 、Ｉ3 、Ｏが接続情報検証パターン記憶
部３２に記憶されているものとする。
ｂ3 と入力端子Ｉ1 〜Ｉ3 と出力端子０と配線ネットｎ
1 〜ｎ6 で構成された論理回路の接続情報が接続情報記
憶部３１に記憶され、図４に示された接続情報検証パタ
ーンＩ1 、Ｉ2 、Ｉ3 、Ｏが接続情報検証パターン記憶
部３２に記憶されているものとする。
【００１８】動作周波数計算部２１は論理回路の動作シ
ミュレーションを行い、全配線ネットｎ1 〜ｎ6 の動作
パターンを算出し、図４の波形を得る。動作周波数は図
４の波形がＬ→ＨまたはＨ→Ｌへ変化している回数を数
えることで算出できる。つまりシミュレーションの終了
時刻をＴとすると、各配線ネットの動作周波数は配線ネ
ットｎ1 から順に３／Ｔ、１／Ｔ、０．５／Ｔ、１／
Ｔ、３／Ｔ、０．５／Ｔとなる。この結果は動作周波数
記憶部３３に記憶される。次に、配線順位付部２２は動
作周波数の高い配線から順にｎ1 、ｎ5 、ｎ2 ，ｎ4 、
ｎ3 、ｎ6 と配線順位を決め、配線順位記憶部３４に結
果を記憶する。配線順位付部２２は配線順位の高い配線
ネットｎ1 、ｎ5 が短く配線できるよう図５に示したよ
うに、配線順位の低いネットに接続されたブロック
Ｂ2，Ｂ3間の距離に比べて互いの距離が小さくなるよう
に、配線ネットｎ1 、ｎ5 に接続される論理ブロックＢ
1、Ｂ2をより近傍に配置させている。配線部２４は配線
順位に従がって配線ネットを配線する。配線順位の高い
配線ネットは配線順位の低いネットに比べて配線系路を
決める時、障害となる既配線が少なく迂回が少なくなる
ので配線を比較的短かくできる。このようにして配線ネ
ットレイアウトＮ1〜Ｎ6と配線ブロックレイアウトＢ1
〜Ｂ3が完成する。
ミュレーションを行い、全配線ネットｎ1 〜ｎ6 の動作
パターンを算出し、図４の波形を得る。動作周波数は図
４の波形がＬ→ＨまたはＨ→Ｌへ変化している回数を数
えることで算出できる。つまりシミュレーションの終了
時刻をＴとすると、各配線ネットの動作周波数は配線ネ
ットｎ1 から順に３／Ｔ、１／Ｔ、０．５／Ｔ、１／
Ｔ、３／Ｔ、０．５／Ｔとなる。この結果は動作周波数
記憶部３３に記憶される。次に、配線順位付部２２は動
作周波数の高い配線から順にｎ1 、ｎ5 、ｎ2 ，ｎ4 、
ｎ3 、ｎ6 と配線順位を決め、配線順位記憶部３４に結
果を記憶する。配線順位付部２２は配線順位の高い配線
ネットｎ1 、ｎ5 が短く配線できるよう図５に示したよ
うに、配線順位の低いネットに接続されたブロック
Ｂ2，Ｂ3間の距離に比べて互いの距離が小さくなるよう
に、配線ネットｎ1 、ｎ5 に接続される論理ブロックＢ
1、Ｂ2をより近傍に配置させている。配線部２４は配線
順位に従がって配線ネットを配線する。配線順位の高い
配線ネットは配線順位の低いネットに比べて配線系路を
決める時、障害となる既配線が少なく迂回が少なくなる
ので配線を比較的短かくできる。このようにして配線ネ
ットレイアウトＮ1〜Ｎ6と配線ブロックレイアウトＢ1
〜Ｂ3が完成する。
【００１９】回路規模が大きくなると配線順位により配
線が悪くなることもあるので配線順位を考慮し、配置、
配線するのは全配線ネットの例えば４０％と部分的にす
ることもできる。
線が悪くなることもあるので配線順位を考慮し、配置、
配線するのは全配線ネットの例えば４０％と部分的にす
ることもできる。
【００２０】
【発明の効果】以上説明したように、本発明は、配線ネ
ットの動作周波数を算出することにより、配線順位を決
定することができ、動作周波数の高い配線ネットは短か
く配線できるようになるため、配線容量負荷による消費
電力を少なくできる。
ットの動作周波数を算出することにより、配線順位を決
定することができ、動作周波数の高い配線ネットは短か
く配線できるようになるため、配線容量負荷による消費
電力を少なくできる。
【図１】本発明の一実施形態の、半導体集積回路のレイ
アウトパターン作成装置の構成図である。
アウトパターン作成装置の構成図である。
【図２】図１のレイアウトパターン作成装置の動作を示
すフローチャートである。
すフローチャートである。
【図３】論理回路の一例を示す図である。
【図４】図３の論理回路の入出力波形図である。
【図５】図３の論理回路のチップレイアウト図である。
【図６】半導体集積回路のレイアウトパターン作成装置
の従来例の構成図である。
の従来例の構成図である。
１ 入力装置 ２ データ処理装置 ３ 記憶装置 ４ 出力装置 ２１ 動作周波数計算部 ２２ 配線順位付部 ２３ 配置部 ２４ 配線部 ３１ 接続情報記憶部 ３２ 接続情報検証パターン記憶部 ３３ 動作周波数記憶部 ３４ 配線順位記憶部 ３５ 配置情報記憶部 ３６ 配線情報記憶部 ４１〜４５ ステップ Ｉ1 〜Ｉ3 入力端子 Ｏ 出力端子 ｎ1 〜ｎ6 配線ネット ｂ1 〜ｂ3 論理ブロック Ｎ1 〜Ｎ6 配線ネットレイアウト Ｂ1 〜Ｂ3 論理ブロックレイアウト
Claims (2)
- 【請求項１】 論理回路接続情報と、該論理回路接続情
報の検証パターンから配線ネットの動作周波数を算出す
る動作周波数計算手段と、 前記動作周波数より配線順位を求める配線順位付手段
と、 前記配線順位に従がって論理ブロック配置する配置手段
と、 前記配線順位に従がって配線ネットを配線する配線手段
を有する、半導体集積回路のレイアウトパターン作成装
置。 - 【請求項２】 前記配線順位決定手段は、全配線ネット
の配線順位を動作周波順の高いもの順として決め、前記
配置手段は、配線順位の高い配線ネットで互いに結線さ
れる論理ブロックは配線順位の低い配線ネットで互いに
結線される論理ブロック間の距離に比べて互いにより近
傍に配置し、前記配線手段は配線順位の高い配線ネット
から順に配線長が短かくなるように配線を行う、請求項
１記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229456A JP3063833B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体集積回路のレイアウトパターン作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229456A JP3063833B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体集積回路のレイアウトパターン作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167926A JPH1167926A (ja) | 1999-03-09 |
| JP3063833B2 true JP3063833B2 (ja) | 2000-07-12 |
Family
ID=16892494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9229456A Expired - Fee Related JP3063833B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体集積回路のレイアウトパターン作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063833B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282687B2 (ja) | 2006-05-10 | 2009-06-24 | エルピーダメモリ株式会社 | 半導体集積回路の設計方法及び設計装置 |
| WO2010035848A1 (en) * | 2008-09-23 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102607491B (zh) * | 2011-01-20 | 2014-08-20 | 鸿富锦精密工业（深圳）有限公司 | 测试点自动查找与优化系统及方法 |
-
1997
- 1997-08-26 JP JP9229456A patent/JP3063833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167926A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US5418733A (en) | Floor-planning apparatus for hierarchical design of LSI | |
| US7689964B2 (en) | System and method for routing connections | |
| JPH10313058A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 | |
| US20070089081A1 (en) | Net/wiring selection method, net selection method, wiring selection method, and delay improvement method | |
| JP2006301837A (ja) | マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム | |
| US6698000B2 (en) | Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program | |
| JP3063833B2 (ja) | 半導体集積回路のレイアウトパターン作成装置 | |
| US7076754B2 (en) | Functional block design method and apparatus | |
| US6567966B2 (en) | Interweaved integrated circuit interconnects | |
| US20100235802A1 (en) | Customizable H-Tree Synthesis Tool | |
| WO2000049653A1 (fr) | Support de stockage et procede de fabrication d'un circuit integre a semi-conducteur | |
| CN116362190A (zh) | 芯片设计的交互布局规划方法及相关设备 | |
| US6654943B2 (en) | Method, system, and computer program product for correcting anticipated problems related to global routing | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JP2001267429A (ja) | レイアウト設計装置およびレイアウト設計方法 | |
| CN112859982B (zh) | 用于芯片的自适应电压与频率调节的测试电路的实现方法 | |
| US20220309225A1 (en) | Metal Routing Techniques | |
| JP3804901B2 (ja) | 回路素子を配置する配置装置および方法 | |
| JPH06260557A (ja) | 半導体設計支援装置 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| Mo et al. | Checkerboard: A regular structure and its synthesis | |
| JP2822675B2 (ja) | Ｌｓｉチップ設計システム | |
| JPH04151853A (ja) | 配線方法 | |
| JPH0850608A (ja) | 配線経路表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |