JP3060597B2 - チップ形抵抗器連の製造方法 - Google Patents
チップ形抵抗器連の製造方法Info
- Publication number
- JP3060597B2 JP3060597B2 JP3132626A JP13262691A JP3060597B2 JP 3060597 B2 JP3060597 B2 JP 3060597B2 JP 3132626 A JP3132626 A JP 3132626A JP 13262691 A JP13262691 A JP 13262691A JP 3060597 B2 JP3060597 B2 JP 3060597B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating substrate
- dividing
- series
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子回路に一般に使用さ
れるチップ形抵抗器連の製造方法に関するものである。
れるチップ形抵抗器連の製造方法に関するものである。
【０００２】
【従来の技術】従来のチップ形抵抗器連の製造方法の一
例について図２により説明する。図２は従来のチップ形
抵抗器連の製造方法を示す工程図である。まず、複数個
の抵抗要素が構成されるように表面に一定間隔で設けた
縦方向及び横方向の分割用スリットと、前記横方向の分
割用スリット上に設けた透孔とを有する絶縁基板を受け
入れる工程Ａを行う。次に、絶縁基板の上面に前記横方
向の分割用スリットをまたぐように透孔をはさんで上面
電極を形成する工程Ｂを行う。次に、絶縁基板の裏面に
前記上面電極と対応させて裏面電極を形成する工程Ｃを
行う。次に、上面電極と接続されるように絶縁基板上に
抵抗体を形成する工程Ｄを行う。次に、前記抵抗体の抵
抗値を所定の抵抗値に揃えるためにレーザートリミング
工程Ｅを行う。次に、前記レーザートリミング修正済み
の抵抗体を完全に覆う保護ガラスを形成する工程Ｆを行
う。次に、横方向のスリットにより絶縁基板を分割する
工程Ｇを行う。次に、前記分割済み絶縁基板の分割面に
端面電極を形成する工程Ｈを行う。次に、前記端面電極
形成済み絶縁基板を縦方向のスリットにより個片状に分
割する工程Ｉを行う。最後に、露出している電極にめっ
きを行う工程Ｊを行う。以上のような工程により従来の
チップ形抵抗器連を製造していた。
例について図２により説明する。図２は従来のチップ形
抵抗器連の製造方法を示す工程図である。まず、複数個
の抵抗要素が構成されるように表面に一定間隔で設けた
縦方向及び横方向の分割用スリットと、前記横方向の分
割用スリット上に設けた透孔とを有する絶縁基板を受け
入れる工程Ａを行う。次に、絶縁基板の上面に前記横方
向の分割用スリットをまたぐように透孔をはさんで上面
電極を形成する工程Ｂを行う。次に、絶縁基板の裏面に
前記上面電極と対応させて裏面電極を形成する工程Ｃを
行う。次に、上面電極と接続されるように絶縁基板上に
抵抗体を形成する工程Ｄを行う。次に、前記抵抗体の抵
抗値を所定の抵抗値に揃えるためにレーザートリミング
工程Ｅを行う。次に、前記レーザートリミング修正済み
の抵抗体を完全に覆う保護ガラスを形成する工程Ｆを行
う。次に、横方向のスリットにより絶縁基板を分割する
工程Ｇを行う。次に、前記分割済み絶縁基板の分割面に
端面電極を形成する工程Ｈを行う。次に、前記端面電極
形成済み絶縁基板を縦方向のスリットにより個片状に分
割する工程Ｉを行う。最後に、露出している電極にめっ
きを行う工程Ｊを行う。以上のような工程により従来の
チップ形抵抗器連を製造していた。
【０００３】また、図３は従来のチップ形抵抗器連の斜
視図である。図３において、２１はチップ形抵抗器連、
２２は保護コートガラス、２３は上面電極、２４は端面
電極である。
視図である。図３において、２１はチップ形抵抗器連、
２２は保護コートガラス、２３は上面電極、２４は端面
電極である。
【０００４】
【発明が解決しようとする課題】しかしながら、このチ
ップ形抵抗器連の製造方法では、端面電極２４を形成す
るために電極ペースト２５を塗布した際、図３に示すよ
うに隣接する電極間の透孔に電極ペースト２５が流れ込
み、端子間ショートを起こしたり、あるいは実装時のリ
フローはんだ付けの際にはんだブリッジを起こしやすい
という課題があった。
ップ形抵抗器連の製造方法では、端面電極２４を形成す
るために電極ペースト２５を塗布した際、図３に示すよ
うに隣接する電極間の透孔に電極ペースト２５が流れ込
み、端子間ショートを起こしたり、あるいは実装時のリ
フローはんだ付けの際にはんだブリッジを起こしやすい
という課題があった。
【０００５】本発明は上記課題に鑑みてなされたもの
で、端子間ショートがなく、かつ実装時のリフローはん
だ付けの際のはんだブリッジを防止して、端面電極と裏
面電極とで実装を確実にすることができるチップ形抵抗
器連の製造方法を提供することを目的とする。
で、端子間ショートがなく、かつ実装時のリフローはん
だ付けの際のはんだブリッジを防止して、端面電極と裏
面電極とで実装を確実にすることができるチップ形抵抗
器連の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明のチップ形抵抗器連の製造方法は、複数個の抵
抗素子が形成されるようにあらかじめ表面に縦方向およ
び横方向の分割用スリットを形成した大版の絶縁基板の
上面に前記横方向の分割用スリットをまたぐとともに隣
り合う前記縦方向の分割用スリットで区画された領域内
に少なくとも二列存在するように上面電極を形成する工
程と、前記絶縁基板の裏面に前記上面電極と対応させて
裏面電極を形成する工程と、前記上面電極と電気的に接
続するように絶縁基板上に抵抗体を形成する工程と、前
記絶縁基板を横方向の分割用スリットで分割した後、分
割された分割面全体に前記上面電極と裏面電極とを接続
する端面電極を形成する工程と、前記上面電極および裏
面電極に掛かることなく前記上面電極間および裏面電極
間に位置する絶縁基板および端面電極のみを切り欠いて
前記隣り合う縦方向の分割用スリットで区画された領域
内の抵抗体を電気的に分離する工程と、前記絶縁基板を
抵抗体が少なくとも二つ含まれるように縦方向の分割用
スリットで分割し個々の抵抗器連に分離する工程とから
構成される。
に本発明のチップ形抵抗器連の製造方法は、複数個の抵
抗素子が形成されるようにあらかじめ表面に縦方向およ
び横方向の分割用スリットを形成した大版の絶縁基板の
上面に前記横方向の分割用スリットをまたぐとともに隣
り合う前記縦方向の分割用スリットで区画された領域内
に少なくとも二列存在するように上面電極を形成する工
程と、前記絶縁基板の裏面に前記上面電極と対応させて
裏面電極を形成する工程と、前記上面電極と電気的に接
続するように絶縁基板上に抵抗体を形成する工程と、前
記絶縁基板を横方向の分割用スリットで分割した後、分
割された分割面全体に前記上面電極と裏面電極とを接続
する端面電極を形成する工程と、前記上面電極および裏
面電極に掛かることなく前記上面電極間および裏面電極
間に位置する絶縁基板および端面電極のみを切り欠いて
前記隣り合う縦方向の分割用スリットで区画された領域
内の抵抗体を電気的に分離する工程と、前記絶縁基板を
抵抗体が少なくとも二つ含まれるように縦方向の分割用
スリットで分割し個々の抵抗器連に分離する工程とから
構成される。
【０００７】
【作用】本発明によれば、分割された分割面全体に端面
電極を形成する工程の後に、上面電極および裏面電極に
掛かることなく上面電極間および裏面電極間に位置する
絶縁基板および端面電極のみを切り欠く工程を設けてい
るため、従来のように透孔内に電極ペーストが流れ込む
ことによる端子間のショート並びにはんだ付け時のはん
だブリッジを防止することができる。さらに、裏面電極
により実装時のセルフアライメント効果が得られるた
め、端面電極と裏面電極とで実装を確実にすることがで
きるものである。
電極を形成する工程の後に、上面電極および裏面電極に
掛かることなく上面電極間および裏面電極間に位置する
絶縁基板および端面電極のみを切り欠く工程を設けてい
るため、従来のように透孔内に電極ペーストが流れ込む
ことによる端子間のショート並びにはんだ付け時のはん
だブリッジを防止することができる。さらに、裏面電極
により実装時のセルフアライメント効果が得られるた
め、端面電極と裏面電極とで実装を確実にすることがで
きるものである。
【０００８】
【実施例】以下本発明の一実施例によるチップ形抵抗器
連の製造方法について、図面を参照しながら説明する。
連の製造方法について、図面を参照しながら説明する。
【０００９】図１は本発明の一実施例であるチップ形抵
抗器連の製造方法を示す工程図である。まず、複数個の
抵抗素子が構成されるようにあらかじめ表面に一定間隔
で設けた縦方向の分割用スリット３及び横方向の分割用
スリット２とを有する絶縁基板１を受け入れる工程Ａを
行う。次に、絶縁基板１の上面に横方向の分割用スリ ッ
ト２をまたぐとともに隣り合う縦方向の分割用スリット
３で区画された領域内に少なくとも二列存在するように
上面電極４ａを形成する工程Ｂを行う。そして、絶縁基
板１の裏面に前記上面電極４ａと対応させて裏面電極４
ｂを形成する工程Ｃを行う。次に、上面電極４ａと電気
的に接続するように絶縁基板１上に抵抗体５を形成する
工程Ｄを行う。さらに、前記抵抗体５の抵抗値を所定の
抵抗値に揃えるためにレーザートリミング工程Ｅを行
う。次に、前記レーザートリミング修正済みの抵抗体５
ａを完全に覆う保護コートガラス６を形成する工程Ｆを
行う。そして、横方向の分割用スリット２により絶縁基
板１を分割して短冊状の絶縁基板７を形成する工程Ｇを
行う。次に、前記分割された短冊状の絶縁基板７の分割
面全体に上面電極４ａと裏面電極４ｂとを接続するよう
に端面電極８を形成し端面電極形成済み絶縁基板７ａを
形成する工程Ｈを行う。次に、上面電極４ａおよび裏面
電極４ｂに掛かることなく前記上面電極４ａ間および裏
面電極４ｂ間に位置する絶縁基板７ａおよび端面電極８
のみをダイシング工法により除去して切り欠き９を設
け、前記隣り合う縦方向の分割用スリット３で区画され
た領域内の抵抗体５を電気的に分離する工程Ｉを行う。
次に、絶縁基板７ａを抵抗体５が少なくとも二つ含まれ
るように縦方向の分割用スリット３で分割し、個々のチ
ップ形抵抗器連１０に分離する工程Ｊを行う。最後に、
露出している電極にめっきを行う工程Ｋを行う。以上の
工程により本実施例によるチップ形抵抗器連を製造し
た。
抗器連の製造方法を示す工程図である。まず、複数個の
抵抗素子が構成されるようにあらかじめ表面に一定間隔
で設けた縦方向の分割用スリット３及び横方向の分割用
スリット２とを有する絶縁基板１を受け入れる工程Ａを
行う。次に、絶縁基板１の上面に横方向の分割用スリ ッ
ト２をまたぐとともに隣り合う縦方向の分割用スリット
３で区画された領域内に少なくとも二列存在するように
上面電極４ａを形成する工程Ｂを行う。そして、絶縁基
板１の裏面に前記上面電極４ａと対応させて裏面電極４
ｂを形成する工程Ｃを行う。次に、上面電極４ａと電気
的に接続するように絶縁基板１上に抵抗体５を形成する
工程Ｄを行う。さらに、前記抵抗体５の抵抗値を所定の
抵抗値に揃えるためにレーザートリミング工程Ｅを行
う。次に、前記レーザートリミング修正済みの抵抗体５
ａを完全に覆う保護コートガラス６を形成する工程Ｆを
行う。そして、横方向の分割用スリット２により絶縁基
板１を分割して短冊状の絶縁基板７を形成する工程Ｇを
行う。次に、前記分割された短冊状の絶縁基板７の分割
面全体に上面電極４ａと裏面電極４ｂとを接続するよう
に端面電極８を形成し端面電極形成済み絶縁基板７ａを
形成する工程Ｈを行う。次に、上面電極４ａおよび裏面
電極４ｂに掛かることなく前記上面電極４ａ間および裏
面電極４ｂ間に位置する絶縁基板７ａおよび端面電極８
のみをダイシング工法により除去して切り欠き９を設
け、前記隣り合う縦方向の分割用スリット３で区画され
た領域内の抵抗体５を電気的に分離する工程Ｉを行う。
次に、絶縁基板７ａを抵抗体５が少なくとも二つ含まれ
るように縦方向の分割用スリット３で分割し、個々のチ
ップ形抵抗器連１０に分離する工程Ｊを行う。最後に、
露出している電極にめっきを行う工程Ｋを行う。以上の
工程により本実施例によるチップ形抵抗器連を製造し
た。
【００１０】この本実施例のチップ形抵抗器連では、切
り欠き９部分へは電極ペーストが付かないため、端子間
のショートは発生せず、従ってはんだ付け時のはんだブ
リッジも発生しなかった。また、絶縁基板１の上面にあ
らかじめ設けられた横方向の分割用スリット２をまたぐ
とともに隣り合う縦方向の分割用スリット３で区画され
た領域内に少なくとも二列存在するように上面電極４ａ
を形成するとともに、絶縁基板１の裏面にこの上面電極
４ａと対応させて裏面電極４ｂを形成しているため、こ
のチップ形抵抗器連をはんだ付けで実装した場合、はん
だブリッジが発生しないだけでなく、セルフアライメン
ト効果により実装性を向上させることができるものであ
る。
り欠き９部分へは電極ペーストが付かないため、端子間
のショートは発生せず、従ってはんだ付け時のはんだブ
リッジも発生しなかった。また、絶縁基板１の上面にあ
らかじめ設けられた横方向の分割用スリット２をまたぐ
とともに隣り合う縦方向の分割用スリット３で区画され
た領域内に少なくとも二列存在するように上面電極４ａ
を形成するとともに、絶縁基板１の裏面にこの上面電極
４ａと対応させて裏面電極４ｂを形成しているため、こ
のチップ形抵抗器連をはんだ付けで実装した場合、はん
だブリッジが発生しないだけでなく、セルフアライメン
ト効果により実装性を向上させることができるものであ
る。
【００１１】
【発明の効果】以上のように本発明のチップ形抵抗器連
の製造方法によれば、 （１）複数個の抵抗素子が形成されるようにあらかじめ
表面に縦方向および横方向の分割用スリットを形成した
大版の絶縁基板の上面に前記横方向の分割用スリットを
またぐとともに隣り合う前記縦方向の分割用スリットで
区画された領域内に少なくとも二列存在するように上面
電極を形成するとともに、絶縁基板の裏面にこの上面電
極と対応させて裏面電極を形成し、さらに前記上面電極
および裏面電極に掛かることなく前記上面電極間および
裏面電極間に位置する絶縁基板および端面電極のみを切
り欠いて前記隣り合う縦方向の分割用スリットで区画さ
れた領域内の抵抗体を電気的に分離するようにしている
ため、端子間のショート並びにはんだ付け時のはんだブ
リッジを防止することができるとともに、裏面電極によ
り実装時のセルフアライメント効果が充分に得られる。
の製造方法によれば、 （１）複数個の抵抗素子が形成されるようにあらかじめ
表面に縦方向および横方向の分割用スリットを形成した
大版の絶縁基板の上面に前記横方向の分割用スリットを
またぐとともに隣り合う前記縦方向の分割用スリットで
区画された領域内に少なくとも二列存在するように上面
電極を形成するとともに、絶縁基板の裏面にこの上面電
極と対応させて裏面電極を形成し、さらに前記上面電極
および裏面電極に掛かることなく前記上面電極間および
裏面電極間に位置する絶縁基板および端面電極のみを切
り欠いて前記隣り合う縦方向の分割用スリットで区画さ
れた領域内の抵抗体を電気的に分離するようにしている
ため、端子間のショート並びにはんだ付け時のはんだブ
リッジを防止することができるとともに、裏面電極によ
り実装時のセルフアライメント効果が充分に得られる。
【００１２】（２）上面電極および裏面電極に掛かるこ
となく前記上面電極間および裏面電極間に位置する絶縁
基板および端面電極のみを切り欠くため、上面電極およ
び裏面電極を切断することがなく、その結果、上面電極
の特性が劣化することはない。という、効果を奏するも
のである。
となく前記上面電極間および裏面電極間に位置する絶縁
基板および端面電極のみを切り欠くため、上面電極およ
び裏面電極を切断することがなく、その結果、上面電極
の特性が劣化することはない。という、効果を奏するも
のである。
【図１】本発明の一実施例によるチップ形抵抗器連の製
造方法を示す工程図
造方法を示す工程図
【図２】従来のチップ形抵抗器連の製造方法を示す工程
図
図
【図３】従来のチップ形抵抗器連の斜視図
１ 絶縁基板 ２ 横方向の分割用スリット ３ 縦方向の分割用スリット ４ａ 上面電極 ４ｂ 裏面電極 ５ 抵抗体 ５ａ レーザートリミング修正済み抵抗体 ６ 保護コートガラス ７ 短冊状の絶縁基板 ７ａ 端面電極形成済み絶縁基板 ８ 端面電極 ９ 切り欠き １０ チップ形抵抗器連
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−265404（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 17/06
Claims (1)
- 【請求項１】複数個の抵抗素子が形成されるようにあら
かじめ表面に縦方向および横方向の分割用スリットを形
成した大版の絶縁基板の上面に前記横方向の分割用スリ
ットをまたぐとともに隣り合う前記縦方向の分割用スリ
ットで区画された領域内に少なくとも二列存在するよう
に上面電極を形成する工程と、前記絶縁基板の裏面に前
記上面電極と対応させて裏面電極を形成する工程と、前
記上面電極と電気的に接続するように絶縁基板上に抵抗
体を形成する工程と、前記絶縁基板を横方向の分割用ス
リットで分割した後、分割された分割面全体に前記上面
電極と裏面電極とを接続する端面電極を形成する工程
と、前記上面電極および裏面電極に掛かることなく前記
上面電極間および裏面電極間に位置する絶縁基板および
端面電極のみを切り欠いて前記隣り合う縦方向の分割用
スリットで区画された領域内の抵抗体を電気的に分離す
る工程と、前記絶縁基板を抵抗体が少なくとも二つ含ま
れるように縦方向の分割用スリットで分割し個々の抵抗
器連に分離する工程とを備えたチップ抵抗器連の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132626A JP3060597B2 (ja) | 1991-06-04 | 1991-06-04 | チップ形抵抗器連の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132626A JP3060597B2 (ja) | 1991-06-04 | 1991-06-04 | チップ形抵抗器連の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04357801A JPH04357801A (ja) | 1992-12-10 |
| JP3060597B2 true JP3060597B2 (ja) | 2000-07-10 |
Family
ID=15085725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132626A Expired - Fee Related JP3060597B2 (ja) | 1991-06-04 | 1991-06-04 | チップ形抵抗器連の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060597B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572779A (en) * | 1994-11-09 | 1996-11-12 | Dale Electronics, Inc. | Method of making an electronic thick film component multiple terminal |
| JPH11204315A (ja) | 1998-01-12 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
| US6297722B1 (en) * | 2000-09-15 | 2001-10-02 | Fuzetec Technology Co., Ltd. | Surface mountable electrical device |
| US6285275B1 (en) | 2000-09-15 | 2001-09-04 | Fuzetec Technology Co., Ltd. | Surface mountable electrical device |
| JP2008028422A (ja) * | 2007-10-11 | 2008-02-07 | Rohm Co Ltd | 複数の素子を有するチップ型電子部品の製造方法 |
| JP5973867B2 (ja) * | 2012-10-16 | 2016-08-23 | Koa株式会社 | 多連チップ抵抗器の製造方法 |
| CN106098277B (zh) * | 2016-08-12 | 2018-08-10 | 昆山厚声电子工业有限公司 | Led软灯条专用电阻器及其制造方法 |
| CN108807227B (zh) * | 2018-05-24 | 2021-06-04 | 武汉华星光电半导体显示技术有限公司 | 用于切割显示面板的切割装置和切割方法、显示面板 |
-
1991
- 1991-06-04 JP JP3132626A patent/JP3060597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04357801A (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788523A (en) | Viad chip resistor | |
| US6304167B1 (en) | Resistor and method for manufacturing the same | |
| US3978443A (en) | Fusible resistor | |
| JP3060597B2 (ja) | チップ形抵抗器連の製造方法 | |
| KR20080031982A (ko) | 칩 저항기 및 그 제조 방법 | |
| US4646057A (en) | Method of making chip resistors and in the chip resistors resulting from the method | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JPH10261547A (ja) | 面実装型複合素子の構造及びその製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH07122406A (ja) | チップ状ヒューズ抵抗器とその製造方法 | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| US3588974A (en) | Method of manufacturing an electronic component | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| KR900004082B1 (ko) | 점퍼기능을 갖는 칩저항기 및 그 제조방법 | |
| KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
| JPS6246048B2 (ja) | ||
| EP1619696A2 (en) | Chip resistor for surface mounting and method of manufacturing a chip resistor for surface mounting | |
| KR100507625B1 (ko) | 크림 솔더를 이용한 표면실장형 전기장치 및 그 제조방법 | |
| JPS5842288A (ja) | 角形チツプジヤンパ−およびその製造方法 | |
| JPH0413841B2 (ja) | ||
| JP2000173805A (ja) | ヒューズ付き抵抗器とその製造方法 | |
| JPH10321403A (ja) | 抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |