JP3060352B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3060352B2 JP3060352B2 JP5247610A JP24761093A JP3060352B2 JP 3060352 B2 JP3060352 B2 JP 3060352B2 JP 5247610 A JP5247610 A JP 5247610A JP 24761093 A JP24761093 A JP 24761093A JP 3060352 B2 JP3060352 B2 JP 3060352B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- input
- oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般に、入力信号と出
力信号に対し共通のラインを有する負帰還制御回路に関
し、特に、位相固定ループ（ＰＬＬ）により制御される
局部発振回路を備えたテレビジョン受像機に関する。
力信号に対し共通のラインを有する負帰還制御回路に関
し、特に、位相固定ループ（ＰＬＬ）により制御される
局部発振回路を備えたテレビジョン受像機に関する。
【０００２】
【発明の背景】テレビジョン受像機は、例えば、放送ま
たはケーブルによる無線周波（ＲＦ）信号をミクサー内
でヘテロダイン処理し、中間周波（ＩＦ）信号を発生す
るためのチューナ部を含んでいる。ＩＦ信号はＩＦ信号
部で処理され、映像成分と音声成分は更にそれぞれの信
号処理部で処理されて、受像管に画像を表示するために
画像信号を発生し、スピーカで音声を発生するために音
声信号を発生する。
たはケーブルによる無線周波（ＲＦ）信号をミクサー内
でヘテロダイン処理し、中間周波（ＩＦ）信号を発生す
るためのチューナ部を含んでいる。ＩＦ信号はＩＦ信号
部で処理され、映像成分と音声成分は更にそれぞれの信
号処理部で処理されて、受像管に画像を表示するために
画像信号を発生し、スピーカで音声を発生するために音
声信号を発生する。
【０００３】チューナ部は少なくとも１個の制御局部発
振器と少なくとも１個のＲＦ増幅器を含んでおり、両者
共、例示的実施例では、選択されたチャンネルに応じ
て、ＰＬＬにより発生される同調電圧（ＴＶ）の大きさ
に応じて制御される電圧制御同調回路を備えている。典
型的には、同調回路はインダクタとバラクタダイオード
の組み合わせを含んでいる。バラクタダイオードは逆バ
イアスされており、可変容量性リアクタンスを有し、そ
の値は同調電圧の大きさにより決まる。
振器と少なくとも１個のＲＦ増幅器を含んでおり、両者
共、例示的実施例では、選択されたチャンネルに応じ
て、ＰＬＬにより発生される同調電圧（ＴＶ）の大きさ
に応じて制御される電圧制御同調回路を備えている。典
型的には、同調回路はインダクタとバラクタダイオード
の組み合わせを含んでいる。バラクタダイオードは逆バ
イアスされており、可変容量性リアクタンスを有し、そ
の値は同調電圧の大きさにより決まる。
【０００４】位相固定ループ（ＰＬＬ）同調システムは
閉ループ負帰還構成を使用して局部発振信号の周波数を
制御する。この閉ループ構成は、プログラム可能な分周
器としてプログラム可能なディジタル計数器を含んでお
り、これによって信号が発生され、その周波数は、局部
発振信号の周波数を、選択されたチャンネルに関連する
プログラム可能な係数で割ったものである。プログラム
可能な分周器の前に、一定の係数で入来信号を分周する
オプションのプリスケーラ回路を置くことができる。こ
こで使用されるように、分周、プリスケーラおよび分周
器の機能に関して述べることは、分周がプログラム可能
であるか否かとは無関係である。
閉ループ負帰還構成を使用して局部発振信号の周波数を
制御する。この閉ループ構成は、プログラム可能な分周
器としてプログラム可能なディジタル計数器を含んでお
り、これによって信号が発生され、その周波数は、局部
発振信号の周波数を、選択されたチャンネルに関連する
プログラム可能な係数で割ったものである。プログラム
可能な分周器の前に、一定の係数で入来信号を分周する
オプションのプリスケーラ回路を置くことができる。こ
こで使用されるように、分周、プリスケーラおよび分周
器の機能に関して述べることは、分周がプログラム可能
であるか否かとは無関係である。
【０００５】入来信号の周波数と位相は位相検出器によ
り基準周波数信号と比較され、制御局部発振器の周波数
を制御する制御電圧を得る。ＰＬＬを使用する同調シス
テムの場合、ＲＦ増幅器を同調させる同調電圧（ＴＶ）
も、選択されたチャンネルに応じて発生されるＰＬＬ制
御電圧から得られる。
り基準周波数信号と比較され、制御局部発振器の周波数
を制御する制御電圧を得る。ＰＬＬを使用する同調シス
テムの場合、ＲＦ増幅器を同調させる同調電圧（ＴＶ）
も、選択されたチャンネルに応じて発生されるＰＬＬ制
御電圧から得られる。
【０００６】局部発振器からの出力ラインはＰＬＬに入
力電圧を供給する。ＰＬＬからの帰路出力ラインは、制
御可能な局部発振器に入力制御信号を供給する。これら
２つのラインは、ＰＬＬにおける接近して配置された端
子から局部発振器における別の１対の接近して配置され
た端子に至る。これらのラインは、放射する高周波信号
を伝えると共に、混信する感度のよい同調電圧信号を伝
える。これらの悪影響を最小限度にすることが望まし
い。ラインの長さを短縮し、そして／またはラインの数
を減らすことにより、このような悪影響を最小限度にす
ることができる。特に、ラインの数を減らす利点は、プ
リント回路盤のレイアウトが簡単化されると共に、プリ
ント回路のリード線により生じる混信および放射が減少
することである。
力電圧を供給する。ＰＬＬからの帰路出力ラインは、制
御可能な局部発振器に入力制御信号を供給する。これら
２つのラインは、ＰＬＬにおける接近して配置された端
子から局部発振器における別の１対の接近して配置され
た端子に至る。これらのラインは、放射する高周波信号
を伝えると共に、混信する感度のよい同調電圧信号を伝
える。これらの悪影響を最小限度にすることが望まし
い。ラインの長さを短縮し、そして／またはラインの数
を減らすことにより、このような悪影響を最小限度にす
ることができる。特に、ラインの数を減らす利点は、プ
リント回路盤のレイアウトが簡単化されると共に、プリ
ント回路のリード線により生じる混信および放射が減少
することである。
【０００７】
【発明の概要】簡単に言うと、本発明は、電子的に制御
されるチューナを備えたテレビジョン受像機に関する。
制御される局部発振器は局部発振信号をミクサーに供給
する。制御される局部発振器は、制御信号を受け取りそ
の周波数を制御するための第１の入力端子と、局部発振
出力信号を発生する第１の出力端子を含んでいる。位相
固定ループは、局部発振信号を受け取る第２の入力端子
と、制御される局部発振器の第１の入力端子に信号を戻
してその周波数を制御するための第２の出力端子を含ん
でいる。第１の出力端子と第２の入力端子間、および第
２の出力端子と第１の入力端子間の結合の少なくとも一
部は共通のラインを有する。
されるチューナを備えたテレビジョン受像機に関する。
制御される局部発振器は局部発振信号をミクサーに供給
する。制御される局部発振器は、制御信号を受け取りそ
の周波数を制御するための第１の入力端子と、局部発振
出力信号を発生する第１の出力端子を含んでいる。位相
固定ループは、局部発振信号を受け取る第２の入力端子
と、制御される局部発振器の第１の入力端子に信号を戻
してその周波数を制御するための第２の出力端子を含ん
でいる。第１の出力端子と第２の入力端子間、および第
２の出力端子と第１の入力端子間の結合の少なくとも一
部は共通のラインを有する。
【０００８】
【実施例】図１のテレビジョン受像機１０は、無線周波
（ＲＦ）テレビジョン信号を受信する信号源１２、およ
び受信した信号に同調しそれを増幅する、制御されるＲ
Ｆ増幅器１４を含んでいる。処理済みＲＦ信号は、位相
固定ループ１６により制御される局部発振器４２から発
生される局部発振信号とミクサー内で混合され、中間周
波（ＩＦ）信号を形成する。ＩＦ信号は、ＩＦ増幅器２
０および信号処理回路２２において増幅され、濾波され
そして更に処理されて、クロミナンス信号成分、ルミナ
ンス信号成分、同期信号成分、および音声信号成分を発
生する。クロミナンス信号とルミナンス信号は合成され
て、受像管２４面に画像を表示し、音声信号はスピーカ
２６に結合される。
（ＲＦ）テレビジョン信号を受信する信号源１２、およ
び受信した信号に同調しそれを増幅する、制御されるＲ
Ｆ増幅器１４を含んでいる。処理済みＲＦ信号は、位相
固定ループ１６により制御される局部発振器４２から発
生される局部発振信号とミクサー内で混合され、中間周
波（ＩＦ）信号を形成する。ＩＦ信号は、ＩＦ増幅器２
０および信号処理回路２２において増幅され、濾波され
そして更に処理されて、クロミナンス信号成分、ルミナ
ンス信号成分、同期信号成分、および音声信号成分を発
生する。クロミナンス信号とルミナンス信号は合成され
て、受像管２４面に画像を表示し、音声信号はスピーカ
２６に結合される。
【０００９】ＲＦ増幅器１４は典型的には複数のバラク
タダイオード（図示せず）を含んでおり、バラクタダイ
オードは、同調電圧（ＴＶ）の形を取る可変同調信号に
応答して容量性リアクタンスを変化させる。電圧制御発
振器４２は典型的には複数のバラクタダイオードとイン
ダクタンスを含んでおり、発振周波数は、同調電圧（Ｔ
Ｖ）でバラクタダイオードの容量を制御することにより
制御される。
タダイオード（図示せず）を含んでおり、バラクタダイ
オードは、同調電圧（ＴＶ）の形を取る可変同調信号に
応答して容量性リアクタンスを変化させる。電圧制御発
振器４２は典型的には複数のバラクタダイオードとイン
ダクタンスを含んでおり、発振周波数は、同調電圧（Ｔ
Ｖ）でバラクタダイオードの容量を制御することにより
制御される。
【００１０】発振器４２の出力信号（ＬＯ）は、プログ
ラム可能／プリスケーラ分周器４６に結合される。分周
器４６は、選択されたチャンネルのチャンネル番号と帯
域に従ってチャンネル選択回路４８により決まる因数で
ＬＯの周波数を分周する。特に、チャンネル選択回路４
８により発生されるＢＣＤ信号は、分周器４６内のプロ
グラム可能な計数器に供給される。さらに、帯域選択回
路４９は、選択されたチャンネルの帯域に応じて帯域選
択信号を発生する。帯域選択信号は、増幅器１４と発振
器４２における適当なＰＩＮスイッチダイオードに結合
され、回路構成を変化させて、選択された周波数帯域内
でそれぞれの構成要素の動作を最適にする。
ラム可能／プリスケーラ分周器４６に結合される。分周
器４６は、選択されたチャンネルのチャンネル番号と帯
域に従ってチャンネル選択回路４８により決まる因数で
ＬＯの周波数を分周する。特に、チャンネル選択回路４
８により発生されるＢＣＤ信号は、分周器４６内のプロ
グラム可能な計数器に供給される。さらに、帯域選択回
路４９は、選択されたチャンネルの帯域に応じて帯域選
択信号を発生する。帯域選択信号は、増幅器１４と発振
器４２における適当なＰＩＮスイッチダイオードに結合
され、回路構成を変化させて、選択された周波数帯域内
でそれぞれの構成要素の動作を最適にする。
【００１１】分周器４６の出力信号は位相検出器３８の
入力に結合される。位相検出器３８は、分周器４６の出
力信号の周波数を、基準周波数発生器３４から得られる
基準周波数の信号と比較する。基準周波数発生器３４は
典型的には水晶発振器であって、出力信号は時々、オプ
ションの分周器３６により分周される。位相検出器３８
は、その２つの入力信号の間の位相および／または周波
数の偏移を表わす出力信号を発生する。典型的な位相検
出器は基準周波数で一連のパルスを発生する。パルスの
持続期間はその２つの入力信号間の位相と周波数の偏移
に関連する。位相検出器３８の出力信号（誤差信号）は
低域フィルタ４０に結合される。低域フィルタ４０は誤
差信号を積分して、非常に低い周波数の信号または直流
信号を発生し、その振幅は検出された位相と周波数の偏
移に従って変化する。この可変直流信号（ＴＶ）は電圧
制御発振器４２に結合され、その発振周波数を制御す
る。動作中、分周器３６および４６の出力信号の周波数
と位相が予め定められる関係に（例えば、ほぼ等しく）
なるまで、低域フィルタ４０の出力信号は局部発振信号
の周波数を制御する。この時点で、位相固定ループ１６
は“固定されている”と言われる。また濾波済み誤差信
号は、ＲＦ増幅器１４に同調電圧（ＴＶ）を供給するた
めに使用される。
入力に結合される。位相検出器３８は、分周器４６の出
力信号の周波数を、基準周波数発生器３４から得られる
基準周波数の信号と比較する。基準周波数発生器３４は
典型的には水晶発振器であって、出力信号は時々、オプ
ションの分周器３６により分周される。位相検出器３８
は、その２つの入力信号の間の位相および／または周波
数の偏移を表わす出力信号を発生する。典型的な位相検
出器は基準周波数で一連のパルスを発生する。パルスの
持続期間はその２つの入力信号間の位相と周波数の偏移
に関連する。位相検出器３８の出力信号（誤差信号）は
低域フィルタ４０に結合される。低域フィルタ４０は誤
差信号を積分して、非常に低い周波数の信号または直流
信号を発生し、その振幅は検出された位相と周波数の偏
移に従って変化する。この可変直流信号（ＴＶ）は電圧
制御発振器４２に結合され、その発振周波数を制御す
る。動作中、分周器３６および４６の出力信号の周波数
と位相が予め定められる関係に（例えば、ほぼ等しく）
なるまで、低域フィルタ４０の出力信号は局部発振信号
の周波数を制御する。この時点で、位相固定ループ１６
は“固定されている”と言われる。また濾波済み誤差信
号は、ＲＦ増幅器１４に同調電圧（ＴＶ）を供給するた
めに使用される。
【００１２】図１から明らかなように、ライン５０は発
振器４２と増幅器１４に同調電圧ＴＶを供給する。ま
た、ライン５０は発振器４２から分周器４６に局部発振
信号ＬＯを供給する。従って、入力信号と、負帰還制御
回路（例示的実施例では、ＰＬＬ）からの出力信号はい
ずれも１つのライン上にあり、すでに説明したように、
使用しなければならないラインの数を減らすことがで
き、プリント回路盤のレイアウトが簡単化され、プリン
ト回路のリード線により発生される混信および放射を減
らするという利点が得られる。
振器４２と増幅器１４に同調電圧ＴＶを供給する。ま
た、ライン５０は発振器４２から分周器４６に局部発振
信号ＬＯを供給する。従って、入力信号と、負帰還制御
回路（例示的実施例では、ＰＬＬ）からの出力信号はい
ずれも１つのライン上にあり、すでに説明したように、
使用しなければならないラインの数を減らすことがで
き、プリント回路盤のレイアウトが簡単化され、プリン
ト回路のリード線により発生される混信および放射を減
らするという利点が得られる。
【００１３】図２は局部発振器（ＬＯ）４２とＰＬＬ１
６の間の結合回路の詳細を示す。図１に全体的に示す電
圧制御発振器４２は実際には２個の発振器、ＵＨＦＬＯ
４２ｕとＶＨＦＬＯ４２ｖから成る。例示的実施例で
は、これらの発振器はソニー社が製作した集積回路ＣＸ
Ａ１５９４Ｌの一部である。ＰＬＬ１６の構成要素、す
なわち分周器４６、位相検出器３８などは適当なＰＬＬ
ＩＣであればどれでもよく、例示的ＩＣはシーメンス
ＭＧＰ３００２Ｘである。
６の間の結合回路の詳細を示す。図１に全体的に示す電
圧制御発振器４２は実際には２個の発振器、ＵＨＦＬＯ
４２ｕとＶＨＦＬＯ４２ｖから成る。例示的実施例で
は、これらの発振器はソニー社が製作した集積回路ＣＸ
Ａ１５９４Ｌの一部である。ＰＬＬ１６の構成要素、す
なわち分周器４６、位相検出器３８などは適当なＰＬＬ
ＩＣであればどれでもよく、例示的ＩＣはシーメンス
ＭＧＰ３００２Ｘである。
【００１４】同調バラクタダイオード５２ａ，５２ｂ、
パダーコンデンサ５４、および結合コンデンサ５６は端
子４２ａ，４２ｂにおいてＶＨＦＬＯ４２ｖに結合され
る。抵抗５８はバラクタダイオード５２ａのＤＣ大地帰
路となる。接続点６０におけるＶＨＦＬＯ４２ｖからの
出力信号は抵抗ＲＶを介してライン５０に結合され、ラ
イン５０からの同調電圧は接続点６０を経て同調バラク
タダイオード５２ａ，５２ｂに供給される。
パダーコンデンサ５４、および結合コンデンサ５６は端
子４２ａ，４２ｂにおいてＶＨＦＬＯ４２ｖに結合され
る。抵抗５８はバラクタダイオード５２ａのＤＣ大地帰
路となる。接続点６０におけるＶＨＦＬＯ４２ｖからの
出力信号は抵抗ＲＶを介してライン５０に結合され、ラ
イン５０からの同調電圧は接続点６０を経て同調バラク
タダイオード５２ａ，５２ｂに供給される。
【００１５】同調バラクタダイオード６２，６４、パダ
ーコンデンサ６６、および結合コンデンサ６３ｕ，６８
ｂは端子４２ｃ，４２ｄにおいてＵＨＦＬＯ４２ｕに結
合される。抵抗７０はバラクタダイオード６２，６４に
対するＤＣ大地帰路となる。コイル７１は、ＵＨＦＬＯ
４２ｕがその周波数帯域にわたり発振を維持するのを助
ける。接続点７２におけるＵＨＦＬＯ４２ｕからの出力
信号は抵抗ＲＵを介してライン５０に結合され、ライン
５０からの同調電圧は接続点７２を介して同調バラクタ
ダイオード６２，６４に供給される。
ーコンデンサ６６、および結合コンデンサ６３ｕ，６８
ｂは端子４２ｃ，４２ｄにおいてＵＨＦＬＯ４２ｕに結
合される。抵抗７０はバラクタダイオード６２，６４に
対するＤＣ大地帰路となる。コイル７１は、ＵＨＦＬＯ
４２ｕがその周波数帯域にわたり発振を維持するのを助
ける。接続点７２におけるＵＨＦＬＯ４２ｕからの出力
信号は抵抗ＲＵを介してライン５０に結合され、ライン
５０からの同調電圧は接続点７２を介して同調バラクタ
ダイオード６２，６４に供給される。
【００１６】ライン５０は、ＶＨＦＬＯ４２ｖおよびＵ
ＨＦＬＯ４２ｕから、コンデンサ７４を介してＰＬＬ１
６のＬＯ入力（例えば、分周器４６）に結合される入力
信号を供給する。例示的実施例では、局部発振器４２ｖ
と４２ｕのうち任意の一時点で“オン”になるのは１つ
だけである。位相検出器３８からの位相パルス（誤差信
号）は、コンデンサ７８と抵抗８０から成る低域帰還回
路網を有するトランジスタ７６により低域濾波され、更
に低域回路網８２により濾波される。回路網８２の出力
信号は、同調電圧ＴＶを供給し、ライン５０を介して発
振器４２に帰還される。同調電圧ＴＶは、ライン５０お
よび抵抗ＲＶとＲＵを介して、発振器４２ｖと４２ｕの
それぞれのバラクタダイオードに供給され、図１に関連
して先に説明した方法で、発振器４２ｖと４２ｕの発振
周波数を制御する。同調信号ＴＶは、わずか８ピコファ
ラド（ｐｆ）のコンデンサ７４により、分周器４６から
遮断される。
ＨＦＬＯ４２ｕから、コンデンサ７４を介してＰＬＬ１
６のＬＯ入力（例えば、分周器４６）に結合される入力
信号を供給する。例示的実施例では、局部発振器４２ｖ
と４２ｕのうち任意の一時点で“オン”になるのは１つ
だけである。位相検出器３８からの位相パルス（誤差信
号）は、コンデンサ７８と抵抗８０から成る低域帰還回
路網を有するトランジスタ７６により低域濾波され、更
に低域回路網８２により濾波される。回路網８２の出力
信号は、同調電圧ＴＶを供給し、ライン５０を介して発
振器４２に帰還される。同調電圧ＴＶは、ライン５０お
よび抵抗ＲＶとＲＵを介して、発振器４２ｖと４２ｕの
それぞれのバラクタダイオードに供給され、図１に関連
して先に説明した方法で、発振器４２ｖと４２ｕの発振
周波数を制御する。同調信号ＴＶは、わずか８ピコファ
ラド（ｐｆ）のコンデンサ７４により、分周器４６から
遮断される。
【００１７】抵抗ＲＵとＲＶの値は、相反する要件に応
じられるように選ばれる。抵抗ＲＵの値は小さくするこ
とが望ましく、その結果、より高くそしてより信頼でき
るプリスケーラ駆動電圧がＰＬＬ１６に供給される。し
かしながら、もし抵抗ＲＵとＲＶが小さ過ぎると、発振
器のタンク回路はＰＬＬの低入力インピーダンス（例示
的実施例では２極性である）により十分に負荷されるの
で、発振器は確実に発振しないことがある。例示的実施
例では、抵抗ＲＵとＲＶの各々について、１キロオーム
の値が良いことが判明している。
じられるように選ばれる。抵抗ＲＵの値は小さくするこ
とが望ましく、その結果、より高くそしてより信頼でき
るプリスケーラ駆動電圧がＰＬＬ１６に供給される。し
かしながら、もし抵抗ＲＵとＲＶが小さ過ぎると、発振
器のタンク回路はＰＬＬの低入力インピーダンス（例示
的実施例では２極性である）により十分に負荷されるの
で、発振器は確実に発振しないことがある。例示的実施
例では、抵抗ＲＵとＲＶの各々について、１キロオーム
の値が良いことが判明している。
【００１８】ＶＨＦの周波数範囲では、帯域選択回路４
９からの帯域切換え信号は端子８４に供給され、抵抗８
６とコンデンサ８８により低域濾波される。ＶＨＦ帯域
の下方の周波数範囲では、端子８４における帯域切換え
電圧は低く、ＰＩＮスイッチダイオード９０は開いたま
まである。このモードでは、直列インダクタンス９２と
９４は、比較的低い発振周波数に対しては、ＶＨＦ発振
器４２ｖに最大インダクタンスを与える。より高いＶＨ
Ｆ帯域に切換える場合、端子８４における帯域切換え電
圧は高く、ＰＩＮダイオード９０を導通させ、コンデン
サ８８をインダクタンス９４とシャントさせ、インダク
タンス９４をこの回路から実効的に除去する。従って、
より高いＶＨＦ帯域については、ＶＨＦ発振回路４２ｖ
内のインダクタンスは、より高い発振周波数を発生する
ために、より低くなる。
９からの帯域切換え信号は端子８４に供給され、抵抗８
６とコンデンサ８８により低域濾波される。ＶＨＦ帯域
の下方の周波数範囲では、端子８４における帯域切換え
電圧は低く、ＰＩＮスイッチダイオード９０は開いたま
まである。このモードでは、直列インダクタンス９２と
９４は、比較的低い発振周波数に対しては、ＶＨＦ発振
器４２ｖに最大インダクタンスを与える。より高いＶＨ
Ｆ帯域に切換える場合、端子８４における帯域切換え電
圧は高く、ＰＩＮダイオード９０を導通させ、コンデン
サ８８をインダクタンス９４とシャントさせ、インダク
タンス９４をこの回路から実効的に除去する。従って、
より高いＶＨＦ帯域については、ＶＨＦ発振回路４２ｖ
内のインダクタンスは、より高い発振周波数を発生する
ために、より低くなる。
【図１】本発明の特徴に従うテレビジョン受像機および
チューナのブロック図である。
チューナのブロック図である。
【図２】図１の制御可能な局部発振器および位相固定ル
ープの部分的な詳細図である。
ープの部分的な詳細図である。
１０ テレビジョン受像機 １２ 信号源 １４ ＲＦ増幅器 １６ 位相固定ループ １８ ミクサー ２０ 中間周波（ＩＦ）増幅器 ２２ 信号処理回路 ３４ 基準周波数発生器 ３６ 分周器 ３８ 位相検出器 ４０ 低域フィルタ ４２ 電圧制御発振器 ４６ 分周器 ４８ チャンネル選択回路 ４９ 帯域選択回路 ５０ 共通のライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レロイ サミユエル ウイグナツト アメリカ合衆国 インデイアナ州 イン デイアナポリス フイールドストーン・ コート 7505 (56)参考文献 特開 平３−52410（ＪＰ，Ａ) 特開 昭63−180209（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/26 H03J 5/00 - 7/28 H04N 5/44
Claims (1)
- 【請求項１】 入力−出力ノードを有する制御発振器
と、 第１と第２の入力および１つの出力を有する位相／周波
数検出器とを具え、 前記入力−出力ノードは、前記制御発振器の発振周波数
を制御するための制御信号を受け取り、且つ前記制御発
振器の出力信号を供給し、 前記第１の入力は、基準周波数の信号源に結合され、 前記第２の入力は、阻止コンデンサを介して前記制御発
振器の前記入力−出力ノードに結合され、 前記出力は、低域通過回路網を介して前記制御発振器の
前記入力−出力ノードに結合される、信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US93748892A | 1992-08-28 | 1992-08-28 | |
| US937488 | 1992-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204805A JPH06204805A (ja) | 1994-07-22 |
| JP3060352B2 true JP3060352B2 (ja) | 2000-07-10 |
Family
ID=25469983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247610A Expired - Fee Related JP3060352B2 (ja) | 1992-08-28 | 1993-08-27 | 信号処理装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5535443A (ja) |
| EP (1) | EP0639893B1 (ja) |
| JP (1) | JP3060352B2 (ja) |
| KR (1) | KR100274325B1 (ja) |
| CN (1) | CN1052603C (ja) |
| DE (1) | DE69328484T2 (ja) |
| ES (1) | ES2145020T3 (ja) |
| MX (1) | MX9305192A (ja) |
| MY (1) | MY109735A (ja) |
| SG (1) | SG66227A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815218A (en) * | 1995-01-04 | 1998-09-29 | Funai Electric., Ltd | Circuit device including RF converter, tuner and if amplifier |
| JP2974296B2 (ja) * | 1997-06-13 | 1999-11-10 | 静岡日本電気株式会社 | 無線選択呼出受信機 |
| US5870439A (en) * | 1997-06-18 | 1999-02-09 | Lsi Logic Corporation | Satellite receiver tuner chip having reduced digital noise interference |
| US6194976B1 (en) * | 1999-03-29 | 2001-02-27 | Qualcomm Incorporated | Multiple band voltage controlled oscillator using impedance scaling |
| US6504443B1 (en) | 2000-05-17 | 2003-01-07 | Nec America, Inc., | Common anode varactor tuned LC circuit |
| JP4434825B2 (ja) * | 2003-05-08 | 2010-03-17 | パナソニック株式会社 | インパルス波形生成装置 |
| US7672654B2 (en) * | 2005-07-08 | 2010-03-02 | Casio Computer Co., Ltd. | Broadcasting receiver and method of receiving a broadcasting wave |
| US9287886B2 (en) * | 2008-02-29 | 2016-03-15 | Qualcomm Incorporated | Dynamic reference frequency for fractional-N Phase-Locked Loop |
| JP2013058904A (ja) * | 2011-09-08 | 2013-03-28 | Alps Electric Co Ltd | 位相同期回路及びテレビジョン信号受信回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959728A (en) * | 1974-01-18 | 1976-05-25 | Hitachi, Ltd. | Local oscillation circuit for tuner having reduced inter-channel deviation in AFC sensitivity |
| GB1529116A (en) * | 1976-06-25 | 1978-10-18 | Indesit | Receiver having a device for tuning the receiver to a selected signal frequency for reception by the receiver |
| US4160213A (en) * | 1977-09-29 | 1979-07-03 | Rca Corporation | Mixer injection voltage compensation circuit |
| US4367558A (en) * | 1980-12-22 | 1983-01-04 | Motorola, Inc. | Method for automatically searching for an RF station |
| JPS59190731A (ja) * | 1983-04-14 | 1984-10-29 | Yaesu Musen Co Ltd | 受信機回路 |
| CN1005305B (zh) * | 1985-05-21 | 1989-09-27 | 菲利浦光灯制造公司 | 具有一个射频谐振回路自动调节线路的电视接收机 |
| US4837852A (en) * | 1985-06-17 | 1989-06-06 | Toko, Inc. | Electronic tuning circuit for AM receiver which is easy to effect tracking adjustment |
| CN1021869C (zh) * | 1989-11-02 | 1993-08-18 | 机械电子工业部第三研究所 | 电视高频调谐器控制接口电路 |
-
1993
- 1993-07-14 MY MYPI93001384A patent/MY109735A/en unknown
- 1993-08-20 ES ES93113317T patent/ES2145020T3/es not_active Expired - Lifetime
- 1993-08-20 SG SG1996001966A patent/SG66227A1/en unknown
- 1993-08-20 DE DE69328484T patent/DE69328484T2/de not_active Expired - Fee Related
- 1993-08-20 EP EP93113317A patent/EP0639893B1/en not_active Expired - Lifetime
- 1993-08-26 MX MX9305192A patent/MX9305192A/es not_active IP Right Cessation
- 1993-08-26 KR KR1019930016662A patent/KR100274325B1/ko not_active IP Right Cessation
- 1993-08-27 JP JP5247610A patent/JP3060352B2/ja not_active Expired - Fee Related
- 1993-08-27 CN CN93109730A patent/CN1052603C/zh not_active Expired - Fee Related
-
1995
- 1995-02-09 US US08/386,246 patent/US5535443A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1083996A (zh) | 1994-03-16 |
| ES2145020T3 (es) | 2000-07-01 |
| MX9305192A (es) | 1994-05-31 |
| EP0639893B1 (en) | 2000-04-26 |
| CN1052603C (zh) | 2000-05-17 |
| KR940005139A (ko) | 1994-03-16 |
| DE69328484T2 (de) | 2000-09-07 |
| KR100274325B1 (ko) | 2000-12-15 |
| JPH06204805A (ja) | 1994-07-22 |
| MY109735A (en) | 1997-05-31 |
| DE69328484D1 (de) | 2000-05-31 |
| US5535443A (en) | 1996-07-09 |
| SG66227A1 (en) | 1999-07-20 |
| EP0639893A1 (en) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5752179A (en) | Selective RF circuit with varactor tuned and switched bandpass filters | |
| US7336939B2 (en) | Integrated tracking filters for direct conversion and low-IF single conversion broadband filters | |
| US20100149431A1 (en) | Active Inductor Circuits for Filtering in a Cable Tuner Circuit | |
| EP0820661B1 (en) | Tv/fm receiver for multimedia applications | |
| JP3060352B2 (ja) | 信号処理装置 | |
| US5678211A (en) | Television tuning apparatus | |
| EP0695039B1 (en) | Control system for phase locked loop | |
| CA1237480A (en) | Tracking image frequency trap | |
| JPH11284489A (ja) | 積分フィルタ回路 | |
| US4569085A (en) | Oscillator control circuit in an F.M. receiver | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| EP0493653A1 (en) | Color tv satellite broadcast receiver internally installed | |
| US7151577B2 (en) | Broadcast receiving system and method, and medium storing a broadcast reception control program | |
| KR0176631B1 (ko) | 자동 미세 조정회로 | |
| JP3115412B2 (ja) | 受信機 | |
| GB2240227A (en) | Local oscillation circuit for band switching | |
| JPS61205015A (ja) | 同調電圧トラツキング装置 | |
| JPH0241934B2 (ja) | ||
| JP3016862B2 (ja) | テレビジョン同調装置 | |
| KR100333789B1 (ko) | 고주파모듈 | |
| KR950001646Y1 (ko) | 영상중간주파수신호 정동조회로 | |
| JPH079458Y2 (ja) | チューナの局部発振回路 | |
| JP3065761B2 (ja) | フィルタ装置 | |
| KR20000005819U (ko) | 디지털 방송 수신용 튜너의 자동이득제어회로 | |
| KR19980054185U (ko) | 튜너의 비트주파수 방지장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |