JP3016862B2 - テレビジョン同調装置 - Google Patents
テレビジョン同調装置Info
- Publication number
- JP3016862B2 JP3016862B2 JP6507369A JP50736994A JP3016862B2 JP 3016862 B2 JP3016862 B2 JP 3016862B2 JP 6507369 A JP6507369 A JP 6507369A JP 50736994 A JP50736994 A JP 50736994A JP 3016862 B2 JP3016862 B2 JP 3016862B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- tuning
- circuit
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0058—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
- H03J1/0066—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength
- H03J1/0075—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength where the receiving frequencies of the stations are stored in a permanent memory, e.g. ROM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
- H03J3/08—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges by varying a second parameter simultaneously with the tuning, e.g. coupling bandpass filter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 発明の背景 本発明は、チューナの同調可能フィルタであって、そ
れぞれの制御信号の大きさによって決まるチューニング
周波数応答特性をもつ複数のフィルタの周波数調整（ア
ライメント）に関するものである。
れぞれの制御信号の大きさによって決まるチューニング
周波数応答特性をもつ複数のフィルタの周波数調整（ア
ライメント）に関するものである。
制御信号、例えばチューニング電圧、の大きさに対す
る応答特性をもつ同調可能フィルタ（tunable filter）
は、受信した複数のRF搬送波から１つのRF搬送波を選択
するために、また、選択されたRF搬送波をへテロダイン
処理してIF信号を作り出すために適当な周波数をもつ局
部発振器（local oscillator−LO）信号を生成するため
に使用されている。複数あるRFフィルタの通過帯域（pa
ssband）が相互におよび局部発振器信号の周波数に正し
く追随（トラック）していないと、作り出される所望IF
信号は品質が低下するおそれがあり、さらに、隣り合う
TVチャネルからのクロストークが増加する。
る応答特性をもつ同調可能フィルタ（tunable filter）
は、受信した複数のRF搬送波から１つのRF搬送波を選択
するために、また、選択されたRF搬送波をへテロダイン
処理してIF信号を作り出すために適当な周波数をもつ局
部発振器（local oscillator−LO）信号を生成するため
に使用されている。複数あるRFフィルタの通過帯域（pa
ssband）が相互におよび局部発振器信号の周波数に正し
く追随（トラック）していないと、作り出される所望IF
信号は品質が低下するおそれがあり、さらに、隣り合う
TVチャネルからのクロストークが増加する。
同調可能フィルタは、周波数制御素子として電圧制御
容量（バラクタ）ダイオードを含んでいるのが普通であ
るが、これは、バラクタ・ダイオードが、逆バイアスが
かけられたとき容量対電圧特性（capacitance vs.volta
ge characteristics）を示すからである。
容量（バラクタ）ダイオードを含んでいるのが普通であ
るが、これは、バラクタ・ダイオードが、逆バイアスが
かけられたとき容量対電圧特性（capacitance vs.volta
ge characteristics）を示すからである。
チューニング・システムに使用されている構成要素
（コンポーネント）は許容範囲をもつのが普通で、製品
にばらつきがあるのが普通であるため、RFチューナに含
まれる同調可能フィルタは製造時に初期調整しておく必
要がある。その理由は、RFフィルタ内のバラクタ・ダイ
オードと局部発振回路が、周波数のチューニング帯域に
対応する電圧範囲にわたって、正確に同一の容量特性を
具備していないためである。この初期調整は、誘導性素
子と容量性素子を機械的に「トリミング」し、これによ
り種々の同調回路の周波数応答特性を一致させ、１また
は２以上の周波数帯域にわたって相互に追随させること
によって行われるのが代表的である。しかし、周波数特
性を一致させる調整は往々にして時間がかかり、時に
は、この調整作業を繰り返し行う必要がある。
（コンポーネント）は許容範囲をもつのが普通で、製品
にばらつきがあるのが普通であるため、RFチューナに含
まれる同調可能フィルタは製造時に初期調整しておく必
要がある。その理由は、RFフィルタ内のバラクタ・ダイ
オードと局部発振回路が、周波数のチューニング帯域に
対応する電圧範囲にわたって、正確に同一の容量特性を
具備していないためである。この初期調整は、誘導性素
子と容量性素子を機械的に「トリミング」し、これによ
り種々の同調回路の周波数応答特性を一致させ、１また
は２以上の周波数帯域にわたって相互に追随させること
によって行われるのが代表的である。しかし、周波数特
性を一致させる調整は往々にして時間がかかり、時に
は、この調整作業を繰り返し行う必要がある。
発明の概要 本発明は、マイクロプロセッサ・コントローラ、PROM
メモリ、およびディジタル−アナログ・コンバータ（DA
C）回路構成を含み、複数のバラクタ制御による同調可
能フィルタのそれぞれをトリミングするために複数の制
御信号を生成するための装置に関するものである。コン
トローラの制御の下でディジタル制御信号はそれぞれの
DACに入力され、DACは、それぞれの同調可能フィルタに
入力されるそれぞれのアナログ制御信号を出力する。同
じくコントローラの制御の下で、位相ロックループなど
の閉制御ループ（closedcontrol loop）によって生成さ
れたチューニング電圧は、抵抗ディバイダ（resistance
divider）回路においてそれぞれのDACによって生成さ
れた出力制御電圧と結合される。
メモリ、およびディジタル−アナログ・コンバータ（DA
C）回路構成を含み、複数のバラクタ制御による同調可
能フィルタのそれぞれをトリミングするために複数の制
御信号を生成するための装置に関するものである。コン
トローラの制御の下でディジタル制御信号はそれぞれの
DACに入力され、DACは、それぞれの同調可能フィルタに
入力されるそれぞれのアナログ制御信号を出力する。同
じくコントローラの制御の下で、位相ロックループなど
の閉制御ループ（closedcontrol loop）によって生成さ
れたチューニング電圧は、抵抗ディバイダ（resistance
divider）回路においてそれぞれのDACによって生成さ
れた出力制御電圧と結合される。
図面の簡単な説明 第１図は、いくつかの側面をもつ本発明の形態により
構築された回路構成を利用できるテレビジョン・システ
ムのチューナを示すブロック図である。
構築された回路構成を利用できるテレビジョン・システ
ムのチューナを示すブロック図である。
第２図は、第１図に示したテレビジョン・システムで
採用できる、本発明に従って構築された回路構成を示す
図である。
採用できる、本発明に従って構築された回路構成を示す
図である。
第３図は、第２図に示した回路構成をブロック図で表
して示した図である。
して示した図である。
第４図は、第２図に示した回路構成に温度補償回路を
含めた変形実施例を示すブロック図である。
含めた変形実施例を示すブロック図である。
好適実施例の詳細な説明 第１図はテレビジョン装置のチューナ・セクション10
を示し、アンテナ、ケーブル・システム、またはVCRな
どの他の入力デバイスから送られてきたテレビジョンRF
搬送波を受信するための入力端12を含んでいる。受信し
たRF信号は、望ましくない信号を減衰するために入力RF
フィルタ14によって、ろ波される。フィルタ14の出力信
号はRF増幅器16によって増幅される。増幅器16の出力信
号は、２つの同調可能回路20および22を含んでいる複同
調RF出力フィルタ（double tuned RF output filter）1
8に入力される。回路22からのRF信号はミキサ24に入力
され、局部発振器26の出力信号とヘテロダイン処理され
る。局部発振器26は、チューニング電圧Vtoに応答して
その周波数が位相ロックループ（PLL）28によって制御
される。ミキサ24からはIF信号が出力され、この信号は
IF増幅器30によって増幅され、且つ、ろ波される。
を示し、アンテナ、ケーブル・システム、またはVCRな
どの他の入力デバイスから送られてきたテレビジョンRF
搬送波を受信するための入力端12を含んでいる。受信し
たRF信号は、望ましくない信号を減衰するために入力RF
フィルタ14によって、ろ波される。フィルタ14の出力信
号はRF増幅器16によって増幅される。増幅器16の出力信
号は、２つの同調可能回路20および22を含んでいる複同
調RF出力フィルタ（double tuned RF output filter）1
8に入力される。回路22からのRF信号はミキサ24に入力
され、局部発振器26の出力信号とヘテロダイン処理され
る。局部発振器26は、チューニング電圧Vtoに応答して
その周波数が位相ロックループ（PLL）28によって制御
される。ミキサ24からはIF信号が出力され、この信号は
IF増幅器30によって増幅され、且つ、ろ波される。
同調可能フィルタ（tunable filter）14,20,22は、そ
の各々が同調回路を含み、同調回路は並列に接続された
インダクタとバラクタ・ダイオードを備えている。チュ
ーニング・フィルタ14,20,22のバラクタ・ダイオードに
は、それぞれのチューニング電圧Vc14,Vc20,Vc22が印加
される。
の各々が同調回路を含み、同調回路は並列に接続された
インダクタとバラクタ・ダイオードを備えている。チュ
ーニング・フィルタ14,20,22のバラクタ・ダイオードに
は、それぞれのチューニング電圧Vc14,Vc20,Vc22が印加
される。
同調回路14,20,22に対するチューニング電圧Vc14,Vc2
0,Vc22は、マイクロプロセッサ（uP）40から送られてき
たディジタル信号およびPLL回路28のチューニング電圧V
toに応答してそれぞれのDACおよびコンバイナ・ユニッ
ト（Combiner unit）32,34,36によって生成される。あ
るチャネルが選択されると、マイクロプロセッサ40はデ
ィジタル・トリミング制御信号または調整制御信号を生
成する。これらの信号はPROM42にストアされているデー
タによって決定され、アドレス可能DAC32,34,36に入力
される。マイクロプロセッサ・コントローラ40は、適切
な分割係数（division factor）（通常、“N"と呼ばれ
ている）もディジタル形式で出力し、これをPLL回路28
へ送る。このディジタル分割係数Ｎの入力を受けると、
PLL回路28は、居部発振器26に関連するバラクタ・ダイ
オード44のキャパシタンスを変更することにより、局部
発振器26の周波数を調整するためのアナログ・チューニ
ング電圧Vtoを生成する。このチューニング電圧Vtoは、
ライン46を経由してDACおよび結合ユニット32,34,36に
も入力される。
0,Vc22は、マイクロプロセッサ（uP）40から送られてき
たディジタル信号およびPLL回路28のチューニング電圧V
toに応答してそれぞれのDACおよびコンバイナ・ユニッ
ト（Combiner unit）32,34,36によって生成される。あ
るチャネルが選択されると、マイクロプロセッサ40はデ
ィジタル・トリミング制御信号または調整制御信号を生
成する。これらの信号はPROM42にストアされているデー
タによって決定され、アドレス可能DAC32,34,36に入力
される。マイクロプロセッサ・コントローラ40は、適切
な分割係数（division factor）（通常、“N"と呼ばれ
ている）もディジタル形式で出力し、これをPLL回路28
へ送る。このディジタル分割係数Ｎの入力を受けると、
PLL回路28は、居部発振器26に関連するバラクタ・ダイ
オード44のキャパシタンスを変更することにより、局部
発振器26の周波数を調整するためのアナログ・チューニ
ング電圧Vtoを生成する。このチューニング電圧Vtoは、
ライン46を経由してDACおよび結合ユニット32,34,36に
も入力される。
チューニング回路14,20,22のバラクタ・ダイオードを
チューニングするために、ユニット32,34,36のそれぞれ
のDACから与えられる最適トリミング電圧は、工場にお
ける製造時に決定される。同調可能回路14,20,22に対す
るチューニング電圧Vc14,Vc20,Vc22は、マイクロプロセ
ッサ40経由でPROM42から送られてきたディジタル・トリ
ミング制御信号に対応するアナログ電圧と、PLL回路28
からライン46経由で送られてきたチューニング電圧Vto
とを結合したものである。これについては、以下で詳し
く説明する。
チューニングするために、ユニット32,34,36のそれぞれ
のDACから与えられる最適トリミング電圧は、工場にお
ける製造時に決定される。同調可能回路14,20,22に対す
るチューニング電圧Vc14,Vc20,Vc22は、マイクロプロセ
ッサ40経由でPROM42から送られてきたディジタル・トリ
ミング制御信号に対応するアナログ電圧と、PLL回路28
からライン46経由で送られてきたチューニング電圧Vto
とを結合したものである。これについては、以下で詳し
く説明する。
製造過程では、チューニング回路14,20,22のチューニ
ングを最適化するためにマイクロプロセッサ40から与え
られるディジタル・トリミング制御信号は、バス・ライ
ン48経由で受信されて、PROM42に書き込まれる。そのあ
とで、テレビを見ている人がバス・ライン51経由でチャ
ネル選択信号を入力すると、ディジタル・チャネル選択
信号がライン52経由でPLL回路28へ渡され、ディジタル
・トリミング制御データがPROM42から読出される。
ングを最適化するためにマイクロプロセッサ40から与え
られるディジタル・トリミング制御信号は、バス・ライ
ン48経由で受信されて、PROM42に書き込まれる。そのあ
とで、テレビを見ている人がバス・ライン51経由でチャ
ネル選択信号を入力すると、ディジタル・チャネル選択
信号がライン52経由でPLL回路28へ渡され、ディジタル
・トリミング制御データがPROM42から読出される。
第２図には、第１図にブロック図で示したユニット3
2,34,36の各々に含まれるDACおよび結合回路が示されて
いる。PROM42にストアされたディジタル・トリミング・
データに対応するマイクロプロセッサ40の出力信号は、
パルス幅変調（PWM）されたパルス信号である。このPWM
信号は、電子スイッチ（electronic switch）50を制御
する。スイッチ50は、抵抗52と54からなる分圧器の一方
の端子と信号グランドとの間に接続されている。この分
圧器の他方の端子には、基準電圧Vrefが入力される。基
準電圧Vrefは、PLLチューニング電圧Vtoを分圧して得た
電圧（divided down version）と定電圧Voとを、Vref＝
kVto＋Voの式に従って結合したものである（第３図参
照）。抵抗54と52の接続点に現れた電圧V1は演算増幅器
58の非反転入力端56に入力される。電圧Vrは抵抗62を通
して反転入力端60に入力される。電圧Vrは、同調しよう
とする特定周波数帯域の調整チューニング・レンジ内の
中央に出力チューニング電圧Vcを置くために、調整可能
「オフセット」電圧を供給する。出力端子64は抵抗68と
コンデンサ70からなる出力フィルタ66に接続され、抵抗
72とコンデンサ74によって端子64から端子60へフィード
バックが行われるようになっている。
2,34,36の各々に含まれるDACおよび結合回路が示されて
いる。PROM42にストアされたディジタル・トリミング・
データに対応するマイクロプロセッサ40の出力信号は、
パルス幅変調（PWM）されたパルス信号である。このPWM
信号は、電子スイッチ（electronic switch）50を制御
する。スイッチ50は、抵抗52と54からなる分圧器の一方
の端子と信号グランドとの間に接続されている。この分
圧器の他方の端子には、基準電圧Vrefが入力される。基
準電圧Vrefは、PLLチューニング電圧Vtoを分圧して得た
電圧（divided down version）と定電圧Voとを、Vref＝
kVto＋Voの式に従って結合したものである（第３図参
照）。抵抗54と52の接続点に現れた電圧V1は演算増幅器
58の非反転入力端56に入力される。電圧Vrは抵抗62を通
して反転入力端60に入力される。電圧Vrは、同調しよう
とする特定周波数帯域の調整チューニング・レンジ内の
中央に出力チューニング電圧Vcを置くために、調整可能
「オフセット」電圧を供給する。出力端子64は抵抗68と
コンデンサ70からなる出力フィルタ66に接続され、抵抗
72とコンデンサ74によって端子64から端子60へフィード
バックが行われるようになっている。
第３図は、第２図に示した回路をブロック図で表した
もので、同一の素子には同一の符号を付けて示してあ
る。第３図に示すように、電圧Vtoを増幅して得た電圧
（増幅係数Ko）と定電圧Voが結合されて、Vrefを得てい
る。電圧V1は、電圧Vrを増幅係数Ｇで増幅して得た電圧
と結合されて、出力信号がライン64に現れる。この出力
信号はローパス・フィルタ66に入力され、チューニング
電圧Vcが得られる。
もので、同一の素子には同一の符号を付けて示してあ
る。第３図に示すように、電圧Vtoを増幅して得た電圧
（増幅係数Ko）と定電圧Voが結合されて、Vrefを得てい
る。電圧V1は、電圧Vrを増幅係数Ｇで増幅して得た電圧
と結合されて、出力信号がライン64に現れる。この出力
信号はローパス・フィルタ66に入力され、チューニング
電圧Vcが得られる。
数学的には、この制御信号は次のように表すことがで
きる。
きる。
Vc＝（KoVto＋Vo）（１−K2Kdac）（Ｇ＋１）−GVr ここで、GKo＝1,Vr＝Vo,K2（Ｇ＋１）＝２ 上式を単純化すると、次のようになる。
Vc＝Vto＋KoVto＋Vo−2Kdac（KoVto＋Vo） もしKo＝0.16およびVo＝１ならば、Vc＝０のとき±１
ボルト、Vc＝25のとき±５ボルトになる。
ボルト、Vc＝25のとき±５ボルトになる。
第４図は、第２図に示した回路を温度補償するための
温度補償回路75を示している。第２図に示した回路構成
における「オフセット」電圧Vrの発生源は、この温度補
償回路75に置き換えられている。トランジスタ80,82の
各々のベースは抵抗76を介して電圧Vr1の発生源に接続
され、トランジスタ80のコレクタは抵抗78を介してVr1
に接続され、トランジスタ82のコレクタは電圧Vr1の発
生源に直接接続されている。トランジスタ80,82のエミ
ッタは、それぞれ抵抗84,86を介してアースに接続さ
れ、出力電圧Vrは抵抗86の両端から取り出される。温度
補償されたVrは、トランジスタ82により得られる。温度
変化に伴ってトランジスタ82のベース・エミッタ間電圧
が変化すると、これに追随してトランジスタ80のベース
・エミッタ間電圧が変化する。
温度補償回路75を示している。第２図に示した回路構成
における「オフセット」電圧Vrの発生源は、この温度補
償回路75に置き換えられている。トランジスタ80,82の
各々のベースは抵抗76を介して電圧Vr1の発生源に接続
され、トランジスタ80のコレクタは抵抗78を介してVr1
に接続され、トランジスタ82のコレクタは電圧Vr1の発
生源に直接接続されている。トランジスタ80,82のエミ
ッタは、それぞれ抵抗84,86を介してアースに接続さ
れ、出力電圧Vrは抵抗86の両端から取り出される。温度
補償されたVrは、トランジスタ82により得られる。温度
変化に伴ってトランジスタ82のベース・エミッタ間電圧
が変化すると、これに追随してトランジスタ80のベース
・エミッタ間電圧が変化する。
PLL回路からVtoを供給すると、アライメントを必要と
するチャネル数が減少し、従って、PROMにストアしてお
く必要のあるデータ量が減少する。もし同調可能フィル
タ14,20,22に対するチューニング電圧（Vc）がDACにだ
け応答するようになっていると、DACを高解像度DACにす
る必要があるだけでなく、各チャネルごとにアライメン
ト・データが必要になる。しかし、チューニング電圧Vc
がVtoに応答するようにすると、チューニング電圧Vc
は、DAC出力が同じである場合でも、チャネルと共に変
化することになる。Vtoを供給することにより、まず得
られるこの一応の結果（最初の近似）だけでも十分に、
狭いチャネル範囲にわたってアライメントを行うことが
できるので、固有データを必要とするチャネル数が減少
することになる。DACの範囲が縮小し、且つ、固有アラ
イメント・データを必要とするチャネル数が減少するこ
とは、PROMにストアしておく必要のあるデータが非常に
少なくなり、その結果、PROMコストを節減できることを
意味する。
するチャネル数が減少し、従って、PROMにストアしてお
く必要のあるデータ量が減少する。もし同調可能フィル
タ14,20,22に対するチューニング電圧（Vc）がDACにだ
け応答するようになっていると、DACを高解像度DACにす
る必要があるだけでなく、各チャネルごとにアライメン
ト・データが必要になる。しかし、チューニング電圧Vc
がVtoに応答するようにすると、チューニング電圧Vc
は、DAC出力が同じである場合でも、チャネルと共に変
化することになる。Vtoを供給することにより、まず得
られるこの一応の結果（最初の近似）だけでも十分に、
狭いチャネル範囲にわたってアライメントを行うことが
できるので、固有データを必要とするチャネル数が減少
することになる。DACの範囲が縮小し、且つ、固有アラ
イメント・データを必要とするチャネル数が減少するこ
とは、PROMにストアしておく必要のあるデータが非常に
少なくなり、その結果、PROMコストを節減できることを
意味する。
Vtoを供給することによりまず得られる一応の結果
（最初の近似）を維持するのが、抵抗52,54からなる分
圧器である。この分圧器が存在しなければ（つまり、抵
抗52を使用する代わりに、その個所が短絡されている
と）、電圧V1が56に現れ、その結果、チューニング電圧
Vcは、DACがゼロにセットされているとゼロになる。従
って、大きな電圧Vtoを必要とするチャネルについて
は、DACから与えられるVcの調整範囲も大きくなり（ゼ
ロ・ボルトからVtoを越える範囲まで）、DACの解像度を
より大きくする必要がある。抵抗性分圧器52,54が含ま
れていると、DAC出力電圧がゼロ・ボルトであって且つV
toが大きいとき、チューニング電圧Vcが事前に定めた最
低値以下になるのを防止する。
（最初の近似）を維持するのが、抵抗52,54からなる分
圧器である。この分圧器が存在しなければ（つまり、抵
抗52を使用する代わりに、その個所が短絡されている
と）、電圧V1が56に現れ、その結果、チューニング電圧
Vcは、DACがゼロにセットされているとゼロになる。従
って、大きな電圧Vtoを必要とするチャネルについて
は、DACから与えられるVcの調整範囲も大きくなり（ゼ
ロ・ボルトからVtoを越える範囲まで）、DACの解像度を
より大きくする必要がある。抵抗性分圧器52,54が含ま
れていると、DAC出力電圧がゼロ・ボルトであって且つV
toが大きいとき、チューニング電圧Vcが事前に定めた最
低値以下になるのを防止する。
部品定数（component value）を正しく選択すると、D
ACが特定のチャネルに対して中間レンジのチューニング
（mid−range tuning）にセットされているとき、抵抗
性分圧器52,54に結合されたVrefで示すように、Vtoを印
加したとき、Vtoにほぼ等しいVcが得られる。DACの設定
を中間レンジから増加もしくは減少させると、チューニ
ング電圧VcはVtoからオフセットされる。さらに、DACか
ら得られるオフセット・チューニング・レンジはVtoに
比例するので、バラクタ感度が劣る高チャネルではチュ
ーニング・レンジが大きくなり、大きな電圧解像度が必
要になる低チャネルではチューニング・レンジが小さく
なる。
ACが特定のチャネルに対して中間レンジのチューニング
（mid−range tuning）にセットされているとき、抵抗
性分圧器52,54に結合されたVrefで示すように、Vtoを印
加したとき、Vtoにほぼ等しいVcが得られる。DACの設定
を中間レンジから増加もしくは減少させると、チューニ
ング電圧VcはVtoからオフセットされる。さらに、DACか
ら得られるオフセット・チューニング・レンジはVtoに
比例するので、バラクタ感度が劣る高チャネルではチュ
ーニング・レンジが大きくなり、大きな電圧解像度が必
要になる低チャネルではチューニング・レンジが小さく
なる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−60816（ＪＰ，Ａ) 特開 昭61−216510（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03J 3/28 - 3/32 H03J 5/00 H03J 5/24
Claims (1)
- 【請求項１】それぞれのチャネルに対応する複数のRF信
号を受信する入力手段と、それぞれの選択されたチャネ
ルに対応する前記複数のRF信号の１つを選択する周波数
選択手段と、選択されたRF信号の変調に従って出力端か
ら情報を搬送する信号を出力する変換手段とを含むチュ
ーニング・システムにおける装置であって、 前記入力手段と前記出力端との間に接続され、該入力手
段と該出力端との間にある前記チューニング・システム
の周波数特性を協働して制御する複数の同調可能回路
と、 ここで、該同調可能回路の各々は、それぞれのアナログ
制御信号の大きさによって決まるリアクティブ値をもつ
リアクティブ素子を含んでおり、 選択されたチャネルに応答して、複数のディジタル・チ
ャネル選択信号を出力する手段と、 位相ロックループを含み、前記選択されたチャネルに応
じた大きさをもつチューニング電圧を生成する手段と、 前記位相ロックループの前記チューニング電圧と前記デ
ィジタル・チャネル選択信号とを組み合わせる手段を含
み、前記複数の同調可能回路に供給するための前記アナ
ログ制御信号を発生する回路手段と、 前記アナログ制御信号を前記同調可能回路のそれぞれに
供給する手段とを備え、 ここで、前記回路手段は、更に加えて、 前記ディジタル・チャネル選択信号に応答して前記チュ
ーニング電圧をスケーリング処理し、前記ディジタル・
チャネル選択信号により決定されるスケーリング値に対
応した前記アナログ制御信号を生成する手段を備えたこ
とを特徴とする装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9218373.0 | 1992-08-28 | ||
| GB929218373A GB9218373D0 (en) | 1992-08-28 | 1992-08-28 | Voltage offset generator with voltage controlled offset range |
| PCT/US1993/008150 WO1994006208A1 (en) | 1992-08-28 | 1993-08-30 | Television tuning apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07500718A JPH07500718A (ja) | 1995-01-19 |
| JP3016862B2 true JP3016862B2 (ja) | 2000-03-06 |
Family
ID=10721141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6507369A Expired - Fee Related JP3016862B2 (ja) | 1992-08-28 | 1993-08-30 | テレビジョン同調装置 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0610495B1 (ja) |
| JP (1) | JP3016862B2 (ja) |
| KR (1) | KR100325591B1 (ja) |
| CA (1) | CA2117255C (ja) |
| DE (1) | DE69328415T2 (ja) |
| GB (1) | GB9218373D0 (ja) |
| SG (1) | SG98354A1 (ja) |
| WO (1) | WO1994006208A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120407B2 (en) * | 2000-10-02 | 2006-10-10 | Niigata Seimitsu Co., Ltd. | Receiver and its tracking adjusting method |
| JP2002111527A (ja) * | 2000-10-02 | 2002-04-12 | Niigata Seimitsu Kk | 受信機およびそのトラッキング調整方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4334323A (en) * | 1980-09-08 | 1982-06-08 | Zenith Radio Corporation | Self tracking tuner |
| DE3308690A1 (de) * | 1983-03-11 | 1984-09-13 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Verfahren zum abstimmen der schwingkreise eines nachrichtenempfangsgeraetes |
| JPS60194818A (ja) * | 1984-03-16 | 1985-10-03 | Onkyo Corp | 受信装置 |
| JP2522311B2 (ja) * | 1987-07-08 | 1996-08-07 | ソニー株式会社 | 電子機器のサ−ビスモ−ド設定方法 |
-
1992
- 1992-08-28 GB GB929218373A patent/GB9218373D0/en active Pending
-
1993
- 1993-08-30 KR KR1019940701375A patent/KR100325591B1/ko not_active IP Right Cessation
- 1993-08-30 EP EP93921249A patent/EP0610495B1/en not_active Expired - Lifetime
- 1993-08-30 DE DE69328415T patent/DE69328415T2/de not_active Expired - Lifetime
- 1993-08-30 CA CA002117255A patent/CA2117255C/en not_active Expired - Fee Related
- 1993-08-30 WO PCT/US1993/008150 patent/WO1994006208A1/en active IP Right Grant
- 1993-08-30 SG SG9601920A patent/SG98354A1/en unknown
- 1993-08-30 JP JP6507369A patent/JP3016862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100325591B1 (ko) | 2002-08-24 |
| JPH07500718A (ja) | 1995-01-19 |
| EP0610495B1 (en) | 2000-04-19 |
| SG98354A1 (en) | 2003-09-19 |
| GB9218373D0 (en) | 1992-10-14 |
| WO1994006208A1 (en) | 1994-03-17 |
| EP0610495A1 (en) | 1994-08-17 |
| DE69328415T2 (de) | 2000-09-07 |
| CA2117255A1 (en) | 1994-03-17 |
| DE69328415D1 (de) | 2000-05-25 |
| CA2117255C (en) | 2003-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5752179A (en) | Selective RF circuit with varactor tuned and switched bandpass filters | |
| US5678211A (en) | Television tuning apparatus | |
| US3579281A (en) | Combining network providing compensated tuning voltage for varactor | |
| US6163207A (en) | Integrator-filter circuit | |
| US6035185A (en) | Selective RF circuit with varactor tuned bandpass switched bandpass filters | |
| US5929716A (en) | High performance voltage controlled oscillator that is cost efficient | |
| KR20040027417A (ko) | Ｔｖ 신호 튜너용 전자식 조정 시스템 | |
| US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
| US4160213A (en) | Mixer injection voltage compensation circuit | |
| US4426734A (en) | Arrangement useful in a phase locked loop tuning control system for selectively applying an aft voltage in a manner to improve loop stability | |
| JP3016862B2 (ja) | テレビジョン同調装置 | |
| EP0639893B1 (en) | Negative feedback control circuit having a common line for input and output signals | |
| US4996599A (en) | Television tuner oscillator with three point tracking | |
| US3997856A (en) | Frequency discriminator circuit arrangement | |
| KR900005463B1 (ko) | 위상 고정루프 동조시스템 | |
| JP2984399B2 (ja) | チューナ | |
| US4165507A (en) | Non-linear digital to analog conversion by intermediate conversion to time interval | |
| JP3117802B2 (ja) | モジュレータの温度補償回路 | |
| JPH05218807A (ja) | 高周波信号に対する受信装置 | |
| HU216477B (hu) | Eljárás integrált áramkörön belüli analóg kapcsolási részek beállítására | |
| CA1245309A (en) | Low pass filter circuit | |
| GB2110492A (en) | A tuning arrangement for providing relatively uniform automatic fine tuning sensitivity | |
| JPH0787345B2 (ja) | 局部発振装置 | |
| KR950001646Y1 (ko) | 영상중간주파수신호 정동조회로 | |
| JPH11177347A (ja) | チューナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |