KR900005463B1 - 위상 고정루프 동조시스템 - Google Patents

위상 고정루프 동조시스템 Download PDF

Info

Publication number
KR900005463B1
KR900005463B1 KR8202515A KR820002515A KR900005463B1 KR 900005463 B1 KR900005463 B1 KR 900005463B1 KR 8202515 A KR8202515 A KR 8202515A KR 820002515 A KR820002515 A KR 820002515A KR 900005463 B1 KR900005463 B1 KR 900005463B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
local oscillator
input
tuning
Prior art date
Application number
KR8202515A
Other languages
English (en)
Other versions
KR840001019A (ko
Inventor
죤 칼슨 데이비드
레스터 리만 윌리암
Original Assignee
글렌 에이취. 브르스틀
알 씨 에이 라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌 에이취. 브르스틀, 알 씨 에이 라이센싱 코포레이션 filed Critical 글렌 에이취. 브르스틀
Publication of KR840001019A publication Critical patent/KR840001019A/ko
Application granted granted Critical
Publication of KR900005463B1 publication Critical patent/KR900005463B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superheterodyne Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

내용 없음.

Description

위상 고정루프 동조시스템
제1도는 본 발명을 실시하는 위상 고정 루우프 동조 시스템을 포함하는 텔레비젼 수신기의 계통도.
제2도는 본 발명에 특정하게 관련된 제1도에 도시한 동조시스템의 일부를 개량한 회로 계통도.
* 도면의 주요부분에 대한 부호의 설명
1,2 및 3 : 동조기 4 : IF 단
5 : 신호 처리단 6 : 영상관
7 : 스피커 8 : 입력
9 : 입력 유니트 10 : 위상고정 루프 동조시스템
11 : 채널 선택기 12 : 스위치
13 : 채널 번호 표시 유니트 14 : 대역 선택기
15 : 프로그램 가능한 분배기 제어 유니트 16 : 전치계수기
17 : 프로그램 가능한 분재기 18 : 위상 비교기
19 : 기준 주파수 분배기 20 : 수정 기준 발진기
21 : 적분기 23 : 스위치
25 : 4주파수 분배기 26 : 공통 주파수 분배기
55 및 58 : 증폭기 70 및 71 : 주파수 선택장치
본 발명은 동조 시스템의 디지털 부분에서 처리하기에 적당한 주파수로 분배 주파수 신호를 만들도록 선택된 인자에 의해 극복 발진기 신호의 주파수를 분할하기 위한 전치 계수기를 포함하고 있는 동조시스템 계통에 관한 것이다.
위상 고정 루프(PLL) 동조 시스템은 손쉽게 숫자적으로 제어될 수 있고 매우 정확하게 국부 발진기 신호를 만들 수 있기 때문에 텔레비젼 수신기에 사용된다. 이러한 동조 시스템은 수정 발진기를 포함한 기준 주파수 신호원, 주파수 분할 신호를 만들도록 국부 발진기 신호의 주파수를 분활하기 위한 전치 계수기라고 불리우는 고정 분배기, 다른 주파수 분할 신호를 만들도록 프로그램 가능한 인자에 의해 주파수 분할 신호를 분할하기 위한 프로그램 가능한 분배기, 및 다른 주파수 분할 신호와 기준 주파수신호 사이의 위상 및 주파수 편차를 나타내는 오차 신호를 만들기 위한 위상 비교기를 포함한다. 폭이 편차 크기를 나타내고 진폭이 편차 감지를 나타내는 펄스를 포함하는 오차 신호는 국부 발진기의 동조 전압을 만들도록 여파된다. 고정 인자는 주파수 분할 신호의 주파수가 PLL 동조 시스템의 나머지 부분을 포함하는 디지털 회로에 의해 처리될 수 있도록 선택된다. N으로 표시된 프로그램 가능한 인자는 선택된 채널의 채널 번호에 따라 셋트된다. 다른 주파수 반할 신호와 기준 주파수 신호사이의 편차가 선정된 작은 값으로 있으면, 루프 폐쇄된다고 말한다. 이때, 국부 발진기의 신호의 주파수는 프로그램 가능한 인자에 의해 기준 주파수 신호의 주파수에 정비례한다.
이러한 PLL 동조 시스템내에 사용된 전치계수기는 이 전치계수기의 감도를 증가시키는 고이득 입력 증폭기 배열을 포함한다. 이러한 증폭기 배열은 발진한다. 이 자기발진은 선정된 채널의 국부 발진기 신호에 응답하여 전치계수기에 의해 만들어진 주파수 분할 신호의 주파수를 포함한 주파수에서 생긴다.
새로운 채널이 선택되면, 국부 발진기는 일시적으로 발진하지 않거나 매우 낮은 진폭의 출력신호를 만든다. 이러한 상태하에서, 전치계수기의 분배기 단은 국부 발진기 신호가 아니라 입력 증폭기 배열에 의해 만들어진 자기 발진신호에 응답한다. 자기 발진 신호의 주파수가 선택된 채널의 국부 발진기 신호의 주파수에 있으며, 위상 비교기는 국부 발진기가 정확한 주파수에 있지 않더라도 오차를 검출하지 못하게 된다. 따라서, 동조 전압은 국부 발진기 신호의 주파수를 교정하도록 제어되지 않게 된다. 결과적으로 동조 시스템은 국부 발진기 주파수가 부정확한 모우드로 고정된다.
본 발명에 따르면, 전치계수기를 포함한 디지털 동조 시스템에서, 발진 제어회로는 유효채널에 대응하지 않는 주파수에서 자기 발진하도록 이 발진 제어회로를 제어하기 위해 전치계수기에 결합된다.
이제부터, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 기술하겠다.
제1도의 텔레비젼 수신기는 IF 신호를 만들도록 방송 및 케이블 RF 반송파를 헤테로다인잉(heterodyning)하기 위한 3개의 동조기(1,2 및 3)을 포함한다. IF 신호는 영상 및 음성 성분을 만들도록 IF 단(4)에 의해 처리된다. 신호 처리단(5)는 영상을 만들도록 영상관(6)을 제어하기 위해 영상 성분에 응답하고 오디오 응답을 만들도록 스피커(7)을 제어하기 위해 음성 성분에 응답한다.
미합중국에서, 동조기(1,2 및 3)에 의해 헤테로다인된 반송파는 다음 표에 표시된 주파수 대역에 있다.
[표 1]
Figure kpo00001
동조기(1)은 VHF 방송과 중간 대역 케이블 대역내의 RF 반송파를 헤테로다인한다. 동조기(2)는 초 대역 케이블 대역내의 RF 반송파를 헤테로다인한다. 동조기(3)은 방송 대역내의 반송파를 헤테로다인한다.
VHF 안테나 회로(도시하지 않음) 또는 케이블 시설(도시하지 않음)은 동조기(1)과 동조기(2)에 접속되고 입력(8)에 선택적으로 접속될 수 있다. UHF 안테나 회로(도시하지 않음)은 동조기(3)에 접속되는 입력유니트(9)에 접속될 수 있다. 각각의 동조기(1,2 및 3)은 선택된 채널에 관련된 특정한 RF 반송파를 선택하기 위한 RF 단 "a", 선택된 RF 반송파를 헤테로다인잉하기 위해 적당한 주파수를 갖고 있는 국부 발진기 신호를 발생시키기 위한 국부발진기(LO)"b", 및 IF 신호를 만들도록 선택된 RF 반송파와 국부 발진기 신호를 결합하기 위한 "c"를 포함한다. 각각의 동조기의 각각의 RF 단과 국부 발진기는 위상 폐쇄 루프(PLL) 동조시스템(10)에 의해 발생된 동조 전압(TV)의 크기에 응답하여 제어된 주파수 응답을 갖고 있는 전압 제어 동조 회로를 포함한다.
채널은 10진 숫자 0 내지 9 각각의 키이를 갖고 있는 계산기형 키이보드(도시하지 않음)과 각각의 키이의 연속 압압에 응답하여 선택된 채널에 대응하는 채널 번호의 10자리 및 1자리 10진 숫자를 나타내는 제1 및 제2그룹의 BCD(2진 부호 10진)) 신호를 발생시키기 위한 입력 논리회로(도시하지 않음)를 포함하고 있는채널 선택기(11)에 의해 선택된다. 상기 표로부터 케이블 채널은 문자 및 번호로 확인된다. 스위치(12)는 채널 선택기(11)의 키이보오드가 케이블 채널 뿐만 아니라 방송 채널을 선택하는데 이용될 수 있도록 하기 위해 제공된다. 스위치(12)가 방송 위치에 있으면, 방송 채널 번호의 10자리 및 1자리 숫자에 대응하는 채널 선택 유니트(11)의 키이의 연속 동작은 각각의 방송 캐리어를 동조시키게 한다. 스위치(12)가 케이블 위치에 있으면, 방송채널 번호의 10자리의 1자리 숫자에 대응하는 채널 선택 유니트(11)의 키이의 연속 동작은 수신기에 공급된 표에 표시된 바와 같은 방송 채널 번호에 배당된 각각의 케이블 반송파를 동조시키게 한다.
채널단 유니트(11)에 의해 발생한 BCD 신호들은 PLL 동조 시스템(10)의 채널 번호 표시 유니트(13), 대역 선택기(14) 및 프로그램 가능한 분재기 제어 유니트(15)에 인가된다. 스위치(12)의 위치에 응답하는 대역 선택기(14)는 선택된 채널의 대역을 나타내는 대역 선택 신호를 발생시켰다. V), V2및 V3대역 선택 신호는 동조기(1)을 동작시킨다. 3개의 대역선택 신호가 동조기(1)에 사용된 이유에 대해서는 제2도를 참조하여 다음에 설명하겠다. S 및 U 대역 선택신호들은 동조기(2와 3)을 각각 동작시킨다. 또한, 대역 선택기 유니트(14)는 선택된 채널이 다음에 기술한 목적을 위해 U 또는 S 대역 중의 한 대역으로 선택될 때 U/S를 발생시킨다. 대역 선택기(14)와 동조기(1,2 및 3) 사이의 접촉부는 도면을 간단히 하기 위해서 도시하지 않았다.
위상 고정 루프 동조시스템(10)은 프로그램 가능한 분배기(17)로서 작용하는 다음의 숫자로 프로그램할 수 있는 카운터의 동작 범위내에 최종적인 신호의 주파수를 갖게하기에 충분한 인자 K로 동조기(1,2 및 3)중의 한 동조기로부터 이 시스템에 인가된 국부 발진기 신호의 주파수를 분할하기 위한 전치 계수기(16)을 포함한다. 프로그램 가능한 분배기(17)은 선택된 채널의 채널 번호와 대역에 따라서 제어 유니트(15)에 의해 결정된 인자 N으로 전치 계수기(16)의 출력 신호의 주파수를 분할한다. 위상 비교기(18)은 기준 주파수 신호와 프로그램 가능한 분배기(17)의 출력신호의 위치 및 주파수를 비교한다. 기준 주파수는 수정 기준 발진기(20)의 출력신호를 분할하는 주파수 분배기(÷R, 19)에 의해 유도된다. 위상 비교기(18)은 프로그램 가능한 분배기(17)과 기준 주파수 분배기(19)의 출력신호들의 주파수 사이의 편차의 크기 및 감도에 관련된 폭과 이동 방향을 가진 펄스를 갖고 있는 오차 신호를 발생시킨다. 적분기(21)은 동조기(1,2 및 3)의 동조 전압(TV)를 만들기 위해서 오차 신호를 여파한다.
채널이 정상 동작 상태하에서 선택된 후에, 동조전압의 크기는 위상 비교기(18)의 2개의 입력신호들 사이의 주파수 편차가 무심할 정도로 작아질 때까지 오차 펄스에 따라서 제어된다. 이때, 동조기(1,2 및 3)중의 한 작동 동조기의 국부 발진기 신호의 주파수 fL0은 다음 방정식에 의해 기준발진기(20)의 주파수 fXTAL에 관련된다.
Figure kpo00002
Figure kpo00003
이 │MHz로 선택되면, N은 국부 발진기 신호의 MHZ 단위의 주파수와 같게 된다. 각각의 대역 내의 국부 발진기 신호의 주파수 범위는 상기 표 1에 표시되어 있다.
UHF 및 초 대역 케이블(SB) 국부 발진기 주파수는 VHF 및 중간 대역 케이블(MB) 국부 발진구 주파수 보다 약 4배가 더 높기 때문에, 전체계수기(16)은 VHF 및 MB 국부 발진기 신호에 사용된 인자보다 약 4배가 더 높은 인자로 UHF 및 SB 국부 발진기 신호의 주파수를 선택적으로 분할하도록 배열된다. 이 목적을 위해서, 전치 계수기(16)은 VHF 및 MB 국부 발진기 신호를 수신하기 위한 V/M 입력단자(22)가 스위치(23)의 제1입력에 직결되고 UHF 및 SB 국부 발진기 신호를 수신하기 위한 U/S 입력 단자(24)가 4분할(÷4) 주파수 분배기(25)를 통해 스위치(23)의 제2입력에 결합된 입력 배열을 포함한다. 스위치(23)의 출력은 공통인자, 예, 64로 입력 신호의 주파수를 분할하기 위해 공통 주파수 분배기(26)의 입력에 결합된다. 분배기(26)의 출력은 출력단자(27)을 통해 ÷N 분배기(17)의 입력에 결합된다. 대역 제어단자(28)에 인가된 대역 선택기(14)에 의해 발생한 U/S 대역 선택 신호에 응답하여 UHF 또는 S 채널이 선택되면, 스위치(23)은 ÷64 주파수 분배기(26)의 입력에 ÷4 주파수 분배기(25)의 출력 신호를 결합시킨다. 한편, 스위치(23)은 ÷64 분배기(26)에 V/M 입력 단자(22)에서 제공된 국부 발진기 신호를 결합시킨다.
전치 계수기(16)으로 사용하기에 적당한 집적 회로 고 주파수 카운터는 뉴우저지, 썸 빌리에 소재한 알씨 에이 솔리드 스테이트 디비죤에서 CA 3136 및 CA 3179란 상품명으로 시판되고 있다. 이러한 전치 계수기는 본 발명에서 참고자료로 사용한 빌릿츠와 프레슬라에게 1978년 11월 28일자로 허여된 "상이한 대역 또는 주파수를 다중화 및 분할하기 위한 전기회로"란 명칭의 미합중국 특허 제4,127,820호에 기술되어 있다. 이 형태의 전체 계수기는 VHF 입력과 UHF 입력만을 갖고 있다. 이것은 UHF 및 MB 국부 발진기 신호들이 단일 국부 발진기에 의해 제공되기 때문에 이 신호들에 관련된 문제를 나타내지 않는다. 그러나, UHF 및 SB 국부 발진기 신호들이 2개의 각각의 국부 발진기들에 의해 제공되기 때문에 U/S 입력 선택기(29)가 U 대역 선택 신호에 응답하여 U/S 입력단자(24)에 UHF 동조기(3)에 의해 발생한 UHF 국부 발진기 신호를 결합시키고 S 대역 선택 신호에 응답하여 U/S 입력단자(24)에 SB 동조기(2)에 의해 발생한 SB 국부 발진기 신호를 결합시키기 위해 제공된다. 적당한 입력 선택기는 레만이 1980년 8월 25일자로 "위상 고정 루프 동조 시스템의 전치계수기에 상이한 국부 발진기 신호를 인가하기 위한 입력 선택 배열"이란 명칭으로 출원하고 본 발명과 같이 알 씨 에이 코포레이션에 양도한 미합중국 특허원 제180,580호에 기술되어 있다.
국부 발진기 신호에 대한 전치 계수기(16)의 감도를 증가시키기 위하여, 대역 스위치(23)은 고이득 증폭기를 포함한다. 불행하기도, 고이득 증폭기는 발진한다. 최종적인 자기 발진 신호는 선택된 채널의 국부 발진기 신호의 주파수에 대응하는 주파수를 포함하는 주파수를 갖는다. 새로운 채널이 선택되면, 동조 전압은 작동된 국부 발진기가 매우 작은 진폭을 가진 국부 발진기 신호를 만들도록 발진하기 않게 되는 전압으로 일시적으로 구동될 수 있다. 이 상태하에서, 전치 계수기(16)은 국부 발진기 신호에 응답하지 않고 자기 발진 신호에 응답한다. 자기 발진 신호의 주파수가 선택된 채널에 대응하는 주파수와 같거나 거의 같으면, 전치 계수기(16)의 출력에 만들어진 최종적인 주파수 분할 신호는 국부 발진기가 정확한 주파수에서 발진한 것처럼 동일 주파수를 갖게 된다. 그러므로, 국부 발진기 신호의 주파수가 정확하지 않더라도, 동조 전압은 이 주파수를 정확하게 하도록 제어되지 않고 동조시스템은 새로운 채널이 선택될 때까지 부정확한 주파수로 계속 폐쇄된다.
본 발명의 동조시스템에서, 전치계수기 발진 제어회로(30)은 유효 채널에 대응하지 않는, 즉, 대역내에 있지 않는 주파수에서 자기 발진하도록 이 회로를 제어하기 위해서 V/M 입력 단자(22)를 통해 증폭기/대역 선택 스위치(23)에 결합된다. 따라서, 작동된 국부 발진기가 전치 계수기(16)이 응답하도록 임계값 이하의 진폭을 가진 국부 발진기 신호를 만들면, 전치 계수기(16)의 출력에서 만들어진 최종적인 주파수 분할신호는 부정확하게 되고 PLL 동조시스템(10)이 이것을 교정하도록 작동하게 된다.
동조 전압의 크기는 국부 발진기 주파수에 직접 관련되는데, 국부 발진기가 발진하지 못하거나 전치 계수기(16)의 임계값 이하의 진폭을 가진 출력신호를 만들지 못하게 하는 이 크기는 낮다. 예를 들면, 약 0V로 된다. 따라서, 전치 계수기 발진 제어회로(30)이 최초 유효채널에 대응하는 국부 발진기 주파수 이하의 주파수에서, 채널 즉 2에 대응하는 국부 발진기 주파수 101MHz 이하의 주파수에서 발진하도록 전치 계수기(16)을 제어한다. 이 방법에서, 오차 신호는 국부 발진기의 주파수가 너무 낮다는 것을 나타내고 동조 전압은 국부 발진기 신호의 주파수를 대응하게 증가시키도록 증가된다. 이것은 국부 발진기가 발진하거나 고진폭 출력신호를 만들기 시작하게 된다. 결과적으로, 국부 발진기 신호의 진폭은 전치 계수기(16)의 임계값을 증가시키고 경우에 따라서는 초과시킨다. 따라서, 전치 계수기(16)은 국부 발진기 신호에 응답하고 PLL 동조 시스템(10)은 국부 발진기 신호의 주파수를 제어하도록 정상적인 방법으로 동작하게 된다.
특정한 국부 발진기의 전치 계수기 회로 형태를 참조한 전치 계수기 발진 제어회로(30)의 실시 형태는 제2도에 도시되어 있다. 이 도면에서, 제1도에 도시한 것과 동일한 소자에는 동일한 참조번호를 붙였다.
VHF와 MB 국부 발진기 신호를 발생시키기 위한 동조기(1)의 국부 발진기(1b)는 이 국부 발진기(1b)의 주파수 범위가 101MHz 이하로부터 257MHz 이상으로 연장되기 때문에 각각의 대역 선택 신호 V), V2및 V3에 응답하여 3개의 대역내에서 선택적으로 동작한 수정된 콜핏츠 발진기로 구성된다. 3개의 대역은 다음 표에 표시되어 있다.
[표 2]
Figure kpo00004
특히, 국부 발진기(1b)은 공통 베이스 형태로 접속된 NPN 트랜지스터(31)을 포함한다. 트랜지스터(31)의 베이스 대역 선택 신호 V1, V2및 V3에 대응하는 정전압을 선택적으로 수신하는 저항성 전압 분배기로 구성된 대역 선택기 회로(32)에 의해 바이어스 된다. 바이어스 회로(32)내의 소자들은 트랜지스터(31)이 대역 선택회로 V1과 V2에 응답해서 보다는 대역 선택 신호 V3에 응답해서 더 많은 이득을 갖도록 선택된다.
동조회로(33)은 트랜지스터(31)의 콜렉터에 접속된다. 동조회로(33)은 용량성 반응 및 유도성 반응 분로를 포함하는 병렬 동조 회로이다. 용량성 분로는 트랜지스터(31)의 콜렉터와 접지사이에 직렬로 접속된 애노드에 정(+)동조 (TV)를 인가하는 것에 응답하여 역방향 바이어스 되게 하는 극성으로 된 바렉터 다이오드(35)와 고정 캐패시터(34)를 포함한다. 유도성 분로는 트랜지스터(31)의 콜렉터와 접지사이에 직렬로 접속된 인덕터(36,37 및 38)과 바이패스 캐패시터(39)를 포함한다. 바이패스 캐패시터(39)는 VHF와 MB 대역 내에 무시할 정도의 임피단스를 제공하도록 선택된다. RF 초오크 인덕터(40)을 통해 인덕터(38)과 캐패시터(39)의 접합부에 결합된 V)대역 선택 신호에 응답하여 동작 전압은 3개의 인덕터(36,37 및 38)의 직렬 결합부를 통해 트랜지스터(31)의 콜렉터에 인가된다. 따라서, V1대역 선택 신호에 응답하여, 3개의 인덕터(36,37 및 38)은 동조 회로(33) 내에 유효하게 포함된다. VHF와 MB 대역에서 매우 높은 임피단스를 갖도록 선택된 RF 초오크 인덕터(41)을 통해 인가된 V2대역선택 신호에 응답하여, 동작 전압은 트랜지스터(31)의 콜렉터에 인가된다. 또한, 스위칭 다이오드(42)는 순방향 바이어스 되어 있으므로 바이패스 캐패시터(43)이 인덕터(37 및 38)의 접합부와 접지 사이에 접속되게 한다. 따라서, V2대역 선택 신호에 응답하여, 인덕터(36 및 37)만이 동조회로(33)내에 효과적으로 포함된다. 인덕터(41), 다이오드(42) 및 캐패시터(43)의 배열과 비슷한 배열로, 인덕터(44), 스위칭 다이오드(45) 및 바이패스 캐패시터(46)이 V3대역 선택 신호에 응답하여 동조 회로(33)내에 인덕터(36)만을 효율적으로 포함하도록 동조회로(33)내에 포함된다.
궤환 캐패시터(47)은 트랜지스터(31)의 콜렉터와 에미터 전극 사이에 접속된다.
저항기(48)과 RF 초오크 인덕터(49)로 구성된 바이어스 통로는 트랜지스터(31)의 에미터와 접지사이에 직렬로 접속된다.
국부 발진기(1b)의 주파수 범위의 저단부를 넓히기 위해서, 동조 전압에 응답하여 역방향 바이어스 되도록 극성이 된 바렉터 다이오드(51)과 고정 캐패시터(50)으로 구성된 용량성 회로는 트랜지스터(31)의 에미터와 접지사이에 직렬로 접속된다. 이 형태의 주파수 범위 연장 회로는 카터가 1980년 2월 8일자로 "주파수 범위를 연장시키기 위한 장치를 가진 제어 국부 발진기"란 명칭으로 출원하고 본 발명의 양수인에게 양도한 미합중국 특허원 제119,991호에 상세하게 기술되어 있다.
이미 주지한 바와 같이, 알 씨 에이 코포레이션에서 시판하고 있는 CA 3136과 CA 3179 집적회로는 전치 계수기(16)으로서 사용하기에 적합하다. 이 집적회로 형태들은 2개의 위상이 다른 입력신호에 의해 차동되는 배열을 포함한다. 왜냐하면, 이러한 배열들은 접지와 같은 기준전위를 기준으로 한 단일 입력신호를 수신하는 싱글-엔디드(Single-ended)배열보다 더욱 민감하고 잡음을 면역시키기 때문이다. 따라서, 전치 계수기(16)이 VHF 및 MB 국부 발진기 신호와 UHF 및 SB 국부 발진기 신호의 입력단자를 한 개씩 갖고 있는 것으로 제1도에 도시되어 있으나, 실제로 이 전체 계수기(6)은 VHF 및 MB 국부 발진기 신호용의 2개의 입력단자(22a 및 22b)와 UHF 및 SB 국부 발진기 신호용의 2개의 입력단자(24a 및 24b)를 포함한다. 각각의 입력 단자 쌍들은 다른 국부 발진기 신호들을 수신하도록 되어 있다. 전치 계수기(16)은 서로 다르게 구동되도록 되어 있으나, 이것은 단 한 개의 싱글 엔디드 입력신호로 구동되어 성능이 좋게 하고 2개의 위상이 다른 국부 발진기 신호를 발생시키고 인가시킬 필요성을 제거해 준다.
특히, 증폭기/스위치(23)은 제1차동 증폭기 형태(55)에 접속된 제1NPN 트랜지스터 쌍(53 및 54)와 제2차동 증폭기 형태(58)에 접속된 제2NPN 트랜지스터 쌍(56 및 57)을 포함한다. 트랜지스터(53 및 56)의 콜렉터는 공통부하 저항기(59)에 제1출력 지점에서 접속되고 트랜지스터(54 및 57)의 콜렉터는 공통 부하 저항기(60)에 제2출력지점에서 접속된다. 트랜지스터(31)의 에미터에서의 국부 발진기(1b)의 제1출력은 국부 발진기(1b)의 주파수 범위내의 무시할 정도의 임피단스를 갖고 있는 d, c 차단 캐패시터(61)을 통해 입력단자(22a)에 즉, 트랜지스터(53)의 베이스에 결합된다. 트랜지스터(31)의 콜렉서에서의 국부 발진기(1b)의 제2출력은 d, c 차단 캐패시터(62)를 통해 믹서(1c)의 입력에 접속된다. 트랜지스터(54)의 베이스는 입력단자(22b)와 바이패스 캐패시터(63)을 통해 접지에 접속된다. 이 후자의 형태는 차동 증폭기(55)가 싱글 엔디드 형태로 동작되게 한다.
구동기(25)는 2개의 위상이 다른 입력 클럭 신호에 의해 구동되는 2개의 캐스케이스 에미터 결합 논리(ECL) 마스터 슬레이브 플립플롭회로(25a 및 25b)를 포함한다. 그러나, 플립플롭회로(25a)가 단일 목표 입력형태를 취하기 위해 싱글 엔디드 입력신호를 수신하도록 입력선택기(29)의 출력은 입력단자(24a)에 접속되고 입력단자(24b)는 바이패스 캐패시터(64)를 통해 접지에 접속된다.
플립플롭회로(25a)의 위상이 다른 출력신호들은 플립플롭회로(25b)의 각각의 입력에 결합된다. 플립플롭 회로(25b)의 위상이 다른 출력신호들은 트랜지스터(56과 57)의 각각의 베이스에 결합된다.
서로 다른 형태로 접속된 NPN 트랜지스터(66과 67)로 구성된 전류 조정회로(65)는 차동 증폭기(55와 58)중의 한 증폭기에 동작 전류를 선택적으로 공급한다. 전류가 차동 증폭기(55)에 공급하고 차동 증폭기(58)에서 제거되면, 단자(22a)에서 제공된 VHF 및 MB 국부 발진기 신호들은 차동증폭기(55)에 의해 증폭되고 상이한 출력 신호들이 트랜지스터(53과 54)의 콜렉터에 나타난다. 상이한 출력 신호들은 캐스 케이드 ECL 마스터 슬레이브 플립플롭회로를 구성하는 분배기(26)에 결합된다. 전류가 차동 증폭기(58)에 공급되면, UHF 및 SB 국부 발진기 신호들은, 분배기(25)에 의해 주파수 분할된 후에, 차동 증폭기(58)에 의해 증폭되고, 최종적인 상이한 출력 신호들은 분배기(26)으로 인가된다.
상술한 전류 조정을 제어하기 위해서, 대역 제어기(68)은, U/S 대역 선택신호에 응답하여, 트랜지스터(67)의 베이스에 인가된 기준전압(VREF)보다 더 작은 전압을 트랜지스터(66)의 베이스에 인가하고, VREF보다 더 큰 전압도 트랜지스터(66)의 베이스에 인가한다. 따라서, U/S 대역 선택신호가 나타날 때 트랜지스터(67)은 도전상태로 되고 트랜지스터(66)은 비도전 상태로 되며, U/S 대역 선택신호가 없을 때 트랜지스터(66)은 도전상태로 되고 트랜지스터(67)은 비도전 상태로 된다. 또한, 의사신호로부터의 간섭을 최소로 하기 위해서, 대역 제거기(68)은 바이어스 공급기(69)가 U/S 대역 선택신호에 응답하여 분배기(25)에 바이어스 전압을 공급하게만 한다.
상술한 바와 같이, 차동 증폭기(55)와 고이득과 기생 궤환 성분의 존재로 인하여, 증폭기(55)는 발진하게 된다. 차동 증폭기(55)는 채널(13)의 국부 발진기 주파수의 주파수의 것에 대응하는 주파수에서, 즉 256MHz에서 발진하고, 동작온도가 증가하면 자기 발진 주파수는 감소하여 주어진 시간에 채널(12,11 또는 10)의 국부 발진기 주파수에 대응하게 된다. 결과적으로 이 채널들이 선택되면, 상술한 "폐쇄(lock up)"문제가 생기게 된다.
이 문제를 극복하기 위해서, 입력단자(22a)와 분로되게 비교적 높은 값은 인덕터(70)(예, 약 0.7마이크로헨리 정도)을 배치하는 것이 차동 증폭기(55)의 자기 발진 주파수를 동조시키기에 효과적이라는 것을 발견하였다. 이미 기술한 바와 같이, 인덕터(70)은 자기 발진 주파수가 최저의 적합한 국부 발진기 주파수, 즉 채널 2에 대응하는 주파수 이하로 되도록 선택되는 것이 바람직하다. 국부 발진기(1b)의 주파수 범위내의 무시할 정도의 임피단스를 갖고 있는 d, c 차단 캐패시터(71)은 인덕터(70)이 트랜지스터(53)의 베이스에서의 d, c 동작 상태에 영향을 미치지 못하도록 인덕터(70)에 직렬로 접속된다. 비교적 높은 값의 인덕터가 차동 증폭기(55)의 자기 발진 주파수를 동조시키면, 이것은 국부 발진기(1b)에 의해 만들어진 국부 발진기 신호에 관련해서 RF 초오크로 작용하므로 국부 발진기(1b)의 동작에 현저한 영향을 미치지 않게 된다.
다른 반응 성분이 다른 입력형태로 전치 계수기의 자기 발진 주파수를 동조시키도록 사용디면, 입력 단자(22a와 22b)에서 용량성 리액탄스를 나타내는 제2도에 도시한 전치 계수기 배열로, 인덕터는 저항성 또는 용량성 소자보다 자기 발진회로를 동조시키기에 더욱 더 바람직하게 된다. 캐패시터는 증폭기(55)의 자기 발진 주파수를 동조시키기에 비교적 비효과적인 것으로, 이것은 단자(22a)에 결합된 국부 발진기 신호를 반대로 감쇠시킨다. 이와 마찬가지로 저항기도 자기 발진 주파수를 동조시키기에 비효과적인 것으로, 국부 발진기 신호의 진폭에 악 영향을 미친다.
이미 주지한 바와 같이, 전치 계수기(16)의 자기 발진 문제는 작동된 발진기가 저진폭 출력신호로 발진하지 못하거나 발진할 때 수정된다. 이미 설명한 바와 같이 이것은 새로운 채널이 선택될 때 특히 새롭게 선택된 채널이 새로운 대역내에 있을 때 동조 전압이 낮게 구동되는 경우에 생긴다. 연속적으로 발진하고 비교적 낮은 동조전압크기, 예를 들면 거의 0V에서 높은 진폭 출력신호로 발진하도록 발진기(1b)를 배열할 수도 있다. 그러나, 이러한 해결책은, 비교적 낮은 동조전압에서, 바렉터 다이오드가 낮은 Q수에 의해 수학적으로 나타난 과대 손실을 나타내므로 바람직하지 못하다. 이 문제는 회로 설계에 의해 보상될 수 있지만, 다수의 성분들의 상호관계 때문에 비교적 큰 주파수 범위 이상으로 연장된 3개의 대역에서 발진하도록 배열된 국부 발진기(1b)와 같은 국부 발진기에서 이것을 이룩하기가 어렵다. 따라서, 대역외의 주파수에서 발진하도록 전치 계수기(16)을 미리 조정하는 전치 계수기 발진 제어 회로(30)은 국부 발진기(1b)의 것과 같은 다중대역 국부 발진기 배열을 이용하는 배열에서 매우 바람직하게 한다.
본 발명은 UHF와 중간 대역 케이블대역의 국부 발진기 주파수에서 생기는 자기 발진에 관련해서 특히 관점을 두었으나, 이와 비슷한 배열들은 UHF와 초대역 케이블 대역에 관련해서 사용될 수도 있다. 그러나, 전치 계수기(16)은 제어되지 않은 자기 발진은 UHF와 SB 국부 발진기 주파수에 대응하는 주파수에서 생기지 않는 경향이 있다. 따라서, 이 전치 계수기 발진 제어회로(30)과 비슷한 구조는 U/S 입력단자(24a)에서 필요가 없다. 그럼에도 불구하고, 증폭기/스위치(23)의 입력에 전치 계수기 발진 제어회로(30)을 배치하고 채널 2이하로 전치 계수기(16)의 제어 발진을 선택함으로써, 전치 계수기(16)은 관심 대역에 있지 않은 자기 발진 신호에 응답하여 출력신호를 만들게 된다.
다음의 표는 제2도의 회로에 사용될 수 있는 부품형태와 값을 예로써 나타낸 것이다.
[표 3]
Figure kpo00005
또한, 손실을 도입하는 페라이트 비드(bead)가 바람직하지 못한 공진을 방지하기 위해 점선 장방형으로 표시된 회로 위치에 포함될 수도 있다.
표 3으로부터 알 수 있는 바와 같이, 입력 바이패스 캐패시터(63)은 증폭기(55)가 인덕터(70)에 의해 제어된 주파수에서 발진하도록 바이패스 캐패시터(64)보다 상당히 작은 값을 갖고 있다. 입력 바이패스 캐패시터(63)의 값이 너무 크면, 예를 들어 바이패스 캐패시터(64)의 값과 같으면, 바람직한 자기 발진 주파수가 이루어지지 않게 된다.
또한, 상술한 단일 목표 동작이 단일 입력신호를 사용함으로써 간단하게 이루어지면, 입력 바이패스 캐패시터(63과 64)는 전치 계수기(16)의 상이한 입력 배열의 공통 모우드 거부 능력을 증가시키기에 바람직하게 된다. 그러나, 입력 바이패스 캐패시터(63)은 자기 발진 제어회로(30)이 동일한 성능으로 사용될 때, 경비를 감소시키기 원할 경우에, 생략될 수도 있다.
케이블 시스템에 의해 제공된 RF 반송파의 주파수는 정확하지 않기 때문에, 국부 발진기를 조정하기 위한 장치가 위상 고정 루프 동조 시스템(10)에 추가될 수도 있다. 이 목적을 위하여 PLL 동조 시스템(10)이 폐쇄된 후에 작동된 국부 발진기에 IF 단(4)내의 포함된 종래의 AFT 식별기로부터 유도된 자동 미세 동조(AFT) 신호를 선택적으로 인가하는 장치는 라스트 등에게 1977년 6월 21일자로 허여된 미합중국 특허 제4,031,549호에 기술되어 있다.
전치 계수기 발진제어회로(30)은 입력단자(22a)를 통해 차동 증폭기(55)의 한 입력에 접속된 것으로 도시되어 있으나, 그대신 이것은 입력단자(22b)를 통해 바이패스 캐패시터(63) 대신에 차동 증폭기(55)의 다른 입력에 접속될 수도 있다. 이것은 국부 발진기(1b)가 회로(30)에 의해 부착되지 않게 한다. 본 발명의 원리와 배경내에서 여러 가지로 수정 및 변경할 수도 있다.

Claims (9)

  1. 선정된 주파수 범위에서 다수의 채널중의 선택된 한 채널에 수신기를 동조시키기 위하여, 국부 발진기 신호를 발생시키여 동조신호에 응답하여 이것의 주파수를 제어하기 위한 국부 발진기 장치(b), 주파수 분할 신호를 발생시키도록 선정된 인자로 상기 국부 발진기 신호의 주파수를 분할하기 위한 전치 계수기 장치(16), 및 상기 동조신호를 발생시키고 상기 주파수 분할 신호가 선택된 채널에 대응하는 선정된 주파수를 가질 때까지 이것의 크기를 제어하기 위해 상기 주파수 분할에 응답하는 제어장치(15,17,18,21)를 포함하고 있는 동조 시스템에 있어서, 자기 발진 주파수에서 자기 발진하게 되어 상기 국부 발진기 신호가 선정된 임계값 이하의 진폭을 가질 때 상기 채널중의 한 채널의 주파수에 대응하는 주파수를 갖고 있는 주파수 분할 신호를 발생시키는 상기 전치 계수기 장치(16)와, 상기 자기 발진에 응답하여 만들어진 상기 주파수 분할신호의 주파수가 상기 범위내의 채널의 국부 발진기 주파수에 응답하여 만들어진 주파수에 대응하지 않도록 선정된 주파수에 상기 자기 발진 주파수를 동조시키기 위해 상기 전치 계수기 장치(16)에 결합된 주파수 선택장치(70,71)를 특징으로 하는 동조 시스템.
  2. 제1항에 있어서, 상기 동조신호의 크기를 직접적인 관계를 나타내는 상기 국부 발진기 신호의 주파수와 상기 동조신호의 크기에 직접적인 관계를 나타내는 상기 국부 발진기 신호의 진폭을 제어하는 상기 국부 발진기 장치(b)와 상기 자기 발진에 응답하여 만들어진 상기 주파수 분할신호의 주파수가 상기 범위내의 최저 채널의 국부 발진기 신호의 주파수 이하의 주파수를 갖고 있는 신호에 응답하여 만들어진 주파수에 대응하도록 상기 자기 발진 주파수를 동조시키는 상기 주파수 선택장치(70,71)을 특징으로 하는 동조 시스템.
  3. 제1항에 있어서, 상기 범위내의 제1주파수 대역에서 제1채널 그룹에 관련된 제1국부 발진기 신호를 발생시키고 상기 동조신호의 크기에 응답하여 이것의 주파수를 제어하기 위한 제1국부 발진기(1b,2b,3b)와 상기 범위내의 제2주파수 대역내의 제2채널 그룹에 관련된 제2국부 발진기 신호를 발생시키고 상기 동조신호의 크기에 응답하여 이것의 주파수를 제어하기 위한 제2국부 발진기(1b,2b,3b)를 포함한 상기 국부 발진기 장치(1b,2b,3b); 상기 제1국부 발진기 신호를 수신하도록 결합된 제1입력(22a,22b)와 제2입력(22b,22a)와 출력을 갖고 있고 상기 제1 및 제2대역중의 한 대역내의 채널에 대응하는 자기 발진 주파수에서 자기 발진하게 되는 증폭기(55,58)과 상기 증폭기의 출력에 결합된 입력과 상기 주파수 분할신호가 나타나게 하는 출력을 갖고 있는 제1주파수 분배기(26)과, 상기 제2국부 발진기 신호를 수신하도록 결합된 입력과 제2주파수 분할 신호가 상기 제2국부 발진기 신호에 응답하여 발생되게 하고 상기 증폭기의 제2입력(58의 베이스)에 결합되는 출력을 갖고 있는 제2주파수 분배기(25)와, 상기 증폭기가 상기 제1국부 발진기 신호를 증폭하고 제1대역 선택신호에 응답하여 이것의 출력에 최종적인 신호를 공급하게 하고 상기 제2주파수 분할 신호를 증폭하고 대역 선택신호에 응답하여 이것의 출력에 최종적인 신호를 공급하도록 하기 위해 증폭기(58,55)에 결합된 스위칭 장치(65,68)을 포함하는 상기 전치 계수기 장치(16); 선택된 채널이 상기 제1대역내에 있을 때 상기 제1대역 선택신호를 발생시키고 상기 선택된 채널이 상기 제2대역내에 있을 때 상기 제2대역 선택신호를 발생시키기 위해 대역 선택장치(14)를 포함하는 상기 제어장치(15,17,18,21); 및 상기 자기 발진에 응답하여 상기 제1주파수 분배기에 의해 만들어진 상기 주파수 분할 신호의 주파수가 상기 제1 및 제2대역내의 채널의 국부 발진기 신호에 응답하여 만들어진 것에 대응하지 않도록 상기 증폭기(55,58)의 상기 자기 발진 주파수를 동조시키기 위해 상기 증폭기(55,58)에 결합된 상기 주파수 선택장치(70,71)을 특징으로 하는 동조 시스템.
  4. 제3항에 있어서, 상기 증폭기(55,58)의 제1입력(22a,22b)가 접속되게 하는 입력단자(22a,22b)를 갖고 있는 집적회로(16)에 결합되는 상기 전치 계수기 장치(16)과, 상기 집적회로(16)의 상기 제1입력단자(22a,22b)에 결합된 상기 주파수 선택장치(71,71)을 특징으로 하는 동조 시스템.
  5. 제4항에 있어서, 차동 증폭기(55,58)로 구성된 상기 증폭기(55,58)과, 상기 입력단자(22a,22b)와 신호 기준 전위가 나타나는 회로 지점(GND) 사이에 접속된 인덕터(70)을 포함한 상기 주파수 선택장치(70,71)을 특징으로 하는 동조 시스템.
  6. 제5항에 있어서, 캐패시터(71)과 직렬로 접속된 상기 인덕터(70)을 특징으로 하는 동조 시스템.
  7. 제3항 또는 제6항에 있어서, 상기 동조신호의 크기에 직접적인 관계로 나타나는 상기 각각의 국부 발진기 신호의 주파수를 제어하고 상기 동조신호의 크기에 직접적인 관계로 나타나는 상기 각각의 국부 발진기 신호의 진폭을 제어하는 각각의 제1 및 제2국부 발진기(1b,2b,3b)와, 상기 제1대역내의 최초 채널의 국부 발진기 주파수 이하의 주파수와 동일해지도록 상기 자기 발진 주파수를 동조시키는 상기 주파수 선택장치(70,71)을 특징으로 하는 동조 시스템.
  8. 제1항에 있어서, 제1 및 제2입력단자(22a,22b)와 출력단자(27)을 갖고 있고, 상기 국부 발진기 신호를 수신하도록 결합되는 상기 제1 및 제2입력단자 중의 한 단자에 각각 접속되고 제1 및 제2입력(22a,22b)과 출력을 갖고 있는 차동 증폭기(55,58)과 상기 차동 증폭기(55,58)의 출력에서 나타난 신호를 수신하기 위해 결합된 입력과 상기 주파수 분할 신호가 나타나고 출력단자(27)에 접속되는 출력(27)을 갖고 있는 주파수 분배기(26)을 포함하고 있는 집적회로(16)으로 구성된 상기 전치 계수기 장치(16)과; 상기 집적회로의 상기 제1 및 제2입력단자(22a,22b)의 한 단자에 접속된 상기 주파수 선택장치(70,71)을 특징으로 하는 동조 시스템.
  9. 제8항에 있어서, 상기 주파수 선택장치(70,71)이 접속되게 하는 상기 입력단자(22a,22b)중의 한 단자와 신호기준 전위가 나타나는 회로 지점(GND) 사이에 캐패시터(71)과 직렬로 접속된 인덕터(70)을 포함하는 상기 주파수 선택장치를 특징으로 하는 동조 시스템.
KR8202515A 1981-06-05 1982-06-04 위상 고정루프 동조시스템 KR900005463B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/271,742 US4368540A (en) 1981-06-05 1981-06-05 Phase locked loop tuning system including a prescaler conditioned to oscillate at an out-of-band frequency
US271742 1981-06-05

Publications (2)

Publication Number Publication Date
KR840001019A KR840001019A (ko) 1984-03-26
KR900005463B1 true KR900005463B1 (ko) 1990-07-30

Family

ID=23036881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8202515A KR900005463B1 (ko) 1981-06-05 1982-06-04 위상 고정루프 동조시스템

Country Status (12)

Country Link
US (1) US4368540A (ko)
JP (1) JPS57211820A (ko)
KR (1) KR900005463B1 (ko)
AT (1) AT394649B (ko)
AU (1) AU553024B2 (ko)
CA (1) CA1175491A (ko)
DE (1) DE3221267A1 (ko)
ES (1) ES512620A0 (ko)
FR (1) FR2507410B1 (ko)
GB (1) GB2100536B (ko)
HK (1) HK53789A (ko)
IT (1) IT1151280B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408348A (en) * 1981-08-19 1983-10-04 Rca Corporation Multiband tuning system for a television receiver
US4509210A (en) * 1981-11-30 1985-04-02 Rca Corporation Television receiver adaptable for descrambler module
ES525161A0 (es) * 1982-09-01 1984-06-16 Rca Corp "perfeccionamientos introducidos en un aparato de control de sintonizacion para un sistema de television"
US4476583A (en) * 1983-02-28 1984-10-09 Rca Corporation Electronic tracking for tuners
GB2179774B (en) * 1985-08-28 1989-08-09 Plessey Co Plc Improvements in or relating to prescalers
FR2685583B1 (fr) * 1991-12-23 1997-01-03 Applic Gles Electr Meca Synthetiseur de frequences multibande.
US5939911A (en) * 1998-03-05 1999-08-17 Motorola, Inc. Frequency prescaler method and apparatus responsive to low input drive levels

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2557284B2 (de) * 1975-12-19 1980-05-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Elektronisches Kanalwahlsystem, insbesondere für Fernsehgeräte
US4110693A (en) * 1977-01-24 1978-08-29 Rca Corporation Lockup inhibiting arrangement for a phase locked loop tuning system
US4127820A (en) * 1977-03-28 1978-11-28 Rca Corporation Electrical circuit for multiplexing and dividing different bands or frequencies
US4218657A (en) * 1978-05-11 1980-08-19 Rca Corporation Hangup corrector useful in locked loop tuning system
JPS55663A (en) * 1978-06-19 1980-01-07 Toshiba Corp Frequency synthesizer
US4245350A (en) * 1979-06-22 1981-01-13 Zenith Radio Corporation Automatic gain control system for direct-access television receiver
US4379271A (en) * 1980-08-25 1983-04-05 Rca Corporation Input selection arrangement for applying different local oscillator signals to a prescaler of a phase-lock loop tuning system

Also Published As

Publication number Publication date
HK53789A (en) 1989-07-14
ES8304728A1 (es) 1983-03-01
FR2507410A1 (fr) 1982-12-10
JPS57211820A (en) 1982-12-25
GB2100536A (en) 1982-12-22
ATA218082A (de) 1991-10-15
DE3221267A1 (de) 1982-12-23
DE3221267C2 (ko) 1991-05-23
US4368540A (en) 1983-01-11
AT394649B (de) 1992-05-25
JPH0241934B2 (ko) 1990-09-20
GB2100536B (en) 1984-11-14
FR2507410B1 (fr) 1986-05-09
IT1151280B (it) 1986-12-17
CA1175491A (en) 1984-10-02
IT8221717A0 (it) 1982-06-04
AU553024B2 (en) 1986-07-03
AU8434282A (en) 1982-12-09
KR840001019A (ko) 1984-03-26
ES512620A0 (es) 1983-03-01

Similar Documents

Publication Publication Date Title
US4598423A (en) Tuning circuit for a multiband tuner
KR910001374B1 (ko) 수상기용 튜닝 시스템
US4379271A (en) Input selection arrangement for applying different local oscillator signals to a prescaler of a phase-lock loop tuning system
US3354397A (en) Voltage variable diode capacitance tunable circuit for television apparatus
US6490441B1 (en) Tuning circuit device with built-in band pass integrated on semiconductor substrate together with PLL circuit
GB1428720A (en) Variable-frequency oscillator having at least two frequency ranges
US3825858A (en) Local oscillator for use in a vhf tuner for a television receiver
KR940005371B1 (ko) 국부 발진기
US4160213A (en) Mixer injection voltage compensation circuit
KR900005463B1 (ko) 위상 고정루프 동조시스템
US3697885A (en) Automatic frequency control circuits
US4288875A (en) Controlled local oscillator with apparatus for extending its frequency range
JPH06350337A (ja) 発振器
US4426734A (en) Arrangement useful in a phase locked loop tuning control system for selectively applying an aft voltage in a manner to improve loop stability
US4110693A (en) Lockup inhibiting arrangement for a phase locked loop tuning system
KR100427106B1 (ko) 가변주파수발진기회로
US5203032A (en) Station selecting apparatus
US4996599A (en) Television tuner oscillator with three point tracking
EP0639893B1 (en) Negative feedback control circuit having a common line for input and output signals
US4127820A (en) Electrical circuit for multiplexing and dividing different bands or frequencies
US3559075A (en) Tuning circuit for multi-band receiver using variable capacitance diodes
US4245351A (en) AFT Arrangement for a phase locked loop tuning system
GB2173058A (en) Tuning voltage tracking arrangement
US3996522A (en) Crystal controlled stepping radio receiver having novel oscillator circuit
US3983490A (en) Signal overload protection circuit for varactor tuner

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000607

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee