KR100325591B1 - 텔레비전튜닝장치 - Google Patents

Abstract

본 발명은 마이크로프로세서 제어기, PROM 메모리, 다수의 버랙터 제어 튜닝가능 필터 각각을 트리밍하는 다수의 제어 전압을 발생하는 디지탈 대 아날로그 변환기(DAC) 장치를 포함하는 장치에 관한 것이다. 제어기는 각 튜닝가능 필터에 인가되는 각각의 아날로그 제어 전압을 발생하는 각 DAC 에 디지탈 제어 신호를 결합한다. 제어기의 제어에 따른 위상 고정 루프와 같은 폐 제어 루프에 의해 발생되는 튜닝 전압은 저항 ㅜㄴ배기 장치의 각 DAC 에 의해 발생되는 출력 제어 전압에 결합된다.

Description

텔레비전 튜닝 장치

배경

본 발명은 튜닝 주파수 응답이 각 제어 신호의 크기에 따라 조정되는 튜너의 다수 개의 튜닝 필터의 주파수 중심점 일치 조정에 관한 것이다.

튜닝 전압 같은 제어 신호의 크기에 응답하는 튜닝 필터는 다수의 수신 RF 반송파로부터 한 RF 반송파를 선택하고, IF 신호를 생성하기 위해서 선택된 RF 반송파를 헤테로다인하는 적절한 주파수를 갖는 국부 발진기(LO) 신호를 발생하기 위해 이용된다. RF 필터의 통과 대역이 서로 간에, 또는 국부 발진기 신호의 주파수를 적절하게 트래킹하지 못하는 경우, 요구되는 합성 IF 신호는 열화될 수도 있고 인접 TV 채널로부터의 혼선 가능성도 증가한다.

전압 제어 커패시턴스(버랙터) 다이오드가 역바이어스되면, 커패시턴스 대전압 특성을 나타내기 때문에 튜닝 필터는 보통 주파수 제어 소자로써 버랙터 다이오드를 포함한다.

튜닝 시스템에 이용되는 소자들의 일반적인 허용 오차 및 공정상의 변수들 때문에, RF 튜너의 튜닝 필터는 제조시 초기 조정이 필요하다. 이는, RF 필터 및 국부 발진기 회로의 버랙터 다이오드가 주파수의 튜닝 대역에 따른 전압 범위에 대해 정확하게 동일한 커패시턴스 특성을 갖지 않기 때문이다. 이러한 초기 조정은, 튜닝된 여러 회로의 주파수 응답이 조정되어 하나 이상의 주파수 대역에서 서로 트래킹하도록 하기 위해서, 대체로 유도성 및 용량성 소자를 기계적으로 "트리밍"하는 것이다. 그러나, 이와 같은 중심점 일치 조정은 시간 소모가 클 뿐만 아니라, 계속적으로 조정해 줘야 하는 문제가 발생한다.

발명의 개요

본 발명은 마이크로프로세서 제어기, PROM 메모리, 다수의 버랙터 제어 튜닝필터 각각을 트리밍하는 다수의 제어 전압을 발생하기 위한 디지탈-아날로그 컨버터(DAC) 장치를 포함하는 장치에 관한 것이다. 제어기는 각 튜닝 필터에 인가되는 각 아날로그 제어 전압을 발생시키는 각각의 DAC에 디지탈 제어 신호를 결합한다. 제어기의 제어에 따르는 위상 고정 루프(PLL)와 같은 폐 제어 루프에 의해 발생되는 튜닝 전압은 저항 분배기 장치에서 각 DAC에 의해 발생되는 출력 제어 전압과 결합한다.

제1도는 본 발명의 한 특징에 따라 구성된 장치를 이용할 수 있는 텔레비전 시스템의 튜너의 블록도이다.

제2도는 제1도에 도시된 텔레비전 시스템에 이용될 수 있는 본 발명에 따라 구성된 장치의 개략도이다.

제3도는 제2도에 도시된 장치를 표시하는 블록도이다.

제4도는 온도 보상 회로를 포함하는 제2도에 도시된 장치의 변형의 개략도이다.

바람직한 실시예의 상세한 설명

텔레비전 장치의 튜너부(10)가 제1도에 도시되는데, 안테나, 케이블 시스템, 또는 VCR 같은 다른 입력 장치에 의해 공급되는 텔레비전 RF 반송파를 수신하는 입력(12)을 포함한다. 수신된 RF 신호는 입력 RF 필터(14)에 의해 필터링되어 불필요한 신호를 감쇠시킨다. 필터(14)의 출력 신호는 RF 증폭기(16)에 의해 증폭된다. 증폭기(16)의 출력 신호는 두 개의 튜닝 회로(20, 22)를 포함하는 복동조 RF 출력 필터(18)에 결합된다. 회로(22)의 RF 신호는 믹서(24)에 결합되어 국부 발진기(26)의 출력 신호에 따라 헤테로다인되는데, 상기 국부 발진기(26)의 주파수는 튜닝 전압(Vto)에 응답하여 위상 고정 루프(PLL, 28)에 의해 제어된다. 믹서(24)의 출력은 IF 증폭기(30)에 의해 증폭되고 필터링된 IF 신호이다.

튜닝 필터(14, 20, 22)는 병렬 접속된 인덕터 및 버랙터 다이오드로 구성된 튜닝 회로를 각각 포함한다. 튜닝 필터(14, 20, 22)의 버랙터 다이오드는 각각의 튜닝 전압(Vc14, Vc20, Vc22)을 수신한다.

튜닝 회로(14, 20, 22)의 튜닝 전압(Vc14, Vc20, Vc22)은 마이크로프로세서(μP)로부터 공급되는 디지탈 신호 및 PLL(28)의 튜닝 전압(Vto)에 응답하여 각각의 DAC 및 결합기(32, 34, 36)에 의해 발생된다. 채널이 선택되면, 마이크로프로세서(40)는 PROM(42)에 저장된 데이타로부터 결정되고, 또한 번지지정 가능 DAC(32, 34, 36)에 입력되는 디지탈 트리밍 또는 조정 제어 신호를 발생한다. 마이크로프로세서 제어기(40)는, 또한 디지탈 형태의 적절한 분배 인자(보통 "N"으로 칭함)를 PLL(28)에 공급한다. 디지탈 분배 인자(N)에 응답하여, PLL(28)은, 국부 발진기(26)의 주파수를 조정하기 위해서 국부 발진기(26)에 관련된 버랙터 다이오드(44)의 커패시턴스를 변경시킴으로써 아날로그 튜닝 전압(Vto)을 발생한다. 튜닝 전압(Vto)은 또한 라인(46)을 통해 DAC 및 결합 유닛(32, 34, 36)에 입력된다.

튜닝 회로(14, 20, 22)의 버랙터 다이오드를 튜닝하기 위해 유닛(32, 34, 36)의 각 DAC에 의해 공급되는 최적의 트리밍 전압은 공장에서 제작할 때 결정된다. 튜닝 회로(14, 20, 22)의 튜닝 전압(Vc14, Vc20, Vc22)은, 이하 상세히 설명되는 바와 같이, PROM(42)으로부터 마이크로프로세서(40)를 경유하여 수신되는 디지탈 트리밍 제어 신호에 해당하는 아날로그 전압 및 PLL(28)로부터 라인(46)상에서 수신되는 튜닝 전압(Vto)의 결합 신호이다.

제작 과정에 있어서, 튜닝 회로(14, 20, 22)를 적절하게 튜닝하기 위해 마이크로프로세서(40)에 의해 공급될 디지탈 트리밍 제어 신호는 버스 라인(48)을 통해 수신되어 PROM(42)에 기록된다. 나중에, 시청자가 버스 라인(51)을 통해 채널 선택 신호를 입력하면, 디지탈 채널 선택 신호는 라인(52)을 통해 PLL(28)에 공급되고 디지탈 트리밍 제어 데이타는 PROM(42)으로부터 판독된다.

이하 제2도를 참조하면, 제1도에서 블록으로 도시된 각 유닛(32, 34, 36) 내 DAC 및 결합 회로가 도시되어 있다. PROM(42)에 저장된 디지탈 트리밍 데이타에 해당하는 마이크로프로세서(40)의 출력 신호는 펄스폭 변조(PWM)된 펄스 신호이다. PWM 신호는 전자 스위치(50)를 제어한다. 스위치(50)는 저항(52, 54)으로 구성된 전압 분배기의 한 단부와 신호 접지부 사이에 결합된다. 전압 분배기의 다른 단부는 기준 전압(Vref)을 수신한다. 기준 전압(Vref)은 식 Vref = kVto + Vo(제3도 참조)에 따른 PLL 튜닝 전압(Vto)의 하향 분배 버젼 및 정전압(Vo)의 결합 신호이다. 저항(54, 52)의 접합부에서 발생되는 전압(V1)은 연산 증폭기(op amp)(58)의 비반전 입력단(56)에 공급된다. 전압(Vr)은 저항(62)을 통해 반전 입력단(60)에 공급된다. 전압(Vr)은 튜닝되고 있는 주파수의 특정 대역에 대한 조정 튜닝 범위 내 출력 튜닝 전압(Vc)을 중심에 두기 위한 조정 가능 "오프셋" 전압을 공급한다. 출력 단자(64)는 저항(68) 및 커패시터(70)로 구성된 출력 필터(66)에 결합되는데, 저항(72) 및 커패시터(74)에 의해 단자(64)로부터 단자(60)에 피드백이 제공된다.

제2도에 도시된 회로의 블록도 버젼이 제3도에 도시되는데, 유사 부재는 유사 부호를 갖는다. Vref를 이루는 전압(Vto)의 버젼(인자 Ko에 의해 증폭됨) 및 정전압(Vo)의 결합 신호가 제3도에 도시된다. 전압(V1)은 라인(64)에서 출력 신호를 생성하도록 인자(G)에 의해 증폭되는 전압(Vr)의 버젼에 결합된다. 라인(64)의 신호는 저역 통과 필터(66)에 의해 저역 통과 필터링되어 튜닝 전압(Vc)을 생성한다.

제어 전압은 수학적으로 다음과 같이 표현될 수 있다:

VC = (KoVto+Vo)(1-K2Kdac)(G+1)-GVr

Gko = 1, Vr = Vo, K₂(G+1) = 2 인 경우, 위 식은 다음과 같이 간단하게 된다:

Vc = Vto + KoVto + Vo - 2Kdac(KoVto+Vo)

Ko = 0.16, Vo = 1 인 경우, Vc = 0에 대해 ± 1 볼트 및 Vc = 25에 대해 ±5 볼트이다.

제2도의 회로를 온도 보상하기 위한 온도 보상 회로(75)가 제4도에 도시된다. 온도 보상 회로(75)는 제2도에 도시된 장치의 "오프셋" 전압(Vr)의 소스를 대체한다. 각 트랜지스터(80, 82)의 베이스는 저항(76)을 통해 전압(Vr1)의 소스에 결합되는데, 트랜지스터(80)의 콜렉터는 저항(78)을 통해 Vr1에 결합되고 트랜지스터(82)의 콜렉터는 전압(Vr1)의 소스에 직접 결합된다. 트랜지스터(80, 82)의 에미터는 저항(84, 86)을 통해 접지부에 각각 결합되는데, 출력 전압(Vr)은 저항(86) 양단에서 취해진다. Vr의 온도 보상 버젼은 트랜지스터(82)에 의해 공급된다. 온도 변화에 따른 트랜지스터(82)의 베이스-에미터 전압 변화는 트랜지스터(80)의 베이스-에미터 전압 변화에 의해 트래킹된다.

PLL 로부터의 Vto 인가에 의해, 중심점 일치 조정을 요구하는 채널 수 및 PROM에의 저장을 요구하는 총 데이타량이 감소된다. 튜닝 필터(14, 20, 22)용 튜닝전압(Vc)이 단지 DAC에만 응답한다면, 고해상도의 DAC가 요구될 뿐 만 아니라, 각 채널은 중심점 일치 조정 데이타를 요구할 것이다. 그러나, 튜닝 전압(Vc)이 Vto에 응답하므로, 동일 DAC 출력에 대해서도 채널에 따라 변경될 것이다. Vto를 인가함으로써 제공된 제1 근사치는 채널의 작은 범위에 대한 중심점 일치 조정용으로 충분하며, 이에 따라 단일 데이타를 요구하는 채널의 수도 감소된다. DAC의 감소된 범위 및 단일 중심점 일치 조정 데이타를 요구하는 채널수의 감소는 PROM에 저장해야 할 데이터의 감소를 뜻하고, 이에 따라 PROM에 의한 제조 단가가 감소됨을 의미한다.

저항(52, 54)의 전압 분배기는 Vto의 인가에 따라 제공된 제1 근사치를 유지한다. 분배기가 존재하지 않는 경우(저항(52)이 단락 회로 와이어로 대체되는 경우), 56의 전압 V1 및 튜닝 전압(Vc)은 0으로 설정된 DAC에 의해 0으로 될 것이다. 따라서, 큰 Vto를 요구하는 채널에 대하여, DAC에 의해 주어지는 Vc의 조정 범위는 커질 것이고(0 볼트에서 Vto 이상), DAC의 해상도는 커져야 할 것이다. 저항성 전압 분배기(52, 54)를 포함함에 따라서, DAC 출력 전압이 0 볼트이고 Vto가 큰 경우에도 튜닝 전압(Vc)이 일정 최소치 이하의 값이 되는 것을 방지한다.

DAC가 특정 채널에 대해 중간 범위 튜닝을 하도록 설정되는 경우, 소자값을 적절히 선택하면, 저항성 전압 분배기(52, 54)에 결합되면서 Vref로 표시되는 Vto를 인가함으로써 튜닝 전압(Vc)을 Vto와 실질적으로 동일하게 만들 수 있다. DAC의 설정이 중간 범위로부터 증가 또는 감소함에 따라서, 튜닝 전압(Vc)은 Vto 로부터 오프셋된다. 또한, 버랙터 감도가 감소하는 고채널에서는 튜닝 범위가 커지고, 높은 전압 해상도가 요구되는 저 채널에서는 튜닝 범위가 작아진다면, DAC에 의해 제공되는 오프셋 튜닝 범위는 Vto에 비례하게 된다.

Claims (1)

1. 각 채널에 해당하는 다수 개의 RF 신호를 수신하는 입력 수단과,

   상기 다수 개의 RF 신호 중 각각의 선택된 채널에 해당하는 신호를 선택하는 주파수 선택 수단과,

   선택된 RF 신호의 변조에 따라 정보 전달 신호를 출력에서 생성하는 변환 수단을 포함하는 튜닝 시스템에 있어서,

   상기 입력 수단과 상기 출력 수단 사이에 결합되어 상기 입력 수단과 상기 출력 수단 사이의 튜닝 시스템의 주파수 특성을 공동 제어하고, 각 아날로그 제어 신호의 크기에 의해 결정되는 리액티브 값을 갖는 리액티브 소자를 구비하는 다수 개의 튜닝 회로와,

   선택된 채널에 응답하여 다수 개의 디지탈 채널 선택 신호를 공급하는 수단과,

   상기 선택된 채널에 응답하는 크기를 갖는 튜닝 전압을 생성하는 PLL을 포함하는 수단과,

   상기 다수 개의 튜닝 회로에 적용하기 위한 상기 아날로그 제어 신호를 생성하기 위해서 상기 PLL의 튜닝 전압을 상기 디지털 채널 선택 신호와 결합시키는 수단을 포함하는 회로 수단과,

   상기 아날로그 제어 신호를 상기 각각의 튜닝 회로에 결합하는 수단을 포함하는 것으로서,

   상기 회로 수단은 스케일링된 값이 상기 디지털 채널 선택 신호에 의해 결정되는 상기 아날로그 제어 신호를 생성하기 위해서, 상기 디지털 채널 선택 신호에 대한 응답으로 상기 튜닝 전압을 스케일링 하는 수단을 더 포함하는 것을 특징으로 차는 튜닝 시스템.