JP3058306B2 - データ入出力用プリント板 - Google Patents

データ入出力用プリント板

Info

Publication number
JP3058306B2
JP3058306B2 JP5073864A JP7386493A JP3058306B2 JP 3058306 B2 JP3058306 B2 JP 3058306B2 JP 5073864 A JP5073864 A JP 5073864A JP 7386493 A JP7386493 A JP 7386493A JP 3058306 B2 JP3058306 B2 JP 3058306B2
Authority
JP
Japan
Prior art keywords
output
printed board
cpu
power supply
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5073864A
Other languages
English (en)
Other versions
JPH06289966A (ja
Inventor
克文 児玉
Original Assignee
富士通電装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通電装株式会社 filed Critical 富士通電装株式会社
Priority to JP5073864A priority Critical patent/JP3058306B2/ja
Publication of JPH06289966A publication Critical patent/JPH06289966A/ja
Application granted granted Critical
Publication of JP3058306B2 publication Critical patent/JP3058306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はCPUを具備する情報処
理装置に対し抜き差し自在なデータ入出力用プリント板
を、情報処理装置が動作中に抜き差しする操作を行った
ときにも、誤動作しないための処理を施したデータ入出
力用プリント板に関する。
【0002】
【従来の技術】通信監視制御装置のようにCPUを具備
する情報処理装置の主装置が架に構成され、その装置に
対し、所謂プラグイン形式でデータ入出力用プリント板
で構成した入出力装置を着脱可能としている。このよう
なデータ入出力用プリント板は「カード」とも呼ばれて
いる。以下本明細書においてデータ入出力用プリント板
を単に「プリント板」と記載する。
【0003】前記のような情報処理装置はユーザにとっ
て必要最低限のものとして、メーカから納入を受けて、
後日に条件の変更があれば、そのときプリント板単位で
所望の入出力装置を増加し、或いは脱落させている。そ
のためにプリント板(カード)は架のスリットを介して
容易に着脱が出来る。
【0004】このときプリント板としては、主装置が本
来具備していたプリント板は勿論、新規に挿入されたプ
リント板を含めて、そのようなプリント板が動作するた
めの種々な条件は、プリント板を主装置に挿入した後、
主装置の動作電源が投入されてから、CPUからコマン
ド設定ということで処理を行うことが多くなった。
【0005】それ以前はプリント板にマイクロプロセッ
サと、レジスタまたはROMとを具備していて、ハード
ウェア設定を行っていたから、プリント板の動作電源が
断となった場合もプリント板からCPUに対する動作は
異常が起こらなかった。
【0006】ソフトウェア処理が可能な場合において、
プリント板上に蓄電池をバックアップ電源として具備し
ておくことも動作上好適である。なお、プリント板上に
は単純なROMではなく、外付けしたE2 PROMを使
用することも実現している。この場合ROMと同じ動作
を行ない、なお格納データの内容が書換え可能であるた
め、極めて有用である。
【0007】
【発明が解決しようとする課題】プリント板にレジスタ
・ROMのようなデータ格納装置を全く具備してなく、
或いは具備していても小容量のデータが格納されている
のみであれば、プリント板を抜いて電源電圧を遮断した
とき、或いは電源回路の障害で電源断となったとき、C
PUはそのプリント板に対し、アクセスしても無応答と
なって通常は問題が起こらない。無応答のプリント板に
対しCPUは以後のアクセスを行うことなく「縮退」動
作に入るからである。
【0008】例えば15分の後にCPUがそのプリント
板にアクセスしたとき、プリント板が一旦電源オフとな
って何らの処理をしないでそのまま、電源が再投入され
ているから、プリント板のデータ内容が電源オフの以前
とは全く変化したものとなっている。そのためCPUか
らアクセス可能であると判断してアクセスを継続する
と、そのプリント板が大電力の装置を駆動するためのも
のであるような場合、異常動作は重大な事故につながる
こととなる。そのためCPUからプリント板に対し単純
にソフトウェア処理を行うことでは危険性がある。
【0009】次に比較的大容量のデータ記憶装置を具備
すると、前述の危険性は少なくなるが、データ記憶装置
の動作安定性を確保するためバックアップ電源が必要と
なり、その電源に蓄電池を使用するとすれば、電池を保
守することも必要となり、一般のユーザには出来ない。
【0010】そのためE2 PROMをデータ記憶装置と
して使用すると、パックアップ電源は不要となるが、当
初において費用が嵩み、簡便安価というプリント板着脱
を意図したときのメリットが達成できないこととなる。
【0011】そしてプリント板を架から脱却したため電
源が断となる異常が発生し、次に再挿入して電源異常が
終了したとき、着脱したプリント板から各々CPUに対
し割り込み処理を行い、異常発生とその終了を通知する
ことも考えられるが、プリント板の着脱を多数連続して
行ったとき,全てのプリント板から連続的に割り込み通
知が来るため、CPUは割り込み処理に追われて、シス
テムの再立ち上げ処理を実行するまで長時間を要した。
【0012】本発明の目的は前述の欠点を改善し、プリ
ント板に電源電圧異常監視手段を具備し、プリント板に
おける格納データが正常でないことをCPUに伝達し、
CPUから対応処理をさせるデータ入出力用プリント板
を提供することにある。
【0013】
【課題を解決するための手段】図1は本発明の原理構成
を示す図であって、1はCPU、2はシステムバス、3
はデータ入出力用プリント板、4は電源電圧異常監視手
段、5はバス応答停止ゲート制御手段、6は電源電圧異
常発生用データ記憶手段、7はバス入出力ゲート、8は
データ記憶装置、9は内部バスを示す。
【0014】情報処理装置を管理するCPU1とバス2
接続により所定のデータ入出力が可能なプリント板3に
おいて、本発明は下記の構成とする。即ち、プリント板
3には、電源電圧を監視し異常を発見したとき監視出力
を送出する電源電圧異常監視手段4と、該電源電圧異常
が発生した後に電源が復旧し、CPU1が電源電圧異常
発生認識用データ記憶手段6以外のデータ記憶装置8に
アクセスしたとき、応答動作を停止させるための応答停
止ゲート制御手段5と、を具備して構成する。
【0015】
【作用】図1における電源電圧異常監視手段4はプリン
ト板3がシステムから抜かれて再挿入されるとき、或い
はシステムの電源がオフしてから再びオンとなったと
き、電圧が零から立上ったことを監視して、そのとき出
力を発生しデータ記憶手段6に出力する。このときゲー
ト制御手段5は常時バス入出力ゲート7に対し内部バス
9からシステムバス2へのデータの流れを阻止するが、
バス2からバス9へのデータの流れは阻止しない制御を
行っている。データ記憶手段6には電源異常データを格
納する。
【0016】このときCPUからプリント板3のデータ
記憶装置8にアクセスし、記憶装置8から応答が発生し
ても、その応答はバス入出力ゲート7を通過することが
出来ないため、CPU1に到達することが出来ない。し
たがってCPU1はこのプリント板3に異常が発生した
ことを知る。
【0017】次いでCPU1はデータ記憶手段6をアク
セスするように動作する。そのアクセスによりデータ記
憶手段6に電源異常データを格納していたということ
が、ゲート制御手段5に伝達される。またデータ記憶手
段6はCPUがアクセスしたことの信号を解読して、入
出力ゲート7を制御し、そのデータ遮断を解除する。
【0018】そのためCPU1が認識用データ記憶手段
6の格納データを読出せば、「電源電圧がオフして、再
びオンになった」というような電源電圧異常情報がCP
U1に伝達される。したがってCPU1は必要に応じデ
ータ記憶装置8に対しリセット・データ設定などを行
う。
【0019】
【実施例】図2は本発明の実施例として、電源電圧異常
監視手段4の具体的構成を示す図である。図2におい
て、10は直流電圧源、11はコンデンサ、12はパル
ス発生器、13は電圧監視出力端子、14は直流負荷を
示す。直流電圧源10の直流出力は、本発明の入出力用
プリント板を一旦脱却したとき、電源オフの状態とな
り、次いで装着したときに電源オンとなって立上る。電
源オンとなった瞬間にパルス発生器12は正方向パルス
を監視出力13の端子に出力し、直ぐ零電位に戻り、電
源電圧が規定値に達したとき、再び当初の電位に立上
る。
【0020】コンデンサ11はパルス発生器12の直流
電圧供給端子における電圧を監視しているから、コンデ
ンサ11の両端の電圧が所定電圧値まで立上る時間は、
端子13の出力は一定パルスとなるので、その出力を電
源電圧異常発生認識用データ記憶手段6に印加して記憶
させる。
【0021】図3は電源電圧異常発生認識用データ記憶
手段6の具体的構成を示す図である。図3において、1
5はセットリセット型フリップフロップを示し、端子S
には前記電圧異常監視手段4の出力が印可され、フリッ
プフロップ15をセットする。この状態が電源電圧に異
常状態の発生したことをフリップフロップ15が記憶し
たことである。そして、フリップフロップ15のQ端子
出力は図3の左方「制御手段5へ」の下方の端子を介し
てバス応答停止ゲート制御手段5に伝送される。また図
3において、16,17はトライステートゲート、1
8,19はアンドゲート,20はアドレスデコーダを示
す。それらの動作については図4において、一緒に示
す。
【0022】図4は本発明の実施例として、ゲート制御
手段5とバス入出力ゲート7の具体的構成を示す図であ
る。図4において、21はインバータ、22はオアゲー
ト、23はアンドゲート、24はバス方向制御線、2
5,26はトライステートゲートを示す。ゲート25,
26がバス入出力ゲート7となる。
【0023】図3における電源電圧異常を検出した信号
は、ゲート制御手段5を構成するインバータ21とオア
ゲート22を介して、アンドゲート23の一方端子に印
加される。アンドゲート23の他方の端子にはバス方向
制御線24の信号が印加される。バス方向制御線24は
データ入出力用プリント板からシステムバス2の方へデ
ータを送るか否かを制御する信号線を指す。CPU1か
らのアクセス信号を利用し今、システムバス2からは受
身の状態、即ち、システムバス2から受入れ可能とする
ようにトライステートゲート25はオフ、トライステー
トゲート26はオンとするように制御線24の電位を定
める。
【0024】そのためアンドゲート23の他方の端子は
オアゲート22の出力信号電位と逆になり、アンドゲー
ト23は閉じたままである。そのためトライステートゲ
ート25も閉じている。内部バス9に載るデータはシス
テムバス2に到達することが出来ない。したがってこの
状態で図示しないCPUがプリント板にアクセスして
も、応答がシステムバス2に到達しないため、プリント
板は抜いて再挿入されていても、その状態でCPUはプ
リント板が異常と判断する。
【0025】そのときCPUはデータ記憶手段6をアク
セスして、その内容を読出すように動作する。その信号
はシステムバス2、バス入出力ゲート7、内部バス9を
介してデコーダ20によりデコードされると、データ記
憶手段6に対する「リード」であることが判る。図3に
おける「リード」端子の信号はトライステートゲート1
6をオンするから、フリップフロップ15のQ出力はゲ
ート16を介して内部パス9に達する。
【0026】一方、「デコーダ」20のデコード信号は
ゲート制御手段5に印加され、アンドゲート23の一方
の端子に到達する。このときバス方向制御線24の電圧
は先程とは逆転しているから、アンドゲート23をオン
し、トライステートゲート25をオンとして同ゲート2
6をオフとする。そのため内部バス9のデータはシステ
ムバス2へ伝達されてCPUに到達でき、このプリント
板は電源電圧が異常であったことが判る。
【0027】次に図3におけるフリップフロップ15の
リセットは、CPUがプリント板の異常状態を知ってか
ら、プリント板特にデータ記憶手段6に対し、「ライ
ト」の処理を行えば、アドレスデコーダ20、アンドゲ
ート19、トライステートゲート17を介してフリップ
フロップ15のリセット端子Rに所定信号を伝達するこ
とができる。したがってフリップフロップ15はリセッ
トされる。
【0028】またバス方向制御線24がトライステート
ゲート26をオン、同ゲート25をオフさせる電位とな
るため、CPUがプリント板へアクセスを続けることに
支障はない。
【0029】
【発明の効果】従来からCPUが時々刻々のプリント板
アクセスを行っているので、プリント板を抜いて、直ぐ
挿入したような場合、データに異常が起こったかどうか
は、外見的には判らず、CPUのアクセスが続いて重大
な事故につながることがあったが、本発明によると、ア
クセスに対し無応答となる状態を出現させるので、CP
Uはそのプリント板を電源電圧異常発生として確実に検
出できる。
【0030】更にプリント板のデータ記憶手段を読出す
ことによって、異常発生の原因をチェックすることが出
来る。そして異常の検出などに必要とするハードウェア
は少量で済むから、プリント板を充分に活用することに
有効である。
【図面の簡単な説明】
【図1】本発明の原理構成を示す図である。
【図2】本発明の実施例として電源電圧異常監視手段4
の具体的構成を示す図である。
【図3】本発明の実施例としてデータ記憶手段6の具体
的構成を示す図である。
【図4】本発明の実施例としてゲート制御手段5とバス
入出力ゲートの具体的構成を示す図である。
【符号の説明】
1 CPU 2 システムバス 3 データ入出力用プリント板 4 電源電圧異常監視手段 5 バス応答停止ゲート制御手段 6 電源電圧異常発生用データ記憶手段 7 バス入出力ゲート 8 データ記憶装置 9 内部バス

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 情報処理を管理するCPUとバス接続に
    より所定のデータ入出力が可能なプリント板において、 該プリント板には、電源電圧を監視し、異常を発見した
    とき監視出力を電源電圧異常発生認識用データ記憶手段
    に送出して記憶させる電源電圧異常監視手段と、 前記電源電圧異常が発生しその後に電源常が復旧し
    から、前記CPUが電源電圧異常発生認識用データ記憶
    装置以外のデータ記憶装置にアクセスしたとき、前記
    ータ記憶装置がCPUに対する応答動作を停止させるた
    めの応答停止ゲート制御手段と、 を具備することを特徴とするデータ入出力プリント板。
  2. 【請求項2】 前記応答停止ゲート制御手段は、前記プ
    リント板内部のバスとシステムバス間に存在するバス入
    出力ゲートを制御することを特徴とする請求項1記載の
    データ入出力用プリント板。
JP5073864A 1993-03-31 1993-03-31 データ入出力用プリント板 Expired - Fee Related JP3058306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5073864A JP3058306B2 (ja) 1993-03-31 1993-03-31 データ入出力用プリント板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5073864A JP3058306B2 (ja) 1993-03-31 1993-03-31 データ入出力用プリント板

Publications (2)

Publication Number Publication Date
JPH06289966A JPH06289966A (ja) 1994-10-18
JP3058306B2 true JP3058306B2 (ja) 2000-07-04

Family

ID=13530473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5073864A Expired - Fee Related JP3058306B2 (ja) 1993-03-31 1993-03-31 データ入出力用プリント板

Country Status (1)

Country Link
JP (1) JP3058306B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010078472A (ja) * 2008-09-26 2010-04-08 Yokogawa Electric Corp 半導体試験装置

Also Published As

Publication number Publication date
JPH06289966A (ja) 1994-10-18

Similar Documents

Publication Publication Date Title
JP3058306B2 (ja) データ入出力用プリント板
JP4812699B2 (ja) 電源制御装置
JPH08178976A (ja) 電源遮断検出装置
JPH10105422A (ja) 保護装置の制御回路
JPH05189005A (ja) 切替制御装置
JPH11259340A (ja) コンピュータの再起動制御回路
JPH1078919A (ja) 不正アクセス防止装置
JPS5878239A (ja) 演算制御回路
KR20130003976A (ko) 전자 제어 조향장치 전자 제어 유닛 및 이를 이용한 러닝 리셋 처리 방법
JP2000172535A (ja) 制御装置
JP2003050712A (ja) マイクロコンピュータ・システム
JP3757407B2 (ja) 制御装置
KR100238175B1 (ko) 버스 제어논리장치
JPH06250864A (ja) プログラマブルコントローラの誤出力防止方法
JP2010250707A (ja) マイクロプロセッサ及びモリ破損チェック方法
JPH1011325A (ja) プログラマブルコントローラ
JPH06231049A (ja) 半導体ディスク装置
JPH06266648A (ja) データ転送制御方式
KR200183293Y1 (ko) 개인용 컴퓨터 이상발생복구장치
JPH0423139A (ja) 制御装置の障害処理方式
JPH0887431A (ja) 中央処理装置の異常検出装置
JPH09179748A (ja) データ処理装置
JPH0477910A (ja) 構成装置切り離し方式
JPS5839321A (ja) 記憶装置
JPH09212201A (ja) 生産設備用制御回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees