JP2010078472A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2010078472A JP2010078472A JP2008247438A JP2008247438A JP2010078472A JP 2010078472 A JP2010078472 A JP 2010078472A JP 2008247438 A JP2008247438 A JP 2008247438A JP 2008247438 A JP2008247438 A JP 2008247438A JP 2010078472 A JP2010078472 A JP 2010078472A
- Authority
- JP
- Japan
- Prior art keywords
- redundancy
- bus
- processing
- control device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】半導体試験装置1は、半導体試験装置1を統括制御するテスタコントローラ10と、半導体デバイスの試験結果を用いてリダンダンシ演算を行うリダンダンシシステム20と、バスBで生ずる瞬低を検出する瞬低検出装置30とを備える。テスタコントローラ10は、瞬低検出装置30から瞬低を検出した旨を示す割り込み信号IRが出力されると、瞬低が生じた旨を示すソフトウェア割り込みを、バスBを介してリダンダンシシステム20が備えるリダンダンシ制御装置40及びリダンダンシ演算装置50a〜50nの各々に対して行う。
【選択図】図1
Description
この発明によると、瞬低が発生した旨を示すハードウェア割り込みがなされると、このハードウェア割り込みに基づいて瞬低が発生した旨を示すソフトウェア割り込みが制御装置からバスを介して処理装置に対して行われる。
また、本発明の半導体試験装置は、前記処理装置が、前記制御装置によって管理されるアドレス空間に一部の領域が割り当てられたメモリ(51a〜51n)を備えており、前記制御装置は、前記処理装置が備えるメモリの前記アドレス空間に割り当てられた領域に対して瞬低が発生した旨の書き込みを行ってから、前記処理装置に対して前記ソフトウェア割り込みを行うことを特徴としている。
また、本発明の半導体試験装置は、前記処理装置が、前記制御装置からの割り込みがあった場合に、前記メモリに瞬低が発生した旨が書き込まされているときには、前記バスに対するアクセス制限を示すフラグの設定を行うことを特徴としている。
また、本発明の半導体試験装置は、前記処理装置が、前記フラグの設定を行った場合には、前記バスに対するアクセス中の処理があれば、当該処理を停止させることを特徴としている。
また、本発明の半導体試験装置は、前記処理装置が、前記バスに複数接続されていることを特徴としている。
また、本発明の半導体試験装置は、前記処理装置が、前記半導体デバイスに生じた不良の救済を行う上で必要なデータを前記半導体デバイスの試験結果を用いて作成するリダンダンシ演算を、前記所定の処理として行うことを特徴としている。
10 テスタコントローラ
30 リダンダンシ制御装置
41 メモリ
50a〜50n リダンダンシ演算装置
51a〜51n メモリ
B バス
Claims (6)
- 半導体デバイスの試験を行う上で必要となる所定の処理を行う処理装置を備える半導体試験装置において、
所定のバスを介して前記処理装置に接続されており、瞬低が発生した旨を示すハードウェア割り込みがなされた場合に、当該ハードウェア割り込みに基づいて瞬低が発生した旨を示すソフトウェア割り込みを前記バスを介して前記処理装置に対して行う制御装置を備えることを特徴とする半導体試験装置。 - 前記処理装置は、前記制御装置によって管理されるアドレス空間に一部の領域が割り当てられたメモリを備えており、
前記制御装置は、前記処理装置が備えるメモリの前記アドレス空間に割り当てられた領域に対して瞬低が発生した旨の書き込みを行ってから、前記処理装置に対して前記ソフトウェア割り込みを行う
ことを特徴とする請求項1記載の半導体試験装置。 - 前記処理装置は、前記制御装置からの割り込みがあった場合に、前記メモリに瞬低が発生した旨が書き込まされているときには、前記バスに対するアクセス制限を示すフラグの設定を行うことを特徴とする請求項2記載の半導体試験装置。
- 前記処理装置は、前記フラグの設定を行った場合には、前記バスに対するアクセス中の処理があれば、当該処理を停止させることを特徴とする請求項3記載の半導体試験装置。
- 前記処理装置は、前記バスに複数接続されていることを特徴とする請求項1から請求項4の何れか一項に記載の半導体試験装置。
- 前記処理装置は、前記半導体デバイスに生じた不良の救済を行う上で必要なデータを前記半導体デバイスの試験結果を用いて作成するリダンダンシ演算を、前記所定の処理として行うことを特徴とする請求項1から請求項5の何れか一項に記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247438A JP2010078472A (ja) | 2008-09-26 | 2008-09-26 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247438A JP2010078472A (ja) | 2008-09-26 | 2008-09-26 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010078472A true JP2010078472A (ja) | 2010-04-08 |
Family
ID=42209093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008247438A Pending JP2010078472A (ja) | 2008-09-26 | 2008-09-26 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010078472A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61243376A (ja) * | 1985-04-20 | 1986-10-29 | Hitachi Electronics Eng Co Ltd | 異常状態監視システム |
JPH06289966A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Denso Ltd | データ入出力用プリント板 |
JPH1068748A (ja) * | 1996-08-28 | 1998-03-10 | Ando Electric Co Ltd | Icテスタ用電源異常検出回路 |
JP2000222295A (ja) * | 1999-02-02 | 2000-08-11 | Nec Corp | データ転送制御方式 |
JP2000339231A (ja) * | 1999-05-25 | 2000-12-08 | Fujitsu Ten Ltd | メモリ転送処理方法 |
JP2003197697A (ja) * | 2001-12-28 | 2003-07-11 | Hitachi Ltd | 半導体装置の製造方法 |
-
2008
- 2008-09-26 JP JP2008247438A patent/JP2010078472A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61243376A (ja) * | 1985-04-20 | 1986-10-29 | Hitachi Electronics Eng Co Ltd | 異常状態監視システム |
JPH06289966A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Denso Ltd | データ入出力用プリント板 |
JPH1068748A (ja) * | 1996-08-28 | 1998-03-10 | Ando Electric Co Ltd | Icテスタ用電源異常検出回路 |
JP2000222295A (ja) * | 1999-02-02 | 2000-08-11 | Nec Corp | データ転送制御方式 |
JP2000339231A (ja) * | 1999-05-25 | 2000-12-08 | Fujitsu Ten Ltd | メモリ転送処理方法 |
JP2003197697A (ja) * | 2001-12-28 | 2003-07-11 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102288558B1 (ko) | 데이터 처리장치의 메모리 내장 자체 테스트 | |
US10705902B2 (en) | Crash log storage and retrieval using boot partitions in solid state systems | |
US8176365B2 (en) | Computer apparatus and processor diagnostic method | |
US20070112682A1 (en) | On-demand CPU licensing activation | |
WO2016203505A1 (ja) | 半導体装置及び診断テスト方法 | |
JP2017173242A (ja) | 半導体装置、監視システム及び寿命予測方法 | |
US10360115B2 (en) | Monitoring device, fault-tolerant system, and control method | |
WO2019184612A1 (zh) | 一种终端及电子设备 | |
JP2018194336A (ja) | 異常検知装置および異常検知方法 | |
JP4941954B2 (ja) | データエラー検出装置およびデータエラー検出方法 | |
US7805709B2 (en) | System and method for bypassing execution of an algorithm | |
KR20150130888A (ko) | 셀프 리페어 동작을 수행하는 반도체 메모리 장치 | |
JP2010078472A (ja) | 半導体試験装置 | |
JP4893746B2 (ja) | アドレス線故障処理装置、アドレス線故障処理方法、アドレス線故障処理プログラム、情報処理装置およびメモリコントローラ | |
US20080005389A1 (en) | Direct memory access controller | |
JP2010020621A (ja) | プログラム修復システムおよび方法 | |
JP2015176153A (ja) | 計算機、障害処理方法及びプログラム | |
JP2012103999A (ja) | メモリエラーによるシステム停止を軽減するためのメモリ制御方法 | |
JP2015108986A (ja) | 情報処理装置、情報処理装置の試験命令列及び試験方法 | |
JP2016207142A (ja) | 計算機及びメモリ故障診断方法 | |
WO2015159359A1 (ja) | 物理計算機 | |
JP4983806B2 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
JPWO2009122700A1 (ja) | 試験装置および試験方法 | |
WO2016075800A1 (ja) | プログラマブル回路 | |
JP2008152665A (ja) | 半導体集積回路の動作解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |