JP3054555B2 - フレキシブルプリント基板と硬質基板との電極接合構造 - Google Patents
フレキシブルプリント基板と硬質基板との電極接合構造Info
- Publication number
- JP3054555B2 JP3054555B2 JP6204932A JP20493294A JP3054555B2 JP 3054555 B2 JP3054555 B2 JP 3054555B2 JP 6204932 A JP6204932 A JP 6204932A JP 20493294 A JP20493294 A JP 20493294A JP 3054555 B2 JP3054555 B2 JP 3054555B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode group
- board
- flexible printed
- hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フレキシブルプリント
基板と硬質基板との電極接合構造に関し、特にその高密
度の電極接合構造に関する。
基板と硬質基板との電極接合構造に関し、特にその高密
度の電極接合構造に関する。
【０００２】
【従来の技術】図２は、一般的なフレキシブルプリント
基板と硬質基板との電極接合構造を示す断面図であり、
図１１は、従来例を示す図であり、（ａ）は従来の硬質
基板の構成を示す平面図であり、（ｂ）は従来のフレキ
シブルプリント基板の構成を示す平面図である。
基板と硬質基板との電極接合構造を示す断面図であり、
図１１は、従来例を示す図であり、（ａ）は従来の硬質
基板の構成を示す平面図であり、（ｂ）は従来のフレキ
シブルプリント基板の構成を示す平面図である。
【０００３】従来の硬質基板（以下、「ＰＷＢ」と称
す。）１は、材質が例えばガラス布基材エポキシ樹脂か
らなる銅張り積層板をエッチングすることによって不用
な銅箔を除去し、図１１（ａ）に示すような回路パター
ンが形成されてなり、該回路パターンはＰＷＢ１の一端
部に電極パターン３を備えてなる。該電極パターン３
は、複数個の電極が一列に配置されてなる構成である。
図中、４はスルーホールであり、該スルーホール４は前
記回路パターンとＰＷＢ裏面側の回路パターンとを接続
するためのものである。
す。）１は、材質が例えばガラス布基材エポキシ樹脂か
らなる銅張り積層板をエッチングすることによって不用
な銅箔を除去し、図１１（ａ）に示すような回路パター
ンが形成されてなり、該回路パターンはＰＷＢ１の一端
部に電極パターン３を備えてなる。該電極パターン３
は、複数個の電極が一列に配置されてなる構成である。
図中、４はスルーホールであり、該スルーホール４は前
記回路パターンとＰＷＢ裏面側の回路パターンとを接続
するためのものである。
【０００４】従来のフレキシブルプリント基板（以下、
「ＦＰＣ」と称す。）２は、例えば銅張りポリイミドフ
イルムをエッチングすることによって不用な銅箔を除去
し、図１１（ｂ）に示すような回路パターンが形成され
てなり、該回路パターンはＦＰＣ２の一端部に電極パタ
ーン５を備え、該電極パターン５は複数個の電極が一列
に配置されてなる構成である。
「ＦＰＣ」と称す。）２は、例えば銅張りポリイミドフ
イルムをエッチングすることによって不用な銅箔を除去
し、図１１（ｂ）に示すような回路パターンが形成され
てなり、該回路パターンはＦＰＣ２の一端部に電極パタ
ーン５を備え、該電極パターン５は複数個の電極が一列
に配置されてなる構成である。
【０００５】前記ＰＷＢ１とＦＰＣ２との電極接合は、
各電極パターン３，５に予備半田が行われ、互いの電極
パターン３，５を対向させて重ね合わせ、例えばＦＰＣ
２上方から半田ゴテやヒータブロックなどの加熱治具で
押し当てて加熱し半田を熔融させて接合してなる。
各電極パターン３，５に予備半田が行われ、互いの電極
パターン３，５を対向させて重ね合わせ、例えばＦＰＣ
２上方から半田ゴテやヒータブロックなどの加熱治具で
押し当てて加熱し半田を熔融させて接合してなる。
【０００６】なお、図１２にＰＷＢ１とＦＰＣ２との一
般的な接合方法を説明するための断面図である。図中、
６は加熱治具としてのパルスヒートツールである。
般的な接合方法を説明するための断面図である。図中、
６は加熱治具としてのパルスヒートツールである。
【０００７】
【発明が解決しようとする課題】従来の電極パターン
３，５は、それぞれ電極が一列に配置されている故に、
これらの接合部分は（電極幅＋電極間隔）×（接続ポイ
ント数）の長さの接合部分が必要となる。したがって、
接合ポイント数が多くなればそれだけ長いヒータブロッ
ク６が必要となるばかりでなく、ＰＷＢ１のソリの影響
を受け、ヒータブロック６の押し付け強度にムラが生
じ、接続不良を起こすといった不都合を生じる。
３，５は、それぞれ電極が一列に配置されている故に、
これらの接合部分は（電極幅＋電極間隔）×（接続ポイ
ント数）の長さの接合部分が必要となる。したがって、
接合ポイント数が多くなればそれだけ長いヒータブロッ
ク６が必要となるばかりでなく、ＰＷＢ１のソリの影響
を受け、ヒータブロック６の押し付け強度にムラが生
じ、接続不良を起こすといった不都合を生じる。
【０００８】また、電極接合部分を短くするには電極幅
と電極間隔とを狭くする方法もあるが、これも０．５ｍ
ｍピッチ（電極幅＝０．２５ｍｍ，電極間隔＝０．２５
ｍｍ）程度とするのが限度である。ところが、ＰＷＢ１
及びＦＰＣ２ともに電極ピッチを０．５ｍｍピッチとし
た場合には、エッチング強度、ソリ具合、熱による膨張
など寸法制度悪化要因に大きく影響され、安定した接合
を行うにはこれらを解消できるよう大掛かりな設備が必
要となる。
と電極間隔とを狭くする方法もあるが、これも０．５ｍ
ｍピッチ（電極幅＝０．２５ｍｍ，電極間隔＝０．２５
ｍｍ）程度とするのが限度である。ところが、ＰＷＢ１
及びＦＰＣ２ともに電極ピッチを０．５ｍｍピッチとし
た場合には、エッチング強度、ソリ具合、熱による膨張
など寸法制度悪化要因に大きく影響され、安定した接合
を行うにはこれらを解消できるよう大掛かりな設備が必
要となる。
【０００９】本発明は、上記課題に鑑み、電極接合部分
の小型化が図れるフレキシブルプリント基板と硬質基板
との電極接合構造の提供を目的とするものである。
の小型化が図れるフレキシブルプリント基板と硬質基板
との電極接合構造の提供を目的とするものである。
【００１０】
【課題を解決するための手段】本発明のフレキシブルプ
リント基板と硬質基板との電極接合構造は、それぞれ電
極パターンが形成され互いの電極パターンを重ね合わせ
て電極接続してなるフレキシブルプリント基板と硬質基
板との電極接合構造において、前記フレキシブルプリン
ト基板は、一端側に複数列の電極群を備え、該電極群は
基板端側に配置された端部側電極群とその他基板内側に
配置された内部側電極群とからなり、前記内部側電極群
は前記端部側電極群よりも広い電極ピッチにて構成され
てなり、前記硬質基板は、前記端部および内部側電極群
に対応する電極群を備え、該硬質基板の電極群における
前記フレキシブルプリント基板の内部側電極群に対応す
る電極群の各電極にはスルーホールが設けられ、該スル
ーホールを介して硬質基板の電極形成面とは反対側の面
に形成された回路パターンと各電極とが接続された構成
からなることを特徴とするものである。
リント基板と硬質基板との電極接合構造は、それぞれ電
極パターンが形成され互いの電極パターンを重ね合わせ
て電極接続してなるフレキシブルプリント基板と硬質基
板との電極接合構造において、前記フレキシブルプリン
ト基板は、一端側に複数列の電極群を備え、該電極群は
基板端側に配置された端部側電極群とその他基板内側に
配置された内部側電極群とからなり、前記内部側電極群
は前記端部側電極群よりも広い電極ピッチにて構成され
てなり、前記硬質基板は、前記端部および内部側電極群
に対応する電極群を備え、該硬質基板の電極群における
前記フレキシブルプリント基板の内部側電極群に対応す
る電極群の各電極にはスルーホールが設けられ、該スル
ーホールを介して硬質基板の電極形成面とは反対側の面
に形成された回路パターンと各電極とが接続された構成
からなることを特徴とするものである。
【００１１】
【００１２】
【作用】上記構成によれば、本発明の請求項１記載のフ
レキシブルプリント基板と硬質基板との電極接合構造
は、電極パターンの配置を複数列配置とし、硬質基板の
電極群における前記フレキシブルプリント基板の内部側
電極群に対応する電極群の各電極にはスルーホールが設
けられ、該スルーホールを介して前記接合面とは反対側
の面に引き出してなる構成なので、各配線が接触するこ
となしに電極接合部分の長さを低減することでき小型化
が可能である。また、前記スルーホールは、フレキシブ
ルプリント基板と硬質基板との半田接合において余分な
半田量を吸収することが可能であり、電極間にて短絡す
ることを防止することが可能である。また、フレキシブ
ルプリント基板の内部側電極群においてもスルーホール
を備える構成とすれば、より効果的に余分な半田量を吸
収でき、電極間の短絡を防止することができる。
レキシブルプリント基板と硬質基板との電極接合構造
は、電極パターンの配置を複数列配置とし、硬質基板の
電極群における前記フレキシブルプリント基板の内部側
電極群に対応する電極群の各電極にはスルーホールが設
けられ、該スルーホールを介して前記接合面とは反対側
の面に引き出してなる構成なので、各配線が接触するこ
となしに電極接合部分の長さを低減することでき小型化
が可能である。また、前記スルーホールは、フレキシブ
ルプリント基板と硬質基板との半田接合において余分な
半田量を吸収することが可能であり、電極間にて短絡す
ることを防止することが可能である。また、フレキシブ
ルプリント基板の内部側電極群においてもスルーホール
を備える構成とすれば、より効果的に余分な半田量を吸
収でき、電極間の短絡を防止することができる。
【００１３】
【実施例】図１は本発明の一実施例を示す平面図であ
り、（ａ）は硬質基板を示し、（ｂ）はフレキシブルプ
リント基板を示す。図２は、一般的な硬質基板とフレキ
シブルプリント基板との電極接合構造を示す図である。
図３は硬質基板（ＰＷＢ）の構成を示す平面図であり、
（ａ）は表面側を示し、（ｂ）は裏面側を示す。図４は
フレキシブルプリント基板（ＦＰＣ）の構成を示す平面
図であり、（ａ）は表面側を示し、（ｂ）は裏面側示
す。
り、（ａ）は硬質基板を示し、（ｂ）はフレキシブルプ
リント基板を示す。図２は、一般的な硬質基板とフレキ
シブルプリント基板との電極接合構造を示す図である。
図３は硬質基板（ＰＷＢ）の構成を示す平面図であり、
（ａ）は表面側を示し、（ｂ）は裏面側を示す。図４は
フレキシブルプリント基板（ＦＰＣ）の構成を示す平面
図であり、（ａ）は表面側を示し、（ｂ）は裏面側示
す。
【００１４】本実施例におけるＰＷＢ１は、図３（ａ）
に示すような表面側回路パターンが設けられ、前記ＰＷ
Ｂ１は一端側に電極パターン３が複数列配置（千鳥状配
置）されてなるものであり、具体的には基板内側に第一
電極群３ａ（従来例の電極パターン３に相当）が所定の
電極ピッチで設けられており、さらに基板端側、すなわ
ち前記第一電極群３ａの外方には第二電極群３ｂが前記
第一電極群３ａの電極ピッチの例えば２倍の電極ピッチ
で設けられている。該第二電極群３ｂの各電極それぞれ
にはスルーホール７が設けられており、また、スルーホ
ール７を介したＰＷＢ１の裏面側には裏面側回路パター
ン８が設けられており、前記第二電極群３ｂの各電極と
回路パターン８とはスルーホール７にメッキ処理を行う
ことによって電気的に接続されている。
に示すような表面側回路パターンが設けられ、前記ＰＷ
Ｂ１は一端側に電極パターン３が複数列配置（千鳥状配
置）されてなるものであり、具体的には基板内側に第一
電極群３ａ（従来例の電極パターン３に相当）が所定の
電極ピッチで設けられており、さらに基板端側、すなわ
ち前記第一電極群３ａの外方には第二電極群３ｂが前記
第一電極群３ａの電極ピッチの例えば２倍の電極ピッチ
で設けられている。該第二電極群３ｂの各電極それぞれ
にはスルーホール７が設けられており、また、スルーホ
ール７を介したＰＷＢ１の裏面側には裏面側回路パター
ン８が設けられており、前記第二電極群３ｂの各電極と
回路パターン８とはスルーホール７にメッキ処理を行う
ことによって電気的に接続されている。
【００１５】また、本実施例におけるＦＰＣ２は、図４
に示すような回路パターンが設けられ、前記ＦＰＣ２は
一端側に電極パターン５が上記電極パターン３に対応し
て複数列配置（千鳥状配置）されてなるものであり、具
体的には基板端側に前記第一電極群３ａ対応する第三電
極群（端部側電極群）５ａ（従来例の電極パターン５に
相当）が所定の電極ピッチで設けられており、さらに該
第三電極群５ａの内側には前記第二電極群に対応する第
四電極群（内部側電極群）５ｂが前記第三電極群５ａの
電極ピッチの例えば２倍の電極ピッチで設けられてい
る。前記第三電極群５ａおよび第四電極群５ｂからＦＰ
Ｃの他端側にかけては引き出し線が引き出されており、
該引き出し線は電極群５ａ，５ｂの電極幅よりも細く形
成され、前記第三電極群からの引き出し線は前記第四電
極群５ｂ間を接触しないように引き出されている。
に示すような回路パターンが設けられ、前記ＦＰＣ２は
一端側に電極パターン５が上記電極パターン３に対応し
て複数列配置（千鳥状配置）されてなるものであり、具
体的には基板端側に前記第一電極群３ａ対応する第三電
極群（端部側電極群）５ａ（従来例の電極パターン５に
相当）が所定の電極ピッチで設けられており、さらに該
第三電極群５ａの内側には前記第二電極群に対応する第
四電極群（内部側電極群）５ｂが前記第三電極群５ａの
電極ピッチの例えば２倍の電極ピッチで設けられてい
る。前記第三電極群５ａおよび第四電極群５ｂからＦＰ
Ｃの他端側にかけては引き出し線が引き出されており、
該引き出し線は電極群５ａ，５ｂの電極幅よりも細く形
成され、前記第三電極群からの引き出し線は前記第四電
極群５ｂ間を接触しないように引き出されている。
【００１６】上記各電極群３ａ，３ｂ，５ａ，５ｂの電
極に電極幅をもたせる理由としては、ＰＷＢ１とＦＰＣ
２との電極接合の際に位置ずれが発生するため、その位
置ずれを許容するために電極に電極幅をもたせている。
このため、接合部以外の部分の線幅はそれほど幅をもた
せる必要はない。
極に電極幅をもたせる理由としては、ＰＷＢ１とＦＰＣ
２との電極接合の際に位置ずれが発生するため、その位
置ずれを許容するために電極に電極幅をもたせている。
このため、接合部以外の部分の線幅はそれほど幅をもた
せる必要はない。
【００１７】前記第三電極群５ａと第四電極群５ｂとの
電極間ピッチの関係は、第四電極群５ｂの電極間ピッチ
を第三電極群５ａの電極間ピッチの２倍以上とする。こ
れは、前記第三電極群５ａから引き出される引き出し線
の引き回しを容易とするものであり、これ以下であると
第四電極群５ｂの電極間ピッチが狭くなり、引き出し線
の形成が厳しくなるからである。
電極間ピッチの関係は、第四電極群５ｂの電極間ピッチ
を第三電極群５ａの電極間ピッチの２倍以上とする。こ
れは、前記第三電極群５ａから引き出される引き出し線
の引き回しを容易とするものであり、これ以下であると
第四電極群５ｂの電極間ピッチが狭くなり、引き出し線
の形成が厳しくなるからである。
【００１８】このようなＰＷＢ１とＦＰＣ２との電極接
合は、第一電極群３ａと第三電極群５ａおよび第二電極
群３ｂと第四電極群５ｂを重ね合わせて図２の如く接続
される。
合は、第一電極群３ａと第三電極群５ａおよび第二電極
群３ｂと第四電極群５ｂを重ね合わせて図２の如く接続
される。
【００１９】以下に、上述したＰＷＢ１およびＦＰＣ２
の製造方法を図５にしたがって説明する。図５（ａ）
は、ＰＷＢ１の製造工程図であり、図５（ｂ）はＦＰＣ
２の製造工程図である。
の製造方法を図５にしたがって説明する。図５（ａ）
は、ＰＷＢ１の製造工程図であり、図５（ｂ）はＦＰＣ
２の製造工程図である。
【００２０】ＰＷＢ１は、図５（ａ）の如く、材質が例
えばガラス布基材エポキシ樹脂からなる両面銅張り積層
板に、まず穴明け加工を行いスルーホール形成部分に穴
を形成する。ここで形成するスルーホールは、スルーホ
ール４および７である。次に、スルーホール部に銅メッ
キを行い表裏面の導通をとる。次に、エッチングにて不
用な銅箔部分を除去し、回路パターン（電極パターンを
含む）を形成する。次に、例えばカバーレイ貼り合わせ
によるレジスト塗布にて形成した回路パターンの保護お
よび絶縁する。次に、予備半田を行い電極部分に半田メ
ッキを行う。その後、外形抜き加工にて各々の基板の形
状に金型を使用して打ち抜きを行いＰＷＢ１の完成品と
なる。
えばガラス布基材エポキシ樹脂からなる両面銅張り積層
板に、まず穴明け加工を行いスルーホール形成部分に穴
を形成する。ここで形成するスルーホールは、スルーホ
ール４および７である。次に、スルーホール部に銅メッ
キを行い表裏面の導通をとる。次に、エッチングにて不
用な銅箔部分を除去し、回路パターン（電極パターンを
含む）を形成する。次に、例えばカバーレイ貼り合わせ
によるレジスト塗布にて形成した回路パターンの保護お
よび絶縁する。次に、予備半田を行い電極部分に半田メ
ッキを行う。その後、外形抜き加工にて各々の基板の形
状に金型を使用して打ち抜きを行いＰＷＢ１の完成品と
なる。
【００２１】ＦＰＣ２は、図５（ｂ）の如く、上記ＰＷ
Ｂ１とほぼ同様の製造工程で作製され、相違する点のみ
説明すると、材質が例えばポリイミドフイルムからなる
銅張りフイルムからなり、また、電極部分の半田メッキ
が電解メッキにて行われる。本製造工程における穴明け
加工および銅スルーホールメッキは、ＦＰＣ２の表裏面
回路パターンを接続するためのものである。ここで、第
四電極群５ｂにスルーホール７を形成する場合には、上
記穴明け加工において同時に形成することとする。 次に、ＰＷＢ１とＦＰＣ２との接合工程を説明する。
Ｂ１とほぼ同様の製造工程で作製され、相違する点のみ
説明すると、材質が例えばポリイミドフイルムからなる
銅張りフイルムからなり、また、電極部分の半田メッキ
が電解メッキにて行われる。本製造工程における穴明け
加工および銅スルーホールメッキは、ＦＰＣ２の表裏面
回路パターンを接続するためのものである。ここで、第
四電極群５ｂにスルーホール７を形成する場合には、上
記穴明け加工において同時に形成することとする。 次に、ＰＷＢ１とＦＰＣ２との接合工程を説明する。
【００２２】該接合工程は、図６の如く、まずＰＷＢ１
の電極群３ａ，３ｂの各電極に半田印刷が行われ、次い
で該ＰＷＢ１をリフローし、その後ＦＰＣ２と半田付接
合される。 前記半田印刷工程における使用材料は、半田ペースト粒
径０．０１〜０．０４ｍｍφ，粘度１８０ｐａ・ｓｅｃ
の共晶半田ペーストを使用し、使用治具として０．１ｍ
ｍ厚のメタルマスクでその開口部は８０％のものを使用
し、以下の印刷条件で厚さ０．０７±０．０２ｍｍの予
備半田が得られる。前記印刷条件は、ステージ硬度：８
０〜８５°，ステージ圧力：３ｋｇ／ｃｍ２，メタル版
−基板間隔：０ｍｍ，ステージ速度：３５ｍｍ／ｓｅｃ
とする。このようにして印刷されたＰＷＢ１の半田ペー
スト印刷後の状態を図７に示す。図中、９は半田ペース
トである。
の電極群３ａ，３ｂの各電極に半田印刷が行われ、次い
で該ＰＷＢ１をリフローし、その後ＦＰＣ２と半田付接
合される。 前記半田印刷工程における使用材料は、半田ペースト粒
径０．０１〜０．０４ｍｍφ，粘度１８０ｐａ・ｓｅｃ
の共晶半田ペーストを使用し、使用治具として０．１ｍ
ｍ厚のメタルマスクでその開口部は８０％のものを使用
し、以下の印刷条件で厚さ０．０７±０．０２ｍｍの予
備半田が得られる。前記印刷条件は、ステージ硬度：８
０〜８５°，ステージ圧力：３ｋｇ／ｃｍ２，メタル版
−基板間隔：０ｍｍ，ステージ速度：３５ｍｍ／ｓｅｃ
とする。このようにして印刷されたＰＷＢ１の半田ペー
スト印刷後の状態を図７に示す。図中、９は半田ペース
トである。
【００２３】前記リフロー工程では、例えば予熱時温
度：１５０±１０℃，時間：６０±１０秒、ピーク時温
度：２３０±１０℃，時間：３±１秒とし、遠赤外線過
熱方式炉を使用する。
度：１５０±１０℃，時間：６０±１０秒、ピーク時温
度：２３０±１０℃，時間：３±１秒とし、遠赤外線過
熱方式炉を使用する。
【００２４】前記半田付工程では、図１２に示すような
パルスヒートツール６を使用し、ＦＰＣ２の半田付部温
度：２５０±１０℃，時間：４±１秒，圧着荷重：３±
０．５ｋｇにて半田付接合を行う。
パルスヒートツール６を使用し、ＦＰＣ２の半田付部温
度：２５０±１０℃，時間：４±１秒，圧着荷重：３±
０．５ｋｇにて半田付接合を行う。
【００２５】ここで、パルスヒートツール６の寸法は、
例えば半田付部の電極幅０．４ｍｍ，電極間幅０．４ｍ
ｍ，接続ポイント数４５箇所，電極長さ１．５ｍｍであ
る場合には、従来例のような一列配置では３６ｍｍ要す
るのに対し、本実施例の二列配置は２５ｍｍとすること
が可能である。
例えば半田付部の電極幅０．４ｍｍ，電極間幅０．４ｍ
ｍ，接続ポイント数４５箇所，電極長さ１．５ｍｍであ
る場合には、従来例のような一列配置では３６ｍｍ要す
るのに対し、本実施例の二列配置は２５ｍｍとすること
が可能である。
【００２６】このように本実施例のフレキシブルプリン
ト基板と硬質基板との電極接合構造によれば、電極配置
を従来一列配置としていたものを複数列配置とすること
により、電極接続部分の長さ方向の短小化が可能とな
り、小型化が図れる。これによって、パルスヒートツー
ル６の長さ寸法を低減することができるとともに、ＰＷ
Ｂ１のソリを低減することができ、ソリの影響による接
触不良が低減される。
ト基板と硬質基板との電極接合構造によれば、電極配置
を従来一列配置としていたものを複数列配置とすること
により、電極接続部分の長さ方向の短小化が可能とな
り、小型化が図れる。これによって、パルスヒートツー
ル６の長さ寸法を低減することができるとともに、ＰＷ
Ｂ１のソリを低減することができ、ソリの影響による接
触不良が低減される。
【００２７】しかしながら、単に電極配置を複数列配置
とするのみであれば、奥に配置された電極同士の半田付
接合時には次の問題を生じる。すなわち、電極の予備半
田量にバラツキがあった場合である。例えば予備半田量
が少ないとＰＷＢ１のソリの影響でＦＰＣ上方から加熱
治具６で圧着するとき、ソリの分だけ基板が窪んだ状態
となり、半田ペースト９が加熱治具６に押されず熔融不
良となり接合されない。これに対し、多すぎると、図８
の如く外側に配置された電極同士の半田付接合は余分な
半田がＦＰＣ２の端面に球状に押し出され短絡は起こし
難いが、もし短絡しても半田ゴテで修正可能である。一
方、奥に配置された電極同士の半田付接合は、図９の如
く加熱治具６で押された半田が隣接する導体と短絡した
とき、半田ゴテを直接その部分に当てることができず修
正ができない。このように奥に配置された電極同士の電
極は予備半田量に影響を受け易い。
とするのみであれば、奥に配置された電極同士の半田付
接合時には次の問題を生じる。すなわち、電極の予備半
田量にバラツキがあった場合である。例えば予備半田量
が少ないとＰＷＢ１のソリの影響でＦＰＣ上方から加熱
治具６で圧着するとき、ソリの分だけ基板が窪んだ状態
となり、半田ペースト９が加熱治具６に押されず熔融不
良となり接合されない。これに対し、多すぎると、図８
の如く外側に配置された電極同士の半田付接合は余分な
半田がＦＰＣ２の端面に球状に押し出され短絡は起こし
難いが、もし短絡しても半田ゴテで修正可能である。一
方、奥に配置された電極同士の半田付接合は、図９の如
く加熱治具６で押された半田が隣接する導体と短絡した
とき、半田ゴテを直接その部分に当てることができず修
正ができない。このように奥に配置された電極同士の電
極は予備半田量に影響を受け易い。
【００２８】そこで、本実施例のように、第二電極群３
ｂの各電極内にスルーホール７を設けることによって、
予備半田量を多い目にしておけば、余分な半田を前記ス
ルーホール７にて毛細管現象によって確実に吸収するこ
とができ、短絡することなく安定した接合が行える。
ｂの各電極内にスルーホール７を設けることによって、
予備半田量を多い目にしておけば、余分な半田を前記ス
ルーホール７にて毛細管現象によって確実に吸収するこ
とができ、短絡することなく安定した接合が行える。
【００２９】また、ＦＰＣ２の第四電極群の各電極内に
おいてもスルーホールを設けることによって、より効果
的に余分な半田量を吸収でき、電極間の短絡を防止する
ことが可能となる。
おいてもスルーホールを設けることによって、より効果
的に余分な半田量を吸収でき、電極間の短絡を防止する
ことが可能となる。
【００３０】上記実施例においては、電極の配置を２列
配置とした実施例について説明したが、本発明は上記実
施例に限定されるものではなく、例えば図１０に示すよ
うな３列配置としてなるものであっても良い。図１０
（ａ）は硬質基板の電極パターンの構造を示す平面図で
あり、（ｂ）はフレキシブルプリント基板の電極パター
ンの構造を示す平面図である。
配置とした実施例について説明したが、本発明は上記実
施例に限定されるものではなく、例えば図１０に示すよ
うな３列配置としてなるものであっても良い。図１０
（ａ）は硬質基板の電極パターンの構造を示す平面図で
あり、（ｂ）はフレキシブルプリント基板の電極パター
ンの構造を示す平面図である。
【００３１】該構成は、上記実施例において、さらにＰ
ＷＢ１に第五電極群３ｃ，ＦＰＣ２に第六電極群５ｃを
上記第二電極群３ｂおよび第四電極群５ｂと同ピッチで
あって、上記第二電極群３ｂおよび第四電極群５ｂの電
極間の中心に対応する位置に電極の中心が位置するよう
配置してなるものである。前記第六電極群５ｃには、ス
ルーホール７が設けられてなる構成である。
ＷＢ１に第五電極群３ｃ，ＦＰＣ２に第六電極群５ｃを
上記第二電極群３ｂおよび第四電極群５ｂと同ピッチで
あって、上記第二電極群３ｂおよび第四電極群５ｂの電
極間の中心に対応する位置に電極の中心が位置するよう
配置してなるものである。前記第六電極群５ｃには、ス
ルーホール７が設けられてなる構成である。
【００３２】該構成によれば、電極接合部分の長さをさ
らに低減する。
らに低減する。
【００３３】上述した実施例において、互いの電極群の
電極ピッチの関係は、例えばＦＰＣ２を用いて説明する
と端部側電極群５ａと内部側電極群５ｂ，５ｃとの電極
ピッチの比を１：２としているが、本発明としてはこれ
以上の比を設けても良い。この比は、安定した接合が行
える電極幅をもたせ、且つ引き出し線が安定して引き出
すことのできる程度であれば良く、限定されるものでは
ない。また、内部側電極群５ｂ，５ｃにおいても、例え
ば第四電極群５ｂと第六電極群５ｃとを異なる電極ピッ
チとしても良い。
電極ピッチの関係は、例えばＦＰＣ２を用いて説明する
と端部側電極群５ａと内部側電極群５ｂ，５ｃとの電極
ピッチの比を１：２としているが、本発明としてはこれ
以上の比を設けても良い。この比は、安定した接合が行
える電極幅をもたせ、且つ引き出し線が安定して引き出
すことのできる程度であれば良く、限定されるものでは
ない。また、内部側電極群５ｂ，５ｃにおいても、例え
ば第四電極群５ｂと第六電極群５ｃとを異なる電極ピッ
チとしても良い。
【００３４】
【発明の効果】以上説明したように、本発明の請求項１
記載のフレキシブルプリント基板と硬質基板との電極接
合構造によれば、電極パターンの配置を複数列配置とし
ているので、電極接合部分の長さを低減することがで
き、硬質基板のソリによる接合不良、加熱治具等の長さ
が低減される。また、スルーホールにて余分な半田量は
吸収されるので、電極間の短絡が防止される。
記載のフレキシブルプリント基板と硬質基板との電極接
合構造によれば、電極パターンの配置を複数列配置とし
ているので、電極接合部分の長さを低減することがで
き、硬質基板のソリによる接合不良、加熱治具等の長さ
が低減される。また、スルーホールにて余分な半田量は
吸収されるので、電極間の短絡が防止される。
【００３５】また、フレキシブルプリント基板の内部側
電極群においてもスルーホールを備える構成とすれば、
より効果的に余分な半田量を吸収でき、電極間の短絡を
防止することができる。
電極群においてもスルーホールを備える構成とすれば、
より効果的に余分な半田量を吸収でき、電極間の短絡を
防止することができる。
【図１】本発明の一実施例を示す平面図であり、（ａ）
は硬質基板を示し、（ｂ）はフレキシブルプリント基板
を示す。
は硬質基板を示し、（ｂ）はフレキシブルプリント基板
を示す。
【図２】一般的な硬質基板とフレキシブルプリント基板
との電極接合構造を示す図である。
との電極接合構造を示す図である。
【図３】硬質基板の構成を示す平面図であり、（ａ）は
表面側を示し、（ｂ）は裏面側を示す。
表面側を示し、（ｂ）は裏面側を示す。
【図４】フレキシブルプリント基板の構成を示す平面図
であり、（ａ）は表面側を示し、（ｂ）は裏面側示す。
であり、（ａ）は表面側を示し、（ｂ）は裏面側示す。
【図５】（ａ）は硬質基板の製造工程を示す図であり、
（ｂ）はフレキシブルプリント基板の製造工程を示す図
である。
（ｂ）はフレキシブルプリント基板の製造工程を示す図
である。
【図６】硬質基板とフレキシブルプリント基板との電極
接合工程を示す図である。
接合工程を示す図である。
【図７】硬質基板の半田ペースト印刷後の状態を示す平
面図である。
面図である。
【図８】電極間の短絡状態を示す平面図である。
【図９】他の電極間の短絡状態を示す平面図である。
【図１０】本発明の他の実施例を示す平面図であり、
（ａ）は硬質基板の電極パターンの構造を示し、（ｂ）
はフレキシブルプリント基板の電極パターンの構造を示
す。
（ａ）は硬質基板の電極パターンの構造を示し、（ｂ）
はフレキシブルプリント基板の電極パターンの構造を示
す。
【図１１】従来例を示す平面図であり、（ａ）は硬質基
板を示し、（ｂ）はフレキシブルプリント基板を示す。
板を示し、（ｂ）はフレキシブルプリント基板を示す。
【図１２】硬質基板とフレキシブルプリント基板との一
般的な電極接合方法を説明するための断面図である。
般的な電極接合方法を説明するための断面図である。
１ 硬質基板（ＰＷＢ） ２ フレキシブルプリント（ＦＰＣ） ３，５ 電極パターン ３ａ 第一電極群 ３ｂ 第二電極群 ３ｃ 第五電極群 ５ａ 第三電極群（端部側電極群） ５ｂ 第四電極群（内部側電極群） ５ｃ 第六電極群（内部側電極群） ７ スルーホール ８ 裏面側回路パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−46589（ＪＰ，Ａ) 特開 平１−319993（ＪＰ，Ａ) 実開 昭63−136374（ＪＰ，Ｕ) 特表 平４−502126（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/14
Claims (2)
- 【請求項１】 それぞれ電極パターンが形成され互いの
電極パターンを重ね合わせて電極接続してなるフレキシ
ブルプリント基板と硬質基板との電極接合構造におい
て、 前記フレキシブルプリント基板は、一端側に複数列の電
極群を備え、該電極群は基板端側に配置された端部側電
極群とその他基板内側に配置された内部側電極群とから
なり、前記内部側電極群は前記端部側電極群よりも広い
電極ピッチにて構成されてなり、前記硬質基板は、前記
端部および内部側電極群に対応する電極群を備え、該硬
質基板の電極群における前記フレキシブルプリント基板
の内部側電極群に対応する電極群の各電極にはスルーホ
ールが設けられ、該スルーホールを介して硬質基板の電
極形成面とは反対側の面に形成された回路パターンと各
電極とが接続された構成からなることを特徴とするフレ
キシブルプリント基板と硬質基板との電極接合構造。 - 【請求項２】 前記硬質基板の電極群における前記フレ
キシブルプリント基板の端部側電極群に対応する電極群
の各電極は、該電極形成面に形成された回路パターンと
接続されてなることを特徴とする請求項１記載のフレキ
シブルプリント基板と硬質基板との電極接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204932A JP3054555B2 (ja) | 1994-08-30 | 1994-08-30 | フレキシブルプリント基板と硬質基板との電極接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204932A JP3054555B2 (ja) | 1994-08-30 | 1994-08-30 | フレキシブルプリント基板と硬質基板との電極接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870167A JPH0870167A (ja) | 1996-03-12 |
| JP3054555B2 true JP3054555B2 (ja) | 2000-06-19 |
Family
ID=16498748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6204932A Expired - Fee Related JP3054555B2 (ja) | 1994-08-30 | 1994-08-30 | フレキシブルプリント基板と硬質基板との電極接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054555B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014126287A1 (ko) * | 2013-02-13 | 2014-08-21 | (주)드림텍 | 분리형 인쇄회로기판의 솔더링 접합 구조 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4277777B2 (ja) * | 2004-09-28 | 2009-06-10 | セイコーエプソン株式会社 | 実装構造体、実装用基板、電気光学装置及び電子機器 |
-
1994
- 1994-08-30 JP JP6204932A patent/JP3054555B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014126287A1 (ko) * | 2013-02-13 | 2014-08-21 | (주)드림텍 | 분리형 인쇄회로기판의 솔더링 접합 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870167A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383714B (zh) | 印刷電路板和其連接構造 | |
| US20060125081A1 (en) | Printed circuit board | |
| JP3054555B2 (ja) | フレキシブルプリント基板と硬質基板との電極接合構造 | |
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| JP2877171B2 (ja) | 複合形混成集積回路 | |
| JPH0918108A (ja) | フレキシブルプリント基板の接続構造 | |
| US6420662B1 (en) | Wiring board | |
| JPS6115392A (ja) | プリント配線基板 | |
| JPS5930555Y2 (ja) | プリント基板 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2821070B2 (ja) | 複合プリント基板の接合方法 | |
| JP2004327605A (ja) | プリント基板の接続構造 | |
| JPS5828383Y2 (ja) | 印刷配線板 | |
| JP2000077812A (ja) | 基板の接続方法 | |
| JPH0343724Y2 (ja) | ||
| JPS6364079B2 (ja) | ||
| JPH07170061A (ja) | 電気部品の実装方法 | |
| JPH07122834A (ja) | プリント配線基板の接続構造 | |
| JPH09312453A (ja) | 熱圧着用回路基板 | |
| JPH01143164A (ja) | 表面実装用プリント配線板 | |
| JP2672910B2 (ja) | プリント配線板の半田接続方法 | |
| US6518672B2 (en) | Multi-layer wiring board substrate and semiconductor device using the multi-layer wiring substrate | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JP2699000B2 (ja) | 多層プリント基板の電極接続方法 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |