JP3052579B2 - Ｉｃテスタのストローブマスク回路 - Google Patents
Ｉｃテスタのストローブマスク回路Info
- Publication number
- JP3052579B2 JP3052579B2 JP4158541A JP15854192A JP3052579B2 JP 3052579 B2 JP3052579 B2 JP 3052579B2 JP 4158541 A JP4158541 A JP 4158541A JP 15854192 A JP15854192 A JP 15854192A JP 3052579 B2 JP3052579 B2 JP 3052579B2
- Authority
- JP
- Japan
- Prior art keywords
- strobe
- flip
- flop
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣテスタにおい
て、判定ストローブごとに判定をマスクする場合に、テ
ストピリオドをこえたストローブ設定でもリアルタイム
にマスクするストローブマスク回路についてのものであ
る。
て、判定ストローブごとに判定をマスクする場合に、テ
ストピリオドをこえたストローブ設定でもリアルタイム
にマスクするストローブマスク回路についてのものであ
る。
【０００２】
【従来の技術】次に、従来技術によるＩＣテスタのスト
ローブマスク回路の構成を図５により説明する。図５の
２１、２２Ａ、２２Ｂ、２４Ａおよび２４Ｂはそれぞれ
フリップフロップ（以下、ＦＦという。）、２３Ａと２
３Ｂは一致検出回路、２５Ａと２５Ｂは判定回路であ
る。ＦＦ２１は期待値サンプリング用であり、ＦＦ２２
Ａ・２２Ｂはストローブマスクビットのサンプリング用
である。一致検出回路２３Ａ・２３Ｂはストローブごと
のストローブマスクの検出回路であり、ＦＦ２４Ａ・２
４Ｂはストローブごとのデータサンプリング用である。
判定回路２５Ａ・２５Ｂはストローブごとの判定回路で
あり、図６は図５のタイムチャートである。
ローブマスク回路の構成を図５により説明する。図５の
２１、２２Ａ、２２Ｂ、２４Ａおよび２４Ｂはそれぞれ
フリップフロップ（以下、ＦＦという。）、２３Ａと２
３Ｂは一致検出回路、２５Ａと２５Ｂは判定回路であ
る。ＦＦ２１は期待値サンプリング用であり、ＦＦ２２
Ａ・２２Ｂはストローブマスクビットのサンプリング用
である。一致検出回路２３Ａ・２３Ｂはストローブごと
のストローブマスクの検出回路であり、ＦＦ２４Ａ・２
４Ｂはストローブごとのデータサンプリング用である。
判定回路２５Ａ・２５Ｂはストローブごとの判定回路で
あり、図６は図５のタイムチャートである。
【０００３】１つのストローブで判定をする場合は、期
待値１１はＦＦ２１に入力され、ストローブマスクビッ
ト１５はＦＦ２２Ａに入力され、クロック信号１２によ
りサンプリングされる。そして、一致検出回路２３Ａで
マスクするかどうかを検出し、期待値１１と一致検出回
路２３Ａの出力がマスクデータとして判定回路２５Ａに
入力される。これは、次のクロックが入力されるまで保
持する。
待値１１はＦＦ２１に入力され、ストローブマスクビッ
ト１５はＦＦ２２Ａに入力され、クロック信号１２によ
りサンプリングされる。そして、一致検出回路２３Ａで
マスクするかどうかを検出し、期待値１１と一致検出回
路２３Ａの出力がマスクデータとして判定回路２５Ａに
入力される。これは、次のクロックが入力されるまで保
持する。
【０００４】一方、比較判定データ１６はＦＦ２４Ａに
入力され、判定ストローブ１７によりサンプリングさ
れ、判定回路２５Ａに入力される。そして、サンプリン
グされた期待値サンプリングデータ、マスクデータと比
較判定され、判定結果が出力される。したがって、判定
ストローブ１７は期待値１１とマスクデータが保持され
ている間に設定される必要があり、テストピリオドを越
えて判定をすることはできない。
入力され、判定ストローブ１７によりサンプリングさ
れ、判定回路２５Ａに入力される。そして、サンプリン
グされた期待値サンプリングデータ、マスクデータと比
較判定され、判定結果が出力される。したがって、判定
ストローブ１７は期待値１１とマスクデータが保持され
ている間に設定される必要があり、テストピリオドを越
えて判定をすることはできない。
【０００５】次に、複数ストローブにより判定をする場
合は、ストローブごとに、ストローブマスクビットＮ５
のサンプリング用ＦＦ２２Ｂ、ストローブマスクの一致
検出回路２３Ｂ、データサンプリング用ＦＦ２４Ｂ、判
定回路２５Ｂの回路を設け、比較判定をする。
合は、ストローブごとに、ストローブマスクビットＮ５
のサンプリング用ＦＦ２２Ｂ、ストローブマスクの一致
検出回路２３Ｂ、データサンプリング用ＦＦ２４Ｂ、判
定回路２５Ｂの回路を設け、比較判定をする。
【０００６】図６に示すように、１つのストローブで判
定をする場合と同様に、テストピリオドを越えて判定ス
トローブを設定することはできない。また、多数のスト
ローブセットを必要とする場合、ストローブマスクビッ
トＮ５のサンプリング用ＦＦ２２Ｂ、ストローブマスク
の一致検出回路２３Ｂ、データサンプリング用ＦＦ２４
Ｂ、判定回路２５Ｂをそれぞれ判定ストローブのセット
分もつ必要があるので、回路規模が大きくなる。とく
に、ＩＣテスタでは判定回路が測定ピン分必要なので、
回路規模が大きくなる。
定をする場合と同様に、テストピリオドを越えて判定ス
トローブを設定することはできない。また、多数のスト
ローブセットを必要とする場合、ストローブマスクビッ
トＮ５のサンプリング用ＦＦ２２Ｂ、ストローブマスク
の一致検出回路２３Ｂ、データサンプリング用ＦＦ２４
Ｂ、判定回路２５Ｂをそれぞれ判定ストローブのセット
分もつ必要があるので、回路規模が大きくなる。とく
に、ＩＣテスタでは判定回路が測定ピン分必要なので、
回路規模が大きくなる。
【０００７】
【発明が解決しようとする課題】図５では、テストピリ
オドをこえるストローブの設定に対し、ストローブマス
クをすることが困難である。この発明は、テストピリオ
ドをこえるストローブの設定に対しても、ストローブマ
スク機能を実現することを目的とする。また、複数のス
トローブ判定に対し、判定回路を増やすことなく、スト
ローブマスク機能を実現することを目的とする。
オドをこえるストローブの設定に対し、ストローブマス
クをすることが困難である。この発明は、テストピリオ
ドをこえるストローブの設定に対しても、ストローブマ
スク機能を実現することを目的とする。また、複数のス
トローブ判定に対し、判定回路を増やすことなく、スト
ローブマスク機能を実現することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、この発明では、期待値１１をクロック１２でサンプ
リングするＦＦ１Ａと、ストローブマスクビット１５が
入力され、クロック１２でサンプリングするＦＦ１Ｂ
と、ＦＦ１Ｂの出力とストローブ選択１３とマスクイネ
ーブル１４が入力され、ストローブマスクの一致を検出
する一致検出回路１Ｃと、クロック１２でリタイミング
制御するリタイミング制御回路１Ｄと、ＦＦ１Ａおよび
一致検出回路１Ｃの各出力を入力とし、タイミング制御
回路１Ｄの出力でリタイミングを制御されて各入力をそ
れぞれ出力する複数のＦＦ群２と、データ１６をストロ
ーブ１７でサンプリングするＦＦ３Ａと、ストローブ１
７でリタイミング制御するリタイミング制御回路３Ｂ
と、ＦＦ３Ａの出力を入力とし、リタイミング制御回路
３Ｂの出力でリタイミング制御される複数のＦＦ群４
と、ＦＦ群２の各出力とＦＦ群４の出力を入力とする複
数の判定回路群５とを備える
め、この発明では、期待値１１をクロック１２でサンプ
リングするＦＦ１Ａと、ストローブマスクビット１５が
入力され、クロック１２でサンプリングするＦＦ１Ｂ
と、ＦＦ１Ｂの出力とストローブ選択１３とマスクイネ
ーブル１４が入力され、ストローブマスクの一致を検出
する一致検出回路１Ｃと、クロック１２でリタイミング
制御するリタイミング制御回路１Ｄと、ＦＦ１Ａおよび
一致検出回路１Ｃの各出力を入力とし、タイミング制御
回路１Ｄの出力でリタイミングを制御されて各入力をそ
れぞれ出力する複数のＦＦ群２と、データ１６をストロ
ーブ１７でサンプリングするＦＦ３Ａと、ストローブ１
７でリタイミング制御するリタイミング制御回路３Ｂ
と、ＦＦ３Ａの出力を入力とし、リタイミング制御回路
３Ｂの出力でリタイミング制御される複数のＦＦ群４
と、ＦＦ群２の各出力とＦＦ群４の出力を入力とする複
数の判定回路群５とを備える
【０００９】
【作用】次に、この発明によるストローブマスク回路の
構成を図１により説明する。図１の１Ａと１ＢはＦＦ、
１Ｃは一致検出回路、１Ｄと３Ｂはリタイミング制御回
路、２Ａ〜２ＤはＦＦ群、３ＡはＦＦ、４Ａ〜４ＤはＦ
Ｆ群、５Ａ〜５Ｄは判定回路群である。図１は、期待値
１１のリタイミング用ＦＦ群２Ａ〜２Ｄ、データ１６の
リタイミング用ＦＦ群４Ａ〜４Ｄ、判定回路群５Ａ〜５
Ｄがそれぞれ４つの場合を示す。図２は図１のタイムチ
ャートである。
構成を図１により説明する。図１の１Ａと１ＢはＦＦ、
１Ｃは一致検出回路、１Ｄと３Ｂはリタイミング制御回
路、２Ａ〜２ＤはＦＦ群、３ＡはＦＦ、４Ａ〜４ＤはＦ
Ｆ群、５Ａ〜５Ｄは判定回路群である。図１は、期待値
１１のリタイミング用ＦＦ群２Ａ〜２Ｄ、データ１６の
リタイミング用ＦＦ群４Ａ〜４Ｄ、判定回路群５Ａ〜５
Ｄがそれぞれ４つの場合を示す。図２は図１のタイムチ
ャートである。
【００１０】ＦＦ１Ａは期待値１１をクロック１２でサ
ンプリングし、ＦＦ１Ｂはストローブマスクビット１５
が入力され、クロック１２でサンプリングする。一致検
出回路１ＣはＦＦ１Ｂの出力とストローブ選択１３とマ
スクイネーブル１４が入力され、ストローブマスクの一
致を検出する。リタイミング制御回路１Ｄはクロック１
２でリタイミング制御し、複数のフリップフロップ群２
Ａ〜２ＤはＦＦ１Ａの出力を入力とし、リタイミング制
御回路１Ｄの出力でリタイミング制御される。ＦＦ３Ａ
はデータ１６をストローブ１７でサンプリングし、リタ
イミング制御回路３Ｂはストローブ１７でリタイミング
制御する。複数のＦＦ群４Ａ〜４ＤはＦＦ３Ａの出力を
入力とし、リタイミング制御回路３Ｂの出力でリタイミ
ングを制御される。複数の判定回路群５Ａ〜５ＤはＦＦ
群２Ａ〜２Ｄの出力とＦＦ群４Ａ〜４Ｄの出力を入力と
する。
ンプリングし、ＦＦ１Ｂはストローブマスクビット１５
が入力され、クロック１２でサンプリングする。一致検
出回路１ＣはＦＦ１Ｂの出力とストローブ選択１３とマ
スクイネーブル１４が入力され、ストローブマスクの一
致を検出する。リタイミング制御回路１Ｄはクロック１
２でリタイミング制御し、複数のフリップフロップ群２
Ａ〜２ＤはＦＦ１Ａの出力を入力とし、リタイミング制
御回路１Ｄの出力でリタイミング制御される。ＦＦ３Ａ
はデータ１６をストローブ１７でサンプリングし、リタ
イミング制御回路３Ｂはストローブ１７でリタイミング
制御する。複数のＦＦ群４Ａ〜４ＤはＦＦ３Ａの出力を
入力とし、リタイミング制御回路３Ｂの出力でリタイミ
ングを制御される。複数の判定回路群５Ａ〜５ＤはＦＦ
群２Ａ〜２Ｄの出力とＦＦ群４Ａ〜４Ｄの出力を入力と
する。
【００１１】図１はＦＦ１Ａで期待値１１をサンプリン
グし、ＦＦ１Ｂでストローブマスクビット１５をサンプ
リングし、ストローブマスクを検出したマスク情報をリ
タイミングすることで、複数クロックにわたり期待値、
マスク情報を保持することができ、ＦＦ３Ａで比較判定
データ１６をストローブ１７でサンプリングし、そのデ
ータをリタイミングすることで複数ストローブにわたり
データを保持することができる。複数クロックにわたり
保持された期待値とマスク情報と、複数ストローブにわ
たり保持されたデータを判定回路群５Ａ〜５Ｄで比較判
定し、テストピリオドを越えるストローブ設定に対して
も、ストローブマスク機能をリアルタイムに実現する。
グし、ＦＦ１Ｂでストローブマスクビット１５をサンプ
リングし、ストローブマスクを検出したマスク情報をリ
タイミングすることで、複数クロックにわたり期待値、
マスク情報を保持することができ、ＦＦ３Ａで比較判定
データ１６をストローブ１７でサンプリングし、そのデ
ータをリタイミングすることで複数ストローブにわたり
データを保持することができる。複数クロックにわたり
保持された期待値とマスク情報と、複数ストローブにわ
たり保持されたデータを判定回路群５Ａ〜５Ｄで比較判
定し、テストピリオドを越えるストローブ設定に対して
も、ストローブマスク機能をリアルタイムに実現する。
【００１２】サンプリングされた期待値１１、マスクビ
ット１５、ストローブ選択信号１３及びマスクイネーブ
ル信号１４により一致検出されたマスク情報をクロック
１２でリタイミング制御（４分周）することで、ＦＦ群
２Ａ〜２Ｄに４クロックの間保持させることができる。
ット１５、ストローブ選択信号１３及びマスクイネーブ
ル信号１４により一致検出されたマスク情報をクロック
１２でリタイミング制御（４分周）することで、ＦＦ群
２Ａ〜２Ｄに４クロックの間保持させることができる。
【００１３】一方、判定データ１６は、ＦＦ３Ａに入力
され、ストローブ１７でサンプリングされ、ストローブ
１７でリタイミング制御（４分周）することで、リタイ
ミング用ＦＦ４Ａ〜４Ｄに４ストローブの間保持され
る。４クロック分保持される期待値と、マスク情報４ス
トローブ分保持されるデータはそれぞれ判定回路５Ａ〜
５Ｄに順番に入力され、ストローブによって制御される
制御信号で、判定回路５Ａ〜５Ｄを順番に選ぶことによ
り、ストローブでサンプリングされたデータの判定結果
が順番に出力される。ＦＦ２Ａ〜２Ｄに４クロック分の
期待値とマスク情報が保持されているので、４クロック
の間でストローブを設定し、比較判定し、ストローブマ
スク機能を実現することができる。
され、ストローブ１７でサンプリングされ、ストローブ
１７でリタイミング制御（４分周）することで、リタイ
ミング用ＦＦ４Ａ〜４Ｄに４ストローブの間保持され
る。４クロック分保持される期待値と、マスク情報４ス
トローブ分保持されるデータはそれぞれ判定回路５Ａ〜
５Ｄに順番に入力され、ストローブによって制御される
制御信号で、判定回路５Ａ〜５Ｄを順番に選ぶことによ
り、ストローブでサンプリングされたデータの判定結果
が順番に出力される。ＦＦ２Ａ〜２Ｄに４クロック分の
期待値とマスク情報が保持されているので、４クロック
の間でストローブを設定し、比較判定し、ストローブマ
スク機能を実現することができる。
【００１４】次に、この発明による他のストローブマス
ク回路の構成を図３により説明する。図３の３Ｃはスト
ローブ識別回路、６Ａ〜６Ｄはセレクタ群であり、スト
ローブのセット分のストローブマスクビットサンプリン
グ用ＦＦとストローブマスク一致検出回路を備え、その
他は図１と同じものである。すなわち、図３は複数スト
ローブのストローブマスク機能を実現する回路であり、
期待値１１のリタイミングＦＦ群２Ａ〜２Ｄ、データ１
６のリタイミングＦＦ群４Ａ〜４Ｄ、ストローブマスク
情報セレクタ群６Ａ〜６Ｄ、判定回路群５Ａ〜５Ｄは４
つ、ストローブはストローブ１７・Ｎ７の２つの場合を
示す。図４は図３のタイムチャートである。
ク回路の構成を図３により説明する。図３の３Ｃはスト
ローブ識別回路、６Ａ〜６Ｄはセレクタ群であり、スト
ローブのセット分のストローブマスクビットサンプリン
グ用ＦＦとストローブマスク一致検出回路を備え、その
他は図１と同じものである。すなわち、図３は複数スト
ローブのストローブマスク機能を実現する回路であり、
期待値１１のリタイミングＦＦ群２Ａ〜２Ｄ、データ１
６のリタイミングＦＦ群４Ａ〜４Ｄ、ストローブマスク
情報セレクタ群６Ａ〜６Ｄ、判定回路群５Ａ〜５Ｄは４
つ、ストローブはストローブ１７・Ｎ７の２つの場合を
示す。図４は図３のタイムチャートである。
【００１５】ストローブ識別回路３Ｃは入力されたスト
ローブがどのストローブなのか検出し、セレクタ群６Ａ
〜６ＤはＦＦ群２Ａ〜２Ｄのマスク情報出力をＦＦ群４
Ａ〜４Ｄのストローブ識別信号出力で選択する。図３で
は、ストローブ識別信号をリタイミングし、マスク情報
をセレクタ群６Ａ〜６Ｄで選択することにより、入力ス
トローブに対応したストローブマスク情報を選択し、判
定回路群５Ａ〜５Ｄで比較判定する。図３によれば、複
数のストローブ判定に対し、テストピリオドを越えたス
トローブ設定をした場合でも、ストローブマスク機能の
実現を可能とする。
ローブがどのストローブなのか検出し、セレクタ群６Ａ
〜６ＤはＦＦ群２Ａ〜２Ｄのマスク情報出力をＦＦ群４
Ａ〜４Ｄのストローブ識別信号出力で選択する。図３で
は、ストローブ識別信号をリタイミングし、マスク情報
をセレクタ群６Ａ〜６Ｄで選択することにより、入力ス
トローブに対応したストローブマスク情報を選択し、判
定回路群５Ａ〜５Ｄで比較判定する。図３によれば、複
数のストローブ判定に対し、テストピリオドを越えたス
トローブ設定をした場合でも、ストローブマスク機能の
実現を可能とする。
【００１６】２つのストローブで判定をする場合、サン
プリングされた期待値と、２つのストローブマスク情報
は、リタイミング制御（２分周）することで、ＦＦ２Ａ
とＦＦ２Ｂ、ＦＦ２ＣとＦＦ２Ｄにそれぞれ同じ内容が
２クロックの間保持される。一方、ＦＦ３Ａでサンプリ
ングされたデータ１６とそのサンプリングしたストロー
ブがストローブ１７かストローブＮ７かを検出した信号
は、ストローブでリタイミング制御（４分周）され、Ｆ
Ｆ群４Ａ〜４Ｄにそれぞれ４ストローブの間保持され
る。
プリングされた期待値と、２つのストローブマスク情報
は、リタイミング制御（２分周）することで、ＦＦ２Ａ
とＦＦ２Ｂ、ＦＦ２ＣとＦＦ２Ｄにそれぞれ同じ内容が
２クロックの間保持される。一方、ＦＦ３Ａでサンプリ
ングされたデータ１６とそのサンプリングしたストロー
ブがストローブ１７かストローブＮ７かを検出した信号
は、ストローブでリタイミング制御（４分周）され、Ｆ
Ｆ群４Ａ〜４Ｄにそれぞれ４ストローブの間保持され
る。
【００１７】図４のようにストローブが１→Ｎ→Ｎ→１
…と入力された場合、ストローブ識別検出回路３Ｃの出
力は、ＦＦ４Ａに１、ＦＦ４ＢにＮ、ＦＦ４ＣにＮ、Ｆ
Ｆ４Ｄに１と保持され、それぞれセレクタ６Ａ〜６Ｄに
マスク情報のセレクト信号として入力され、ストローブ
にあったマスク情報が選択され、期待値、データととも
に判定回路群５Ａ〜５Ｄに入力される。そして、ストロ
ーブで制御される制御信号で判定回路群５Ａ〜５Ｄを順
番に選ぶことにより、ストローブでサンプリングされた
データの判定結果が順番に出力される。ＦＦ２Ａ〜２Ｄ
に２クロック分期待値とマスク情報が保持されるので、
２クロックの間で２つのストローブを設定し、比較判定
し、ストローブマスク機能を実現することができる。
…と入力された場合、ストローブ識別検出回路３Ｃの出
力は、ＦＦ４Ａに１、ＦＦ４ＢにＮ、ＦＦ４ＣにＮ、Ｆ
Ｆ４Ｄに１と保持され、それぞれセレクタ６Ａ〜６Ｄに
マスク情報のセレクト信号として入力され、ストローブ
にあったマスク情報が選択され、期待値、データととも
に判定回路群５Ａ〜５Ｄに入力される。そして、ストロ
ーブで制御される制御信号で判定回路群５Ａ〜５Ｄを順
番に選ぶことにより、ストローブでサンプリングされた
データの判定結果が順番に出力される。ＦＦ２Ａ〜２Ｄ
に２クロック分期待値とマスク情報が保持されるので、
２クロックの間で２つのストローブを設定し、比較判定
し、ストローブマスク機能を実現することができる。
【００１８】図３のＦＦ群２Ａ〜２Ｄ、ＦＦ群４Ａ〜４
Ｄ、セレクタ群６Ａ〜６Ｄ、判定回路群５Ａ〜５Ｄを増
やすことにより、さらに多クロックにわたるストローブ
マスク機能を実現することができる。
Ｄ、セレクタ群６Ａ〜６Ｄ、判定回路群５Ａ〜５Ｄを増
やすことにより、さらに多クロックにわたるストローブ
マスク機能を実現することができる。
【００１９】
【発明の効果】この発明によれば、期待値、マスク情
報、データをリタイミングし、複数レートにわたりデー
タを保持するので、テストピリオドをこえるストローブ
の設定に対してもストローブマスク機能を実現すること
ができる。また、ストローブ識別検出回路を追加し、リ
タイミングした情報でマスク情報をセレクトするので、
複数ストローブに対しても、判定回路を増やすことなく
ストローブマスク機能を実現することができる。
報、データをリタイミングし、複数レートにわたりデー
タを保持するので、テストピリオドをこえるストローブ
の設定に対してもストローブマスク機能を実現すること
ができる。また、ストローブ識別検出回路を追加し、リ
タイミングした情報でマスク情報をセレクトするので、
複数ストローブに対しても、判定回路を増やすことなく
ストローブマスク機能を実現することができる。
【図１】この発明によるストローブマスク回路の構成図
である。
である。
【図２】図１のタイムチャートである。
【図３】この発明による他のストローブマスク回路の構
成図である。
成図である。
【図４】図３のタイムチャートである。
【図５】従来技術によるストローブマスク回路の構成図
である。
である。
【図６】図５のタイムチャートである。
１Ａ 期待値サンプリング用のＦＦ（フリップフロッ
プ） １Ｂ ストローブマスクビットサンプリング用のＦＦ １Ｃ ストローブマスクの一致検出回路 １Ｄ クロックのリタイミング制御回路 ２Ａ〜２Ｄ リタイミング用のＦＦ群 ３Ａ 判定データサンプリング用のＦＦ ３Ｂ ストローブのリタイミング制御回路 ３Ｃ ストローブ識別検出回路 ４Ａ〜４Ｄ リタイミング用のＦＦ群 ５Ａ〜５Ｄ 判定回路群 ６Ａ〜６Ｄ ストローブマスク情報のセレクタ群
プ） １Ｂ ストローブマスクビットサンプリング用のＦＦ １Ｃ ストローブマスクの一致検出回路 １Ｄ クロックのリタイミング制御回路 ２Ａ〜２Ｄ リタイミング用のＦＦ群 ３Ａ 判定データサンプリング用のＦＦ ３Ｂ ストローブのリタイミング制御回路 ３Ｃ ストローブ識別検出回路 ４Ａ〜４Ｄ リタイミング用のＦＦ群 ５Ａ〜５Ｄ 判定回路群 ６Ａ〜６Ｄ ストローブマスク情報のセレクタ群
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28
Claims (2)
- 【請求項１】 期待値(11)をクロック(12)でサンプリン
グする第１のフリップフロップ(1A)と、 ストローブマスクビット(15)が入力され、クロック(12)
でサンプリングする第２のフリップフロップ(1B)と、 第２のフリップフロップ(1B)の出力とストローブ選択(1
3)とマスクイネーブル(14)が入力され、ストローブマス
クの一致を検出する一致検出回路(1C)と、 クロック(12)でリタイミングを制御する第１のリタイミ
ング制御回路(1D)と、 第１のフリップフロップ(1A)および一致検出回路(1C)の
各出力を入力とし、第１のリタイミング制御回路(1D)の
出力でリタイミング制御されて各入力をそれぞれ出力す
る第１の複数のフリップフロップ群(2)と、 データ(16)をストローブ(17)でサンプリングする第３の
フリップフロップ(3A)と、 ストローブ(17)でリタイミング制御する第２のリタイミ
ング制御回路(3B)と、 第３のフリップフロップ(3A)の出力を入力とし、第２の
リタイミング制御回路(3B)の出力でリタイミング制御さ
れる第２の複数のフリップフロップ群(4)と、 第１のフリップフロップ群(2)の各出力と第２のフリッ
プフロップ群(4)の出力を入力とする複数の判定回路群
(5)とを備えることを特徴とするＩＣテスタのストロー
ブマスク回路。 - 【請求項２】 期待値(11)をクロック(12)でサンプリン
グする第１のフリップフロップ(1A)と、 ストローブマスクビット(15)が入力され、クロック(12)
でサンプリングする第２のフリップフロップ(1B)と、 第２のフリップフロップ(1B)の出力とストローブ選択(1
3)とマスクイネーブル(14)が入力され、ストローブマス
クの一致を検出する一致検出回路(1C)と、 クロック(12)でリタイミング制御する第１のリタイミン
グ制御回路(1D)と、 第１のフリップフロップ(1A)および一致検出回路(1C)の
各出力を入力とし、第１のリタイミング制御回路(1D)の
出力でリタイミング制御されて各入力をそれぞれ出力す
る第１の複数のフリップフロップ群(2)と、 データ(16)をストローブ(17)とストローブ(N7)でサンプ
リングする第３のフリップフロップ(3A)と、 ストローブ(17)とストローブ(N7)を入力とするストロー
ブ検出回路(3C)と、 ストローブ(17)とストローブ(N7)でリタイミング制御す
る第２のリタイミング制御回路(3B)と、 第３のフリップフロップ(3A)およびストローブ検出回路
(3C)の各出力を入力とし、第２のリタイミング制御回路
(3B)の出力でリタイミング制御されて各入力をそれぞれ
出力する第２の複数のフリップフロップ群(4)と、 第１のフリップフロップ群(2)に入力された一致検出回
路(1C)の出力と第２のフリップフロップ群(4)に入力さ
れたストローブ検出回路(3C)の出力を入力とし、マスク
データを選択する複数のセレクタ群(6)と、 複数のセレクタ群(6)の出力と第１のフリップフロップ
群(2)に入力された第１のフリップフロップ(1A)の出力
と 第２のフリップフロップ群(4)に入力された第３のフ
リップフロップ(3A)の出力を入力とする複数の判定回路
群(5)とを備えることを特徴とするＩＣテスタのストロ
ーブマスク回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158541A JP3052579B2 (ja) | 1992-05-26 | 1992-05-26 | Ｉｃテスタのストローブマスク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158541A JP3052579B2 (ja) | 1992-05-26 | 1992-05-26 | Ｉｃテスタのストローブマスク回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05333107A JPH05333107A (ja) | 1993-12-17 |
| JP3052579B2 true JP3052579B2 (ja) | 2000-06-12 |
Family
ID=15673965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4158541A Expired - Lifetime JP3052579B2 (ja) | 1992-05-26 | 1992-05-26 | Ｉｃテスタのストローブマスク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052579B2 (ja) |
-
1992
- 1992-05-26 JP JP4158541A patent/JP3052579B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05333107A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2716277B1 (fr) | Analyseur logique à sur-échantillonnage. | |
| CN114280454A (zh) | 芯片测试方法、装置、芯片测试机及存储介质 | |
| EP0273642A2 (en) | Apparatus for reading data from memory | |
| JP3052579B2 (ja) | Ｉｃテスタのストローブマスク回路 | |
| US6246971B1 (en) | Testing asynchronous circuits | |
| JP2001507809A (ja) | コアのテスト制御 | |
| US6378092B1 (en) | Integrated circuit testing | |
| JP3656682B2 (ja) | Ｉｃテスタの判定回路 | |
| JP3047884B2 (ja) | 論理合成方法および装置 | |
| JPS61195431A (ja) | 自動検査可能なパリテイチエツク回路 | |
| JPH0740059B2 (ja) | 超大規模集積回路の試験容易化方法 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JPH01210875A (ja) | プリスケーラのテスト方法 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH02306180A (ja) | 論理回路シミユレーシヨン用期待値抽出方法 | |
| JPH026772A (ja) | 集積回路 | |
| JPH0829487A (ja) | Ｄｕｔの良否判定回路 | |
| JPH0675099B2 (ja) | 入力回路装置 | |
| JPH05101136A (ja) | 網羅率測定方式 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPS6065621A (ja) | 集積回路 | |
| JPS62137575A (ja) | 論理回路試験機 | |
| JPS6116099B2 (ja) | ||
| JPS62225970A (ja) | シリアルデ−タ検査装置 | |
| JPS63159773A (ja) | 高集積回路試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |