JP3050310B2 - Ｖｐ切替制御回路 - Google Patents
Ｖｐ切替制御回路Info
- Publication number
- JP3050310B2 JP3050310B2 JP10254473A JP25447398A JP3050310B2 JP 3050310 B2 JP3050310 B2 JP 3050310B2 JP 10254473 A JP10254473 A JP 10254473A JP 25447398 A JP25447398 A JP 25447398A JP 3050310 B2 JP3050310 B2 JP 3050310B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- information
- cell
- routing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＶＰ切替制御回路に
関し、特にＶＰ（Ｖｉｒｔｕａｌ Ｐａｔｈ：仮想パ
ス）切替を行うためのルーティング情報を更新するＶＰ
切替制御回路に関する。
関し、特にＶＰ（Ｖｉｒｔｕａｌ Ｐａｔｈ：仮想パ
ス）切替を行うためのルーティング情報を更新するＶＰ
切替制御回路に関する。
【０００２】
【従来の技術】従来、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕ
ｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）
伝送装置においては、ＶＰ切替制御回路がＶＰ切替を行
うためのルーティング情報を更新することを目的として
用いられている。
ｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）
伝送装置においては、ＶＰ切替制御回路がＶＰ切替を行
うためのルーティング情報を更新することを目的として
用いられている。
【０００３】図９は従来のＶＰ切替制御回路の一例を示
すブロック図である。制御セル情報生成回路８３はＶＰ
−ＡＰＳセル終端回路８１においてＶＰ切替用のＯＡＭ
（Ｏｐｅｒａｔｉｏｎ，Ａｄｍｉｎｉｓｔｒａｔｉｏｎ
ａｎｄ Ｍａｉｎｔｅｎａｎｃｅ）セル（以下、ＶＰ
−ＡＰＳセルとする）を検出した場合、図１０（ａ）に
示すようなＶＰ−ＡＰＳセルフォーマットから冗長な部
分を削除し、図１０（ｂ）に示すような装置内セルフォ
ーマットに変換し、装置内セル情報８０２として制御セ
ル挿入回路８２に送出する。
すブロック図である。制御セル情報生成回路８３はＶＰ
−ＡＰＳセル終端回路８１においてＶＰ切替用のＯＡＭ
（Ｏｐｅｒａｔｉｏｎ，Ａｄｍｉｎｉｓｔｒａｔｉｏｎ
ａｎｄ Ｍａｉｎｔｅｎａｎｃｅ）セル（以下、ＶＰ
−ＡＰＳセルとする）を検出した場合、図１０（ａ）に
示すようなＶＰ−ＡＰＳセルフォーマットから冗長な部
分を削除し、図１０（ｂ）に示すような装置内セルフォ
ーマットに変換し、装置内セル情報８０２として制御セ
ル挿入回路８２に送出する。
【０００４】制御セル挿入回路８２は装置内セル情報８
０２を受信すると、装置内主信号バス８１０において空
きセルを検出した場合に装置内セルを送信する。送出さ
れた装置内セルは主信号バス８１０を経由して制御部７
の制御セル受信回路７３で検出され、制御セル受信回路
７３からメモリ７４に装置内セル情報７０３として記録
されるとともに、制御セル受信回路７３からＣＰＵ７１
に対して割込信号７０４が出力される。
０２を受信すると、装置内主信号バス８１０において空
きセルを検出した場合に装置内セルを送信する。送出さ
れた装置内セルは主信号バス８１０を経由して制御部７
の制御セル受信回路７３で検出され、制御セル受信回路
７３からメモリ７４に装置内セル情報７０３として記録
されるとともに、制御セル受信回路７３からＣＰＵ７１
に対して割込信号７０４が出力される。
【０００５】ＣＰＵ７１は割込信号７０４を受信する
と、メモリ７４に記録されている装置内セル情報の２重
化番号及び選択系を読出し、ソフトウェア内部情報のル
ーティング情報を検索して更新するルーティング情報を
判定する。ＣＰＵ７１は制御部７のシリアルバス終端回
路７２とスイッチング部９のシリアルバス終端回路９１
とを介してルーティングテーブル９２を更新する。
と、メモリ７４に記録されている装置内セル情報の２重
化番号及び選択系を読出し、ソフトウェア内部情報のル
ーティング情報を検索して更新するルーティング情報を
判定する。ＣＰＵ７１は制御部７のシリアルバス終端回
路７２とスイッチング部９のシリアルバス終端回路９１
とを介してルーティングテーブル９２を更新する。
【０００６】
【発明が解決しようとする課題】上述した従来のＶＰ切
替制御回路では、ＶＰ切替トリガであるＶＰ−ＡＰＳセ
ルを基に更新するルーティング情報の検索及びルーティ
ング情報の更新をソフトウェア処理で行っているので、
ルーティング情報の検索時間及びルーティング情報の更
新時間が長くなり、ＶＰ切替時間が長くなるという問題
がある。
替制御回路では、ＶＰ切替トリガであるＶＰ−ＡＰＳセ
ルを基に更新するルーティング情報の検索及びルーティ
ング情報の更新をソフトウェア処理で行っているので、
ルーティング情報の検索時間及びルーティング情報の更
新時間が長くなり、ＶＰ切替時間が長くなるという問題
がある。
【０００７】そこで、本発明の目的は上記の問題点を解
消し、ルーティング切替情報テーブルの縮小化とインタ
フェース部及びスイッチング部の接続構成の簡略化とを
図ることができ、ＶＰ切替時間を短縮することができる
ＶＰ切替制御回路を提供することにある。
消し、ルーティング切替情報テーブルの縮小化とインタ
フェース部及びスイッチング部の接続構成の簡略化とを
図ることができ、ＶＰ切替時間を短縮することができる
ＶＰ切替制御回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明によるＶＰ切替制
御回路は、非同期転送モードの伝送路に接続されるイン
タフェース部と、当該伝送路における仮想パス切替を行
うためのルーティング情報を更新するスイッチング部と
を含むＶＰ切替制御回路であって、前記伝送路からの前
記仮想パス切替用の保守運用管理セルの受信を検出する
検出手段と、前記検出手段が前記保守運用管理セルの受
信を検出した時に前記保守運用管理セルの情報を基に予
め設定された装置内二重化番号を検索する検索手段と、
前記検索手段で検索された前記装置内二重化番号と前記
仮想パスの切替先を示す選択系情報とを付加した情報を
前記スイッチング部に送出する送出手段とを前記インタ
フェース部に備え、前記送出手段から送出された情報の
前記装置内二重化番号及び前記選択系情報から予め設定
されたルーティング切替情報を参照して前記ルーティン
グ情報の更新を行う更新手段を前記スイッチング部に備
え、 前記送出手段は、前記検索手段で検索された前記装
置内二重化番号と前記仮想パスの切替先を示す選択系情
報とを付加した情報を装置内セルとして生成し、少なく
とも前記インタフェース部と前記スイッチング部とを接
続する装置内主信号バスの主信号の空きセルを前記装置
内セルに置き換えて前記スイッチング部に送出するよう
構成している。
御回路は、非同期転送モードの伝送路に接続されるイン
タフェース部と、当該伝送路における仮想パス切替を行
うためのルーティング情報を更新するスイッチング部と
を含むＶＰ切替制御回路であって、前記伝送路からの前
記仮想パス切替用の保守運用管理セルの受信を検出する
検出手段と、前記検出手段が前記保守運用管理セルの受
信を検出した時に前記保守運用管理セルの情報を基に予
め設定された装置内二重化番号を検索する検索手段と、
前記検索手段で検索された前記装置内二重化番号と前記
仮想パスの切替先を示す選択系情報とを付加した情報を
前記スイッチング部に送出する送出手段とを前記インタ
フェース部に備え、前記送出手段から送出された情報の
前記装置内二重化番号及び前記選択系情報から予め設定
されたルーティング切替情報を参照して前記ルーティン
グ情報の更新を行う更新手段を前記スイッチング部に備
え、 前記送出手段は、前記検索手段で検索された前記装
置内二重化番号と前記仮想パスの切替先を示す選択系情
報とを付加した情報を装置内セルとして生成し、少なく
とも前記インタフェース部と前記スイッチング部とを接
続する装置内主信号バスの主信号の空きセルを前記装置
内セルに置き換えて前記スイッチング部に送出するよう
構成している。
【０００９】本発明による他のＶＰ切替制御回路は、非
同期転送モードの伝送路に接続されるインタフェース部
と、当該伝送路における仮想パス切替を行うためのルー
ティング情報を更新するスイッチング部とを含むＶＰ切
替制御回路であって、前記伝送路からの前記仮想パス切
替用の保守運用管理セルの受信を検出する検出手段と、
前記検出手段が前記保守運用管理セルの受信を検出した
時に前記保守運用管理セルの仮想パス識別子と前記仮想
パスの切替先を示す選択系情報と前記インタフェース部
を識別するための識別情報とを付加した情報を前記スイ
ッチング部に送出する送出手段とを前記インタフェース
部に備え、前記送出手段から送出された情報の前記仮想
パス識別子及び前記選択系情報から予め設定されたルー
ティング切替情報を参照して前記ルーティング情報の更
新を行う更新手段を前記スイッチング部に備え、前記送
出手段は、前記保守運用管理セルの仮想パス識別子と前
記仮想パスの切替先を示す選択系情報と前記インタフェ
ース部を識別するための識別情報とを付加した情報を装
置内セルとして生成し、少なくとも前記インタフェース
部と前記スイッチング部とを接続する装置内主信号バス
の主信号の空きセルを前記装置内セルに置き換えて前記
スイッチング部に送出するよう構成している。
同期転送モードの伝送路に接続されるインタフェース部
と、当該伝送路における仮想パス切替を行うためのルー
ティング情報を更新するスイッチング部とを含むＶＰ切
替制御回路であって、前記伝送路からの前記仮想パス切
替用の保守運用管理セルの受信を検出する検出手段と、
前記検出手段が前記保守運用管理セルの受信を検出した
時に前記保守運用管理セルの仮想パス識別子と前記仮想
パスの切替先を示す選択系情報と前記インタフェース部
を識別するための識別情報とを付加した情報を前記スイ
ッチング部に送出する送出手段とを前記インタフェース
部に備え、前記送出手段から送出された情報の前記仮想
パス識別子及び前記選択系情報から予め設定されたルー
ティング切替情報を参照して前記ルーティング情報の更
新を行う更新手段を前記スイッチング部に備え、前記送
出手段は、前記保守運用管理セルの仮想パス識別子と前
記仮想パスの切替先を示す選択系情報と前記インタフェ
ース部を識別するための識別情報とを付加した情報を装
置内セルとして生成し、少なくとも前記インタフェース
部と前記スイッチング部とを接続する装置内主信号バス
の主信号の空きセルを前記装置内セルに置き換えて前記
スイッチング部に送出するよう構成している。
【００１０】すなわち、本発明のＶＰ切替制御回路は、
ＡＴＭ伝送装置におけるＶＰ切替において、ＶＰ切替ト
リガを検出し、対向装置とのハンドシェイクによるＶＰ
切替用のＯＡＭセル（以下ＶＰ−ＡＰＳセル）を受信し
た場合、インタフェース部がＶＰ−ＡＰＳセルの情報か
ら予め記憶している装置内二重化番号を検索し、切替先
である選択系を付加した装置内セルとして送出してい
る。
ＡＴＭ伝送装置におけるＶＰ切替において、ＶＰ切替ト
リガを検出し、対向装置とのハンドシェイクによるＶＰ
切替用のＯＡＭセル（以下ＶＰ−ＡＰＳセル）を受信し
た場合、インタフェース部がＶＰ−ＡＰＳセルの情報か
ら予め記憶している装置内二重化番号を検索し、切替先
である選択系を付加した装置内セルとして送出してい
る。
【００１１】また、スイッチング部は装置内セルを受信
すると、装置内二重化番号及び選択系からルーティング
情報を参照し、ルーティング情報の更新を行っている。
これによって、ＶＰ切替としてのルーティング情報の書
換え時間を短縮することが可能となる。
すると、装置内二重化番号及び選択系からルーティング
情報を参照し、ルーティング情報の更新を行っている。
これによって、ＶＰ切替としてのルーティング情報の書
換え時間を短縮することが可能となる。
【００１２】ＡＴＭ伝送装置では主信号サービスの安全
性を向上させるために、ＶＰ単位（複数のＶＣコネクシ
ョン設定時の終端ＶＰも含む）での冗長構成を設けるこ
とによって、ＶＰ単位での切替機能を実現している。こ
のＶＰ切替の冗長構成は運用システムによって任意の複
数のＶＰを選択し、それらＶＰの組を冗長構成と定義す
ることでサービスの機動性を高くしている。このＶＰ切
替は伝送路故障を検出した場合に対向装置との間でＶＰ
−ＡＰＳセルを使用したハンドシェイク処理を行った上
で切替動作を行っている。
性を向上させるために、ＶＰ単位（複数のＶＣコネクシ
ョン設定時の終端ＶＰも含む）での冗長構成を設けるこ
とによって、ＶＰ単位での切替機能を実現している。こ
のＶＰ切替の冗長構成は運用システムによって任意の複
数のＶＰを選択し、それらＶＰの組を冗長構成と定義す
ることでサービスの機動性を高くしている。このＶＰ切
替は伝送路故障を検出した場合に対向装置との間でＶＰ
−ＡＰＳセルを使用したハンドシェイク処理を行った上
で切替動作を行っている。
【００１３】運用システムから任意のＶＰがＶＰ切替の
冗長構成として設定された場合、制御部に実装されてい
るＣＰＵ（中央処理装置）は冗長構成として指定された
ＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉ
ｅｒ：仮想パス識別子）に対して装置内の任意の２重化
番号を割当て、制御部のシリアルバス終端回路及びイン
タフェース部のシリアルバス終端回路を介してＶＰ切替
情報テーブルにＶＰＩに対応する２重化番号を設定して
いる。
冗長構成として設定された場合、制御部に実装されてい
るＣＰＵ（中央処理装置）は冗長構成として指定された
ＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉ
ｅｒ：仮想パス識別子）に対して装置内の任意の２重化
番号を割当て、制御部のシリアルバス終端回路及びイン
タフェース部のシリアルバス終端回路を介してＶＰ切替
情報テーブルにＶＰＩに対応する２重化番号を設定して
いる。
【００１４】同時に、ＣＰＵは制御部のシリアルバス終
端回路及びスイッチング部のシリアルバス終端回路を介
してルーティング切替情報に対し、該当する２重化番号
の０系選択時のルーティング情報と１系選択時のルーテ
ィング情報とを設定する。
端回路及びスイッチング部のシリアルバス終端回路を介
してルーティング切替情報に対し、該当する２重化番号
の０系選択時のルーティング情報と１系選択時のルーテ
ィング情報とを設定する。
【００１５】ＶＰ−ＡＰＳセル終端回路はＶＰ−ＡＰＳ
セルを終端し、対向装置からのＶＰ切替要求もしくはＶ
Ｐ切替応答であるＶＰ−ＡＰＳセルを受信した場合にＶ
Ｐ−ＡＰＳセル情報判定回路にＶＰ−ＡＰＳセル情報を
送信する。ＶＰ−ＡＰＳセル情報判定回路は受信したＶ
Ｐ−ＡＰＳセル情報のＶＰＩに該当する２重化番号をＶ
Ｐ切替情報テーブルから検索し、検索した２重化番号及
びＶＰ−ＡＰＳセル情報からＶＰ切替先である選択系を
ＶＰ切替制御セル生成回路に送信する。
セルを終端し、対向装置からのＶＰ切替要求もしくはＶ
Ｐ切替応答であるＶＰ−ＡＰＳセルを受信した場合にＶ
Ｐ−ＡＰＳセル情報判定回路にＶＰ−ＡＰＳセル情報を
送信する。ＶＰ−ＡＰＳセル情報判定回路は受信したＶ
Ｐ−ＡＰＳセル情報のＶＰＩに該当する２重化番号をＶ
Ｐ切替情報テーブルから検索し、検索した２重化番号及
びＶＰ−ＡＰＳセル情報からＶＰ切替先である選択系を
ＶＰ切替制御セル生成回路に送信する。
【００１６】ＶＰ切替制御セル生成回路は２重化番号及
び選択系情報を付加した装置内セルを生成して制御セル
挿入回路にセル情報を送信し、制御セル挿入回路は主信
号の空きセルと装置内セルとを置き換えて装置内セルを
送出する。
び選択系情報を付加した装置内セルを生成して制御セル
挿入回路にセル情報を送信し、制御セル挿入回路は主信
号の空きセルと装置内セルとを置き換えて装置内セルを
送出する。
【００１７】スイッチング部の制御セル受信回路は装置
内セルを受信した場合、装置内セル情報をルーティング
情報更新回路に送信する。ルーティング情報更新回路は
受信したセル情報から２重化番号及び選択系情報を抽出
し、２重化番号と選択系情報とを基にルーティング切替
情報から更新するルーティング情報を検索し、ルーティ
ングテーブルの情報を更新する。
内セルを受信した場合、装置内セル情報をルーティング
情報更新回路に送信する。ルーティング情報更新回路は
受信したセル情報から２重化番号及び選択系情報を抽出
し、２重化番号と選択系情報とを基にルーティング切替
情報から更新するルーティング情報を検索し、ルーティ
ングテーブルの情報を更新する。
【００１８】上記のように、ＶＰ切替冗長構成が運用シ
ステムから設定された際にＶＰ切替情報であるルーティ
ング切替情報をスイッチング部に設定し、ＶＰ切替のト
リガであるＶＰ−ＡＰＳセルを受信した場合にインタフ
ェース部からスイッチング部に対して装置内セルを用い
て切替先を通知することで、ＣＰＵ（ソフトウェア）を
介さずにルーティング情報を更新することが可能となる
ので、ＶＰ切替時間を短縮することが可能となる。
ステムから設定された際にＶＰ切替情報であるルーティ
ング切替情報をスイッチング部に設定し、ＶＰ切替のト
リガであるＶＰ−ＡＰＳセルを受信した場合にインタフ
ェース部からスイッチング部に対して装置内セルを用い
て切替先を通知することで、ＣＰＵ（ソフトウェア）を
介さずにルーティング情報を更新することが可能となる
ので、ＶＰ切替時間を短縮することが可能となる。
【００１９】また、ＶＰ切替冗長構成数はサービス上、
装置内で制限があることに着目し、ＶＰ切替冗長構成が
運用システムから設定された際にインタフェース部に対
して装置内における一意な２重化番号を、及びスイッチ
ング部に対してその２重化番号に対する切替情報である
ルーティング情報を夫々設定することによって、ルーテ
ィング切替情報テーブルとして装置内のＶＰ切替冗長構
成数の最大数と同じ数の２重化番号情報の領域のみを確
保することでサービスを実現することが可能となるの
で、ルーティング切替情報テーブルの縮小化を図ること
が可能となる。仮に、２重化番号を割当てない場合には
ルーティング切替情報テーブルとして、インタフェース
部の最大数×ＶＰＩ数の領域が必要となる。
装置内で制限があることに着目し、ＶＰ切替冗長構成が
運用システムから設定された際にインタフェース部に対
して装置内における一意な２重化番号を、及びスイッチ
ング部に対してその２重化番号に対する切替情報である
ルーティング情報を夫々設定することによって、ルーテ
ィング切替情報テーブルとして装置内のＶＰ切替冗長構
成数の最大数と同じ数の２重化番号情報の領域のみを確
保することでサービスを実現することが可能となるの
で、ルーティング切替情報テーブルの縮小化を図ること
が可能となる。仮に、２重化番号を割当てない場合には
ルーティング切替情報テーブルとして、インタフェース
部の最大数×ＶＰＩ数の領域が必要となる。
【００２０】さらに、ＶＰ切替の情報をインタフェース
部で装置内セルに乗せ換え、スイッチング部で装置内セ
ルから抽出することによって、通常はユーザセルを伝送
している装置内主信号バスの冗長性を利用することによ
って、機能部間でＶＰ切替のためのインタフェースを追
加する必要がなくなるので、インタフェース部とスイッ
チング部との接続構成の簡略化を図ることが可能とな
る。
部で装置内セルに乗せ換え、スイッチング部で装置内セ
ルから抽出することによって、通常はユーザセルを伝送
している装置内主信号バスの冗長性を利用することによ
って、機能部間でＶＰ切替のためのインタフェースを追
加する必要がなくなるので、インタフェース部とスイッ
チング部との接続構成の簡略化を図ることが可能とな
る。
【００２１】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
ＶＰ切替制御回路の構成を示すブロック図である。図に
おいて、本発明の一実施例によるＶＰ切替制御回路は制
御部１とインタフェース部２とスイッチング部３とを備
えている。
面を参照して説明する。図１は本発明の一実施例による
ＶＰ切替制御回路の構成を示すブロック図である。図に
おいて、本発明の一実施例によるＶＰ切替制御回路は制
御部１とインタフェース部２とスイッチング部３とを備
えている。
【００２２】制御部１にはＣＰＵ１１と、シリアルバス
終端回路１２とが実装されている。また、インタフェー
ス部２にはシリアルバス終端回路２１と、ＶＰ切替情報
テーブル２２と、ＶＰ−ＡＰＳセル終端回路２３と、Ｖ
Ｐ−ＡＰＳセル情報判定回路２４と、ＶＰ切替制御セル
生成回路２５と、制御セル挿入回路２６とが実装されて
いる。
終端回路１２とが実装されている。また、インタフェー
ス部２にはシリアルバス終端回路２１と、ＶＰ切替情報
テーブル２２と、ＶＰ−ＡＰＳセル終端回路２３と、Ｖ
Ｐ−ＡＰＳセル情報判定回路２４と、ＶＰ切替制御セル
生成回路２５と、制御セル挿入回路２６とが実装されて
いる。
【００２３】さらに、スイッチング部３にはシリアルバ
ス終端回路３１と、ルーティング切替情報３２と、制御
セル受信回路３３と、ルーティング情報更新回路３４
と、ルーティングテーブル３５とが実装されている。
ス終端回路３１と、ルーティング切替情報３２と、制御
セル受信回路３３と、ルーティング情報更新回路３４
と、ルーティングテーブル３５とが実装されている。
【００２４】制御部１のシリアルバス終端回路１１とイ
ンタフェース部２のシリアルバス終端回路２１とスイッ
チング部３のシリアルバス終端回路３１とはシリアルバ
ス１００で接続されており、インタフェース部２の制御
セル挿入回路２６とスイッチング部３の制御セル受信回
路３３とは装置内主信号バス３００で接続されている。
また、ＣＰＵ１１とシリアルバス終端回路１２とはＣＰ
Ｕバス１０１で接続されている。
ンタフェース部２のシリアルバス終端回路２１とスイッ
チング部３のシリアルバス終端回路３１とはシリアルバ
ス１００で接続されており、インタフェース部２の制御
セル挿入回路２６とスイッチング部３の制御セル受信回
路３３とは装置内主信号バス３００で接続されている。
また、ＣＰＵ１１とシリアルバス終端回路１２とはＣＰ
Ｕバス１０１で接続されている。
【００２５】インタフェース部２のシリアルバス終端回
路２１はバス２０１でＶＰ切替情報テーブル２２に接続
され、ＶＰ切替情報テーブル２２はＶＰＩ信号２０３と
２重化番号出力信号２０４とによってＶＰ−ＡＰＳセル
情報判定回路２４に接続されている。ＶＰ−ＡＰＳセル
終端回路２３は伝送路信号２００を受信し、ＶＰ−ＡＰ
Ｓセル情報２０２でＶＰ−ＡＰＳセル情報判定回路２４
に接続されている。
路２１はバス２０１でＶＰ切替情報テーブル２２に接続
され、ＶＰ切替情報テーブル２２はＶＰＩ信号２０３と
２重化番号出力信号２０４とによってＶＰ−ＡＰＳセル
情報判定回路２４に接続されている。ＶＰ−ＡＰＳセル
終端回路２３は伝送路信号２００を受信し、ＶＰ−ＡＰ
Ｓセル情報２０２でＶＰ−ＡＰＳセル情報判定回路２４
に接続されている。
【００２６】また、ＶＰ−ＡＰＳセル情報判定回路２４
は２重化番号切替信号２０５でＶＰ切替制御セル生成回
路２５に接続され、ＶＰ切替制御セル生成回路２５は装
置内セル情報２０６で制御セル挿入回路２６に接続され
ている。
は２重化番号切替信号２０５でＶＰ切替制御セル生成回
路２５に接続され、ＶＰ切替制御セル生成回路２５は装
置内セル情報２０６で制御セル挿入回路２６に接続され
ている。
【００２７】スイッチング部３の制御セル受信回路３３
は装置内セル情報３０２でルーティング情報更新回路３
４に接続されている。ルーティング情報更新回路３４は
ルーティング情報読出信号３０３及びルーティング情報
３０４でルーティング切替情報３２に接続され、ルーテ
ィング更新信号３０５でルーティングテーブル３５に接
続されている。ルーティング切替情報３２とシリアルバ
ス終端回路３１とはバス３０１で接続されている。
は装置内セル情報３０２でルーティング情報更新回路３
４に接続されている。ルーティング情報更新回路３４は
ルーティング情報読出信号３０３及びルーティング情報
３０４でルーティング切替情報３２に接続され、ルーテ
ィング更新信号３０５でルーティングテーブル３５に接
続されている。ルーティング切替情報３２とシリアルバ
ス終端回路３１とはバス３０１で接続されている。
【００２８】図５は本発明の一実施例によるＶＰ切替の
装置内構成を示す図である。図において、ＶＰ切替冗長
構成においては運用システム（図示せず）から任意のイ
ンタフェース盤に属する任意のＶＰがＶＰ切替の冗長構
成（０系／１系）と指定される。冗長構成指定時には任
意のインタフェース盤の任意のＶＰが０系として、任意
のインタフェース盤の任意のＶＰが１系として夫々指定
され、指定された任意のＶＰの組がＶＰ切替冗長構成と
なる。
装置内構成を示す図である。図において、ＶＰ切替冗長
構成においては運用システム（図示せず）から任意のイ
ンタフェース盤に属する任意のＶＰがＶＰ切替の冗長構
成（０系／１系）と指定される。冗長構成指定時には任
意のインタフェース盤の任意のＶＰが０系として、任意
のインタフェース盤の任意のＶＰが１系として夫々指定
され、指定された任意のＶＰの組がＶＰ切替冗長構成と
なる。
【００２９】図５において、ＶＰ１１とＶＰ１２とがＶ
Ｐ切替の冗長構成（０系／１系）として設定されている
ものとする。ＶＰ切替は受信部４−１〜４−ｎと送信部
６−１〜６−ｎとの間のＶＰ切替を行うＡＴＭセルスイ
ッチ５において、クロスコネクト情報の設定制御を行
う。ＶＰ切替０系の場合にはＶＰ１１のクロスコネクト
ポイントであるＶＰ１０１とＶＰ１０３とを接続し、Ｖ
Ｐ１２のクロスコネクトポイントであるＶＰ１０２とＶ
Ｐ１０３とを切断する。
Ｐ切替の冗長構成（０系／１系）として設定されている
ものとする。ＶＰ切替は受信部４−１〜４−ｎと送信部
６−１〜６−ｎとの間のＶＰ切替を行うＡＴＭセルスイ
ッチ５において、クロスコネクト情報の設定制御を行
う。ＶＰ切替０系の場合にはＶＰ１１のクロスコネクト
ポイントであるＶＰ１０１とＶＰ１０３とを接続し、Ｖ
Ｐ１２のクロスコネクトポイントであるＶＰ１０２とＶ
Ｐ１０３とを切断する。
【００３０】また、ＶＰ切替１系の場合にはＶＰ１０１
とＶＰ１０３とを切断し、ＶＰ１０２とＶＰ１０３とを
接続する。このように、セルの接続先を決定するための
クロスコネクト情報がルーティングテーブル３５に記録
されている。
とＶＰ１０３とを切断し、ＶＰ１０２とＶＰ１０３とを
接続する。このように、セルの接続先を決定するための
クロスコネクト情報がルーティングテーブル３５に記録
されている。
【００３１】図２は本発明の一実施例で用いられる２重
化番号テーブルの構成を示す図である。図において、２
重化番号テーブルにはアドレス「ＶＰＩ＝０，１，２，
……４０９５」に対応してデータ「２重化番号」が格納
されている。
化番号テーブルの構成を示す図である。図において、２
重化番号テーブルにはアドレス「ＶＰＩ＝０，１，２，
……４０９５」に対応してデータ「２重化番号」が格納
されている。
【００３２】図３は本発明の一実施例で用いられるＶＰ
切替ルーティングテーブルの構成を示す図である。図に
おいて、ＶＰ切替ルーティングテーブルにはアドレス
「２重化番号＝０，１，２，……４０９５」に対応して
データ「０系ルーティング情報」，「１系ルーティング
情報」が格納されている。
切替ルーティングテーブルの構成を示す図である。図に
おいて、ＶＰ切替ルーティングテーブルにはアドレス
「２重化番号＝０，１，２，……４０９５」に対応して
データ「０系ルーティング情報」，「１系ルーティング
情報」が格納されている。
【００３３】図４（ａ）は本発明の一実施例で用いられ
るＶＰ−ＡＰＳセルのフォーマットを示す図であり、図
４（ｂ）は本発明の一実施例で用いられる装置内セルの
フォーマットを示す図である。
るＶＰ−ＡＰＳセルのフォーマットを示す図であり、図
４（ｂ）は本発明の一実施例で用いられる装置内セルの
フォーマットを示す図である。
【００３４】これらの図において、ＶＰ−ＡＰＳセルは
セルヘッダと、セル種別と、ＶＰ切替トリガ有効情報と
を含んでおり、装置内セルは装置内セル識別子と、ｄｕ
ｍｍｙと、セルヘッダと、セル種別と、ＶＰ切替系選択
情報と、ＶＰ２重化番号とを含んでいる。
セルヘッダと、セル種別と、ＶＰ切替トリガ有効情報と
を含んでおり、装置内セルは装置内セル識別子と、ｄｕ
ｍｍｙと、セルヘッダと、セル種別と、ＶＰ切替系選択
情報と、ＶＰ２重化番号とを含んでいる。
【００３５】これら図１〜図４を参照して、本発明の一
実施例によるＶＰ切替制御回路において運用システムか
らＶＰ切替冗長構成が設定された場合の動作について説
明する。
実施例によるＶＰ切替制御回路において運用システムか
らＶＰ切替冗長構成が設定された場合の動作について説
明する。
【００３６】運用システムからＶＰ切替の冗長構成設定
コマンドを受信した場合、ＣＰＵ１１は指定されたＶＰ
冗長構成の組に対して装置内における一意な２重化番号
を割当てるとともに、図２に示すような２重化番号テー
ブルをＶＰ切替情報テーブル２２に生成するために、シ
リアルバス終端回路１２とインタフェース部２のシリア
ルバス終端回路２１とを介して該当するＶＰＩに対応し
た２重化番号をＶＰ切替情報テーブル２２に設定する。
コマンドを受信した場合、ＣＰＵ１１は指定されたＶＰ
冗長構成の組に対して装置内における一意な２重化番号
を割当てるとともに、図２に示すような２重化番号テー
ブルをＶＰ切替情報テーブル２２に生成するために、シ
リアルバス終端回路１２とインタフェース部２のシリア
ルバス終端回路２１とを介して該当するＶＰＩに対応し
た２重化番号をＶＰ切替情報テーブル２２に設定する。
【００３７】同時に、ＣＰＵ１１は図３に示すようなＶ
Ｐ切替ルーティングテーブルをルーティング切替情報３
２に生成するために、シリアルバス終端回路１２とスイ
ッチング部３のシリアルバス終端回路３１とを介して２
重化番号に対応するＶＰ切替冗長構成の０系選択時のル
ーティング情報と１系選択時のルーティング情報とをル
ーティング切替情報３２に設定する。
Ｐ切替ルーティングテーブルをルーティング切替情報３
２に生成するために、シリアルバス終端回路１２とスイ
ッチング部３のシリアルバス終端回路３１とを介して２
重化番号に対応するＶＰ切替冗長構成の０系選択時のル
ーティング情報と１系選択時のルーティング情報とをル
ーティング切替情報３２に設定する。
【００３８】次に、ＶＰ切替時の動作について説明す
る。ＶＰ切替はＶＰ−ＡＰＳセルにおいてＶＰ切替要求
及びＶＰ切替要求に対するＶＰ切替応答を検出した場合
に切替動作を行う。図４（ａ）を参照すると、ＶＰ−Ａ
ＰＳセルフォーマットのＶＰ切替トリガ有効情報の部分
にＶＰ切替要求またはＶＰ切替応答を示す情報が記録さ
れている。
る。ＶＰ切替はＶＰ−ＡＰＳセルにおいてＶＰ切替要求
及びＶＰ切替要求に対するＶＰ切替応答を検出した場合
に切替動作を行う。図４（ａ）を参照すると、ＶＰ−Ａ
ＰＳセルフォーマットのＶＰ切替トリガ有効情報の部分
にＶＰ切替要求またはＶＰ切替応答を示す情報が記録さ
れている。
【００３９】ＶＰ−ＡＰＳセル終端回路２３は上記のＶ
Ｐ切替要求またはＶＰ切替応答であるＶＰ−ＡＰＳセル
を伝送路信号２００から終端し、ＶＰ−ＡＰＳセル情報
判定回路２４にＶＰ−ＡＰＳセル情報２０２を送信す
る。
Ｐ切替要求またはＶＰ切替応答であるＶＰ−ＡＰＳセル
を伝送路信号２００から終端し、ＶＰ−ＡＰＳセル情報
判定回路２４にＶＰ−ＡＰＳセル情報２０２を送信す
る。
【００４０】ＶＰ−ＡＰＳセル情報判定回路２４はＶＰ
−ＡＰＳセル終端回路２３からのＶＰ−ＡＰＳセル情報
２０２を受信すると、ＶＰ−ＡＰＳセルのＶＰＩを基に
ＶＰＩ信号２０３を送出し、ＶＰ切替情報テーブル２２
から２重化番号出力信号２０４を受信し、図２に示すよ
うな２重化番号テーブルからＶＰ−ＡＰＳセルのＶＰＩ
に該当する２重化番号を検索する。ＶＰ−ＡＰＳセル情
報判定回路２４はこの検索された２重化番号とＶＰ−Ａ
ＰＳセルのペイロード情報から得た切替先である選択系
情報とを２重化番号切替信号２０５としてＶＰ切替制御
セル生成回路２５に送出する。
−ＡＰＳセル終端回路２３からのＶＰ−ＡＰＳセル情報
２０２を受信すると、ＶＰ−ＡＰＳセルのＶＰＩを基に
ＶＰＩ信号２０３を送出し、ＶＰ切替情報テーブル２２
から２重化番号出力信号２０４を受信し、図２に示すよ
うな２重化番号テーブルからＶＰ−ＡＰＳセルのＶＰＩ
に該当する２重化番号を検索する。ＶＰ−ＡＰＳセル情
報判定回路２４はこの検索された２重化番号とＶＰ−Ａ
ＰＳセルのペイロード情報から得た切替先である選択系
情報とを２重化番号切替信号２０５としてＶＰ切替制御
セル生成回路２５に送出する。
【００４１】ＶＰ切替制御セル生成回路２５は２重化番
号切替信号２０５を受信すると、図４（ｂ）に示すよう
な２重化番号と選択系情報とを付加した装置内セルを生
成し、装置内セル情報２０６として制御セル挿入回路２
６に送出する。制御セル挿入回路２６は装置内セル情報
２０６を受信すると、装置内主信号バス３００にて空き
セルを検出した場合に装置内セルを送信する。
号切替信号２０５を受信すると、図４（ｂ）に示すよう
な２重化番号と選択系情報とを付加した装置内セルを生
成し、装置内セル情報２０６として制御セル挿入回路２
６に送出する。制御セル挿入回路２６は装置内セル情報
２０６を受信すると、装置内主信号バス３００にて空き
セルを検出した場合に装置内セルを送信する。
【００４２】スイッチング部３の制御セル受信回路３３
は装置内主信号バス３００から装置内セルを受信する
と、装置内セルを終端し、装置内セル情報３０２として
ルーティング情報更新回路３４に出力する。
は装置内主信号バス３００から装置内セルを受信する
と、装置内セルを終端し、装置内セル情報３０２として
ルーティング情報更新回路３４に出力する。
【００４３】ルーティング情報更新回路３４は装置内セ
ル情報３０２を受信すると、装置内セル情報３０２から
２重化番号と選択系情報とを抽出し、ルーティング情報
読出信号３０３としてルーティング切替情報３２に出力
し、ルーティング情報３０４を受信し、図３に示すよう
なＶＰ切替ルーティングテーブルから２重化番号を基に
該当する選択系のルーティング情報を検索する。
ル情報３０２を受信すると、装置内セル情報３０２から
２重化番号と選択系情報とを抽出し、ルーティング情報
読出信号３０３としてルーティング切替情報３２に出力
し、ルーティング情報３０４を受信し、図３に示すよう
なＶＰ切替ルーティングテーブルから２重化番号を基に
該当する選択系のルーティング情報を検索する。
【００４４】ルーティング情報更新回路３４はこの検索
されたルーティング情報によりルーティング更新信号３
０５をルーティングテーブル３５に出力し、ルーティン
グテーブル３５を更新する。
されたルーティング情報によりルーティング更新信号３
０５をルーティングテーブル３５に出力し、ルーティン
グテーブル３５を更新する。
【００４５】上述したように、ＶＰ切替冗長構成が運用
システムから設定された際にＶＰ切替情報であるルーテ
ィング切替情報をスイッチング部３に設定し、ＶＰ切替
のトリガであるＶＰ−ＡＰＳセルを受信した場合にイン
タフェース部２からスイッチング部３に対して装置内セ
ルを用いて切替先を通知することで、ＣＰＵ１１（ソフ
トウェア）を介さずにルーティング情報を更新すること
ができるので、ＶＰ切替時間を短縮することができる。
システムから設定された際にＶＰ切替情報であるルーテ
ィング切替情報をスイッチング部３に設定し、ＶＰ切替
のトリガであるＶＰ−ＡＰＳセルを受信した場合にイン
タフェース部２からスイッチング部３に対して装置内セ
ルを用いて切替先を通知することで、ＣＰＵ１１（ソフ
トウェア）を介さずにルーティング情報を更新すること
ができるので、ＶＰ切替時間を短縮することができる。
【００４６】また、ＶＰ切替冗長構成数はサービス上、
装置内で制限があることに着目し、ＶＰ切替冗長構成が
運用システムから設定された際にインタフェース部２に
対して装置内における一意な２重化番号を、及びスイッ
チング部３に対してその２重化番号に対する切替情報で
あるルーティング情報を夫々設定することによって、ル
ーティング切替情報テーブルとして装置内のＶＰ切替冗
長構成数の最大数と同じ数の２重化番号情報の領域のみ
を確保することでサービスを実現することができるの
で、ルーティング切替情報テーブルの縮小化を図ること
ができる。仮に、２重化番号を割当てない場合にはルー
ティング切替情報テーブルとして、インタフェース部の
最大数×ＶＰＩ数の領域が必要となる。
装置内で制限があることに着目し、ＶＰ切替冗長構成が
運用システムから設定された際にインタフェース部２に
対して装置内における一意な２重化番号を、及びスイッ
チング部３に対してその２重化番号に対する切替情報で
あるルーティング情報を夫々設定することによって、ル
ーティング切替情報テーブルとして装置内のＶＰ切替冗
長構成数の最大数と同じ数の２重化番号情報の領域のみ
を確保することでサービスを実現することができるの
で、ルーティング切替情報テーブルの縮小化を図ること
ができる。仮に、２重化番号を割当てない場合にはルー
ティング切替情報テーブルとして、インタフェース部の
最大数×ＶＰＩ数の領域が必要となる。
【００４７】さらに、ＶＰ切替の情報をインタフェース
部２で装置内セルに乗せ換え、スイッチング部３で装置
内セルから抽出することによって、通常はユーザセルを
伝送している装置内主信号バス３００の冗長性を利用す
ることによって、機能部間でＶＰ切替のためのインタフ
ェースを追加する必要がなくなるので、インタフェース
部２とスイッチング部３との接続構成の簡略化を図るこ
とができる。
部２で装置内セルに乗せ換え、スイッチング部３で装置
内セルから抽出することによって、通常はユーザセルを
伝送している装置内主信号バス３００の冗長性を利用す
ることによって、機能部間でＶＰ切替のためのインタフ
ェースを追加する必要がなくなるので、インタフェース
部２とスイッチング部３との接続構成の簡略化を図るこ
とができる。
【００４８】図６は本発明の他の実施例によるＶＰ切替
制御回路の構成を示すブロック図である。図において、
本発明の他の実施例によるＶＰ切替制御回路はＶＰ切替
制御セル生成回路２５と制御セル挿入回路２６と制御セ
ル受信回路３３とを排し、ＶＰ−ＡＰＳセル情報判定回
路２４とルーティング情報更新回路３４とをＶＰ切替情
報３１０で接続するようにした以外は図１に示す本発明
の一実施例によるＶＰ切替制御回路と同様の構成となっ
ており、同一構成要素には同一符号を付してある。ま
た、同一構成要素の動作は本発明の一実施例と同様であ
る。
制御回路の構成を示すブロック図である。図において、
本発明の他の実施例によるＶＰ切替制御回路はＶＰ切替
制御セル生成回路２５と制御セル挿入回路２６と制御セ
ル受信回路３３とを排し、ＶＰ−ＡＰＳセル情報判定回
路２４とルーティング情報更新回路３４とをＶＰ切替情
報３１０で接続するようにした以外は図１に示す本発明
の一実施例によるＶＰ切替制御回路と同様の構成となっ
ており、同一構成要素には同一符号を付してある。ま
た、同一構成要素の動作は本発明の一実施例と同様であ
る。
【００４９】つまり、本発明の他の実施例ではインタフ
ェース部２ａのＶＰ−ＡＰＳセル情報判定回路２４がＶ
Ｐ−ＡＰＳセル終端回路２３からのＶＰ−ＡＰＳセル情
報２０２を受信すると、ＶＰ−ＡＰＳセルのＶＰＩを基
にＶＰＩ信号２０３を送出し、ＶＰ切替情報テーブル２
２から２重化番号出力信号２０４を受信し、図２に示す
ような２重化番号テーブルからＶＰ−ＡＰＳセルのＶＰ
Ｉに該当する２重化番号を検索する。
ェース部２ａのＶＰ−ＡＰＳセル情報判定回路２４がＶ
Ｐ−ＡＰＳセル終端回路２３からのＶＰ−ＡＰＳセル情
報２０２を受信すると、ＶＰ−ＡＰＳセルのＶＰＩを基
にＶＰＩ信号２０３を送出し、ＶＰ切替情報テーブル２
２から２重化番号出力信号２０４を受信し、図２に示す
ような２重化番号テーブルからＶＰ−ＡＰＳセルのＶＰ
Ｉに該当する２重化番号を検索する。
【００５０】ＶＰ−ＡＰＳセル情報判定回路２４はこの
検索された２重化番号とＶＰ−ＡＰＳセルのペイロード
情報から得た切替先である選択系情報とをＶＰ切替情報
３１０としてスイッチング部３ａのルーティング情報更
新回路３４に送出する。
検索された２重化番号とＶＰ−ＡＰＳセルのペイロード
情報から得た切替先である選択系情報とをＶＰ切替情報
３１０としてスイッチング部３ａのルーティング情報更
新回路３４に送出する。
【００５１】ルーティング情報更新回路３４はＶＰ切替
情報３１０を受信すると、ＶＰ切替情報３１０から２重
化番号と選択系情報とを抽出し、ルーティング情報読出
信号３０３としてルーティング切替情報３２に出力し、
ルーティング情報３０４を受信し、図３に示すようなＶ
Ｐ切替ルーティングテーブルから２重化番号を基に該当
する選択系のルーティング情報を検索する。
情報３１０を受信すると、ＶＰ切替情報３１０から２重
化番号と選択系情報とを抽出し、ルーティング情報読出
信号３０３としてルーティング切替情報３２に出力し、
ルーティング情報３０４を受信し、図３に示すようなＶ
Ｐ切替ルーティングテーブルから２重化番号を基に該当
する選択系のルーティング情報を検索する。
【００５２】ルーティング情報更新回路３４はこの検索
されたルーティング情報によりルーティング更新信号３
０５をルーティングテーブル３５に出力し、ルーティン
グテーブル３５を更新する。
されたルーティング情報によりルーティング更新信号３
０５をルーティングテーブル３５に出力し、ルーティン
グテーブル３５を更新する。
【００５３】本発明の他の実施例では上記のように構成
することで、本発明の一実施例と同様の効果が得られる
とともに、回路規模を小さくすることができるという効
果が得られる。
することで、本発明の一実施例と同様の効果が得られる
とともに、回路規模を小さくすることができるという効
果が得られる。
【００５４】図７は本発明の別の実施例によるＶＰ切替
制御回路の構成を示すブロック図である。図において、
本発明の別の実施例によるＶＰ切替制御回路はインタフ
ェース部２のシリアルバス終端回路２１とＶＰ切替情報
テーブル２２とＶＰ−ＡＰＳセル情報判定回路２４とを
排し、ＶＰ−ＡＰＳセル終端回路２３とＶＰ切替制御セ
ル生成回路２５とを直接接続している以外は図１に示す
本発明の一実施例によるＶＰ切替制御回路と同様の構成
となっており、同一構成要素には同一符号を付してあ
る。また、同一構成要素の動作は本発明の一実施例と同
様である。
制御回路の構成を示すブロック図である。図において、
本発明の別の実施例によるＶＰ切替制御回路はインタフ
ェース部２のシリアルバス終端回路２１とＶＰ切替情報
テーブル２２とＶＰ−ＡＰＳセル情報判定回路２４とを
排し、ＶＰ−ＡＰＳセル終端回路２３とＶＰ切替制御セ
ル生成回路２５とを直接接続している以外は図１に示す
本発明の一実施例によるＶＰ切替制御回路と同様の構成
となっており、同一構成要素には同一符号を付してあ
る。また、同一構成要素の動作は本発明の一実施例と同
様である。
【００５５】つまり、本発明の別の実施例ではインタフ
ェース部２ｂのＶＰ−ＡＰＳセル終端回路２３がＶＰ切
替要求またはＶＰ切替応答であるＶＰ−ＡＰＳセルを伝
送路信号２００から終端すると、ＶＰ−ＡＰＳセル情報
２０２をＶＰ切替制御セル生成回路２５に送信する。
ェース部２ｂのＶＰ−ＡＰＳセル終端回路２３がＶＰ切
替要求またはＶＰ切替応答であるＶＰ−ＡＰＳセルを伝
送路信号２００から終端すると、ＶＰ−ＡＰＳセル情報
２０２をＶＰ切替制御セル生成回路２５に送信する。
【００５６】ＶＰ切替制御セル生成回路２５はＶＰ−Ａ
ＰＳセル情報２０２を受信すると、ＶＰ−ＡＰＳセル情
報２０２からＶＰＩと選択系情報とを抽出し、ＶＰＩと
選択系情報と自回路の識別情報［インタフェース部番号
（ＩＦ部番号）］とを付加した装置内セルを生成し、装
置内セル情報２０６として制御セル挿入回路２６に送出
する。制御セル挿入回路２６は装置内セル情報２０６を
受信すると、装置内主信号バス３００にて空きセルを検
出した場合に装置内セルを送信する。
ＰＳセル情報２０２を受信すると、ＶＰ−ＡＰＳセル情
報２０２からＶＰＩと選択系情報とを抽出し、ＶＰＩと
選択系情報と自回路の識別情報［インタフェース部番号
（ＩＦ部番号）］とを付加した装置内セルを生成し、装
置内セル情報２０６として制御セル挿入回路２６に送出
する。制御セル挿入回路２６は装置内セル情報２０６を
受信すると、装置内主信号バス３００にて空きセルを検
出した場合に装置内セルを送信する。
【００５７】スイッチング部３の制御セル受信回路３３
は装置内主信号バス３００から装置内セルを受信する
と、装置内セルを終端し、装置内セル情報３０２として
ルーティング情報更新回路３４に出力する。
は装置内主信号バス３００から装置内セルを受信する
と、装置内セルを終端し、装置内セル情報３０２として
ルーティング情報更新回路３４に出力する。
【００５８】ルーティング情報更新回路３４は装置内セ
ル情報３０２を受信すると、装置内セル情報３０２から
ＶＰＩと選択系情報とを抽出し、ルーティング情報読出
信号３０３としてルーティング切替情報３２に出力し、
ルーティング情報３０４を受信し、図示せぬＶＰ切替ル
ーティングテーブルからインタフェース部番号とＶＰＩ
とを基に該当する選択系のルーティング情報を検索す
る。
ル情報３０２を受信すると、装置内セル情報３０２から
ＶＰＩと選択系情報とを抽出し、ルーティング情報読出
信号３０３としてルーティング切替情報３２に出力し、
ルーティング情報３０４を受信し、図示せぬＶＰ切替ル
ーティングテーブルからインタフェース部番号とＶＰＩ
とを基に該当する選択系のルーティング情報を検索す
る。
【００５９】ルーティング情報更新回路３４はこの検索
されたルーティング情報によってルーティング更新信号
３０５をルーティングテーブル３５に出力し、ルーティ
ングテーブル３５を更新する。
されたルーティング情報によってルーティング更新信号
３０５をルーティングテーブル３５に出力し、ルーティ
ングテーブル３５を更新する。
【００６０】本発明の別の実施例では上記のように構成
することで、本発明の一実施例と同様の効果が得られる
とともに、運用システムからＶＰ切替冗長構成が設定さ
れる際の装置内処理の簡素化と、インタフェース部の回
路規模の縮小とを図ることができるという効果が得られ
る。
することで、本発明の一実施例と同様の効果が得られる
とともに、運用システムからＶＰ切替冗長構成が設定さ
れる際の装置内処理の簡素化と、インタフェース部の回
路規模の縮小とを図ることができるという効果が得られ
る。
【００６１】図８は本発明の別の実施例で用いられるＶ
Ｐ切替ルーティングテーブルの構成を示す図である。図
において、ＶＰ切替ルーティングテーブルにはアドレス
「インタフェース（ＩＦ）部番号＝０，１」＋「ＶＰＩ
＝０，１，２，……４０９５」に対応してデータ「０系
ルーティング情報」，「１系ルーティング情報」が格納
されている。
Ｐ切替ルーティングテーブルの構成を示す図である。図
において、ＶＰ切替ルーティングテーブルにはアドレス
「インタフェース（ＩＦ）部番号＝０，１」＋「ＶＰＩ
＝０，１，２，……４０９５」に対応してデータ「０系
ルーティング情報」，「１系ルーティング情報」が格納
されている。
【００６２】つまり、ルーティング切替情報３２に記録
するＶＰ切替ルーティングテーブルを、図８に示すよう
にアドレス部をインタフェース部＋ＶＰＩとしている。
したがって、運用システムからＶＰ切替冗長構成が設定
される際の設定情報を装置内で任意に変更し、運用シス
テムからの設定情報のビット数を装置内では減少させて
いるため、装置内処理の簡素化と、インタフェース部の
回路規模の縮小とを図ることができるという効果があ
る。
するＶＰ切替ルーティングテーブルを、図８に示すよう
にアドレス部をインタフェース部＋ＶＰＩとしている。
したがって、運用システムからＶＰ切替冗長構成が設定
される際の設定情報を装置内で任意に変更し、運用シス
テムからの設定情報のビット数を装置内では減少させて
いるため、装置内処理の簡素化と、インタフェース部の
回路規模の縮小とを図ることができるという効果があ
る。
【００６３】このように、ＶＰ切替冗長構成が運用シス
テムから設定される際にＶＰ切替情報であるルーティン
グ切替情報をスイッチング部３に設定し、ＶＰ切替のト
リガであるＶＰ−ＡＰＳセルを受信した場合にインタフ
ェース部２からスイッチング部３に対して装置内セルを
用いて切替先を通知することで、ＣＰＵ１１を介さずに
ルーティング情報を更新することができるので、ＶＰ切
替時間を短縮することができる。
テムから設定される際にＶＰ切替情報であるルーティン
グ切替情報をスイッチング部３に設定し、ＶＰ切替のト
リガであるＶＰ−ＡＰＳセルを受信した場合にインタフ
ェース部２からスイッチング部３に対して装置内セルを
用いて切替先を通知することで、ＣＰＵ１１を介さずに
ルーティング情報を更新することができるので、ＶＰ切
替時間を短縮することができる。
【００６４】また、ＶＰ切替冗長構成数はサービス上、
装置内で制限があることに着目し、ＶＰ切替冗長構成が
運用システムから設定される際にインタフェース部２に
対して装置内における一意な２重化番号を、スイッチン
グ部３に対してその２重化番号に対する切替情報である
ルーティング情報を夫々設定することによって、ルーテ
ィング切替情報テーブルとして装置内のＶＰ切替冗長構
成数の最大数と同じ数の２重化番号情報の領域のみを確
保することでサービスを実現することができるので、ル
ーティング切替情報テーブルの縮小化を図ることができ
る。仮に、２重化番号を割当てない場合にはルーティン
グ切替情報テーブルとしてインタフェース部２の最大数
×ＶＰＩ数の領域が必要となる。
装置内で制限があることに着目し、ＶＰ切替冗長構成が
運用システムから設定される際にインタフェース部２に
対して装置内における一意な２重化番号を、スイッチン
グ部３に対してその２重化番号に対する切替情報である
ルーティング情報を夫々設定することによって、ルーテ
ィング切替情報テーブルとして装置内のＶＰ切替冗長構
成数の最大数と同じ数の２重化番号情報の領域のみを確
保することでサービスを実現することができるので、ル
ーティング切替情報テーブルの縮小化を図ることができ
る。仮に、２重化番号を割当てない場合にはルーティン
グ切替情報テーブルとしてインタフェース部２の最大数
×ＶＰＩ数の領域が必要となる。
【００６５】さらに、ＶＰ切替の情報をインタフェース
部２で装置内セルに乗せ換え、スイッチング部３で装置
内セルから抽出することによって、通常はユーザセルを
伝送している装置内主信号バス３００の冗長性を利用す
ることで、機能部間でＶＰ切替のためのインタフェース
を追加する必要がなくなり、インタフェース部２とスイ
ッチング部３との接続構成の簡略化を図ることができ
る。
部２で装置内セルに乗せ換え、スイッチング部３で装置
内セルから抽出することによって、通常はユーザセルを
伝送している装置内主信号バス３００の冗長性を利用す
ることで、機能部間でＶＰ切替のためのインタフェース
を追加する必要がなくなり、インタフェース部２とスイ
ッチング部３との接続構成の簡略化を図ることができ
る。
【００６６】
【発明の効果】以上説明したように本発明によれば、非
同期転送モードの伝送路に接続されるインタフェース部
と、当該伝送路における仮想パス切替を行うためのルー
ティング情報を更新するスイッチング部とを含むＶＰ切
替制御回路において、インタフェース部が伝送路からの
仮想パス切替用の保守運用管理セルの受信を検出した時
に保守運用管理セルの情報を基に予め設定された装置内
二重化番号を検索し、検索された装置内二重化番号と仮
想パスの切替先を示す選択系情報とを付加した情報をス
イッチング部に送出するとともに、スイッチング部が送
出されてきた情報の装置内二重化番号及び選択系情報か
ら予め設定されたルーティング切替情報を参照してルー
ティング情報の更新を行うことによって、ルーティング
切替情報テーブルの縮小化とインタフェース部及びスイ
ッチング部の接続構成の簡略化とを図ることができ、Ｖ
Ｐ切替時間を短縮することができるという効果がある。
同期転送モードの伝送路に接続されるインタフェース部
と、当該伝送路における仮想パス切替を行うためのルー
ティング情報を更新するスイッチング部とを含むＶＰ切
替制御回路において、インタフェース部が伝送路からの
仮想パス切替用の保守運用管理セルの受信を検出した時
に保守運用管理セルの情報を基に予め設定された装置内
二重化番号を検索し、検索された装置内二重化番号と仮
想パスの切替先を示す選択系情報とを付加した情報をス
イッチング部に送出するとともに、スイッチング部が送
出されてきた情報の装置内二重化番号及び選択系情報か
ら予め設定されたルーティング切替情報を参照してルー
ティング情報の更新を行うことによって、ルーティング
切替情報テーブルの縮小化とインタフェース部及びスイ
ッチング部の接続構成の簡略化とを図ることができ、Ｖ
Ｐ切替時間を短縮することができるという効果がある。
【図１】本発明の一実施例によるＶＰ切替制御回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の一実施例で用いられる２重化番号テー
ブルの構成を示す図である。
ブルの構成を示す図である。
【図３】本発明の一実施例で用いられるＶＰ切替ルーテ
ィングテーブルの構成を示す図である。
ィングテーブルの構成を示す図である。
【図４】（ａ）は本発明の一実施例で用いられるＶＰ−
ＡＰＳセルのフォーマットを示す図、（ｂ）は本発明の
一実施例で用いられる装置内セルのフォーマットを示す
図である。
ＡＰＳセルのフォーマットを示す図、（ｂ）は本発明の
一実施例で用いられる装置内セルのフォーマットを示す
図である。
【図５】本発明の一実施例によるＶＰ切替の装置内構成
を示す図である。
を示す図である。
【図６】本発明の他の実施例によるＶＰ切替制御回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図７】本発明の別の実施例によるＶＰ切替制御回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図８】本発明の別の実施例で用いられるＶＰ切替ルー
ティングテーブルの構成を示す図である。
ティングテーブルの構成を示す図である。
【図９】従来例によるＶＰ切替制御回路の構成を示すブ
ロック図である。
ロック図である。
【図１０】（ａ）は従来例で用いられるＶＰ−ＡＰＳセ
ルのフォーマットを示す図、（ｂ）は従来例で用いられ
る装置内セルのフォーマットを示す図である。
ルのフォーマットを示す図、（ｂ）は従来例で用いられ
る装置内セルのフォーマットを示す図である。
１ 制御部 ２，２ａ，２ｂ インタフェース部 ３，３ａ スイッチング部 １１ ＣＰＵ １２，２１，３１ シリアルバス終端回路 ２２ ＶＰ切替情報テーブル ２３ ＶＰ−ＡＰＳセル終端回路 ２４ ＶＰ−ＡＰＳセル情報判定回路 ２５ ＶＰ切替制御セル生成回路 ２６ 制御セル挿入回路 ３２ ルーティング切替情報 ３３ 制御セル受信回路 ３４ ルーティング情報更新回路 ３５ ルーティングテーブル
Claims (5)
- 【請求項１】 非同期転送モードの伝送路に接続される
インタフェース部と、当該伝送路における仮想パス切替
を行うためのルーティング情報を更新するスイッチング
部とを含むＶＰ切替制御回路であって、 前記伝送路からの前記仮想パス切替用の保守運用管理セ
ルの受信を検出する検出手段と、前記検出手段が前記保
守運用管理セルの受信を検出した時に前記保守運用管理
セルの情報を基に予め設定された装置内二重化番号を検
索する検索手段と、前記検索手段で検索された前記装置
内二重化番号と前記仮想パスの切替先を示す選択系情報
とを付加した情報を前記スイッチング部に送出する送出
手段とを前記インタフェース部に有し、 前記送出手段から送出された情報の前記装置内二重化番
号及び前記選択系情報から予め設定されたルーティング
切替情報を参照して前記ルーティング情報の更新を行う
更新手段を前記スイッチング部に有し、 前記送出手段は、前記検索手段で検索された前記装置内
二重化番号と前記仮想パスの切替先を示す選択系情報と
を付加した情報を装置内セルとして生成し、少なくとも
前記インタフェース部と前記スイッチング部とを接続す
る装置内主信号バスの主信号の空きセルを前記装置内セ
ルに置き換えて前記スイッチング部に送出するよう構成
した ことを特徴とするＶＰ切替制御回路。 - 【請求項２】 前記保守運用管理セルに付加された仮想
パス識別子と予め設定された装置内二重化番号とを対応
付けて格納するＶＰ切替情報テーブルを前記インタフェ
ース部に含むことを特徴とする請求項１記載のＶＰ切替
制御回路。 - 【請求項３】 該当する二重化番号に対応して現用系選
択時のルーティング情報と予備系選択時のルーティング
情報とを前記ルーティング切替情報として格納するＶＰ
切替ルーティングテーブルを前記スイッチング部に含む
ことを特徴とする請求項１または請求項２記載のＶＰ切
替制御回路。 - 【請求項４】 非同期転送モードの伝送路に接続される
インタフェース部と、当該伝送路における仮想パス切替
を行うためのルーティング情報を更新するスイッチング
部とを含むＶＰ切替制御回路であって、 前記伝送路からの前記仮想パス切替用の保守運用管理セ
ルの受信を検出する検 出手段と、前記検出手段が前記保
守運用管理セルの受信を検出した時に前記保守運用管理
セルの仮想パス識別子と前記仮想パスの切替先を示す選
択系情報と前記インタフェース部を識別するための識別
情報とを付加した情報を前記スイッチング部に送出する
送出手段とを前記インタフェース部に有し、 前記送出手段から送出された情報の前記仮想パス識別子
及び前記選択系情報から予め設定されたルーティング切
替情報を参照して前記ルーティング情報の更新を行う更
新手段を前記スイッチング部に有し、 前記送出手段は、前記保守運用管理セルの仮想パス識別
子と前記仮想パスの切替先を示す選択系情報と前記イン
タフェース部を識別するための識別情報とを付加した情
報を装置内セルとして生成し、少なくとも前記インタフ
ェース部と前記スイッチング部とを接続する装置内主信
号バスの主信号の空きセルを前記装置内セルに置き換え
て前記スイッチング部に送出するよう構成したことを特
徴とするＶＰ切替制御回路。 - 【請求項５】 該当する仮想パス識別子及び前記インタ
フェース部の識別情報に対応して現用系選択時のルーテ
ィング情報と予備系選択時のルーティング情報とを前記
ルーティング切替情報として格納するＶＰ切替ルーティ
ングテーブルを前記スイッチング部に含むことを特徴と
する請求項４記載のＶＰ切替制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10254473A JP3050310B2 (ja) | 1998-09-09 | 1998-09-09 | Ｖｐ切替制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10254473A JP3050310B2 (ja) | 1998-09-09 | 1998-09-09 | Ｖｐ切替制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092069A JP2000092069A (ja) | 2000-03-31 |
| JP3050310B2 true JP3050310B2 (ja) | 2000-06-12 |
Family
ID=17265541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10254473A Expired - Lifetime JP3050310B2 (ja) | 1998-09-09 | 1998-09-09 | Ｖｐ切替制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3050310B2 (ja) |
-
1998
- 1998-09-09 JP JP10254473A patent/JP3050310B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000092069A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3490286B2 (ja) | ルータ装置及びフレーム転送方法 | |
| US6906998B1 (en) | Switching device interfaces | |
| JP3109591B2 (ja) | Ａｔｍ交換機 | |
| JP4759135B2 (ja) | デジタル通信ネットワークのための分散スイッチと接続制御構成および方法 | |
| US6421317B1 (en) | Method and apparatus for an automatic load balancing and back-up of a multi-users network | |
| JPH11127157A (ja) | Ａｔｍ交換機 | |
| US6738812B1 (en) | MIB integrative management method for an ATM server | |
| US6671253B1 (en) | Method and system for providing peer redundancy to asynchronous transfer mode emulated local-area networks | |
| JP3050310B2 (ja) | Ｖｐ切替制御回路 | |
| JP3373281B2 (ja) | ローカルネットワーク | |
| US6205137B1 (en) | Multimedia processing system with controller exclusively operating on extracted control signals | |
| JP2001117899A (ja) | マルチサーバシステム | |
| JP3514793B2 (ja) | 異種伝送路間のコネクションレス通信方式 | |
| JP3047899B1 (ja) | 仮想パス切替回路 | |
| JP4002483B2 (ja) | コンピュータ及びそのデータ転送方法、並びにコンピュータシステムのデータ転送方式とその方法 | |
| JPH09181738A (ja) | 優先セルを発生させるための非同期転送モード（ａｔｍ）で動作するローカルエリアネットワーク | |
| JP3235662B2 (ja) | 経路制御方式 | |
| JP2968777B2 (ja) | バーチャルパス切替トリガセル検出方式 | |
| JP3448163B2 (ja) | 仮想コネクション選択装置 | |
| JP2585843B2 (ja) | ローカルエリアネットワークの相互接続装置および局装置 | |
| KR100260437B1 (ko) | 에이.알.피 서버의 이중화방법 | |
| JPH10276228A (ja) | サーバを多重化したｌａｎシステム及びｌａｎシステムにおけるサーバ診断装置 | |
| JPH09107359A (ja) | Ａｔｍスイッチおよび制御方法 | |
| JP3139412B2 (ja) | Ａｔｍセルループバック方法およびその方法を用いたａｔｍセルスイッチ装置 | |
| JP2000092079A (ja) | 情報処理システム |