JP3049872B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3049872B2
JP3049872B2 JP3265800A JP26580091A JP3049872B2 JP 3049872 B2 JP3049872 B2 JP 3049872B2 JP 3265800 A JP3265800 A JP 3265800A JP 26580091 A JP26580091 A JP 26580091A JP 3049872 B2 JP3049872 B2 JP 3049872B2
Authority
JP
Japan
Prior art keywords
metal
plating
film
photoresist pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3265800A
Other languages
Japanese (ja)
Other versions
JPH05109712A (en
Inventor
孝彰 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3265800A priority Critical patent/JP3049872B2/en
Publication of JPH05109712A publication Critical patent/JPH05109712A/en
Application granted granted Critical
Publication of JP3049872B2 publication Critical patent/JP3049872B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
かかり、特にめっきによって形成する金属配線の製造方
法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a metal wiring formed by plating.

【0002】[0002]

【従来の技術】従来、多層の金属めっき配線を有する半
導体装置の製造方法は、図3(A)の様に、所要の素子
形成工程を終了した半導体基板41に、下地膜との密着
力を強化し、かつ、めっきを行う際の電流路となる第1
の金属導電膜42を被着し、さらにその上層に金属めっ
き配線を形成させるための下地膜として第1のめっき下
地膜43を形成する。その後、図3(B)のように、第
1のフォトレジストパターン44をマスクとして電解め
っきを行い第1のめっき下地膜43上に第1の金属めっ
き配線45を形成する。その後、図3(C)の様に、第
1のフォトレジストパターン44を剥離した後、第1の
金属めっき配線45をマスクとして第1の金属導電膜4
2の不要となった部分をエッチング除去し、各々の金属
めっき配線を絶縁分離する。その後、図3(D)の様
に、第1の金属めっき配線45とその上層に形成する層
間絶縁膜の密着力を強化するために、どちらの材料とも
密着性の強い第1の金属接着膜46を表面全面に被着し
た後、第2のフォトレジストパターン47をマスクとし
たエッチング法で第1の金属めっき配線45の表面部の
みにこの第1の金属接着膜46を形成する。その後、図
3(E)のように、第2のフォトレジストパターン47
を剥離した後、層間絶縁膜48を形成し、第1の金属め
っき配線45と第2の金属めっき配線51を連結するた
めの開口窓を通常のエッチング法により形成し、前述と
同様にして、第2の金属導電膜49,第2のめっき下地
膜50,第2の金属めっき配線51及び第2の金属接着
膜52を形成する。以下、同様にして多層金属めっき配
線を形成し、半導体装置を製造していた。
2. Description of the Related Art Conventionally, as shown in FIG. 3A, a method of manufacturing a semiconductor device having a multi-layered metal plating wiring is applied to a semiconductor substrate 41, which has completed a required element forming step, by applying an adhesive force to an underlying film. The first is to strengthen and to be the current path for plating.
And a first plating base film 43 is formed as a base film for forming a metal plating wiring thereover. Thereafter, as shown in FIG. 3B, electrolytic plating is performed using the first photoresist pattern 44 as a mask to form a first metal plating wiring 45 on the first plating base film 43. After that, as shown in FIG. 3C, after the first photoresist pattern 44 is peeled off, the first metal conductive film 4 is formed using the first metal plating wiring 45 as a mask.
The unnecessary portion 2 is removed by etching, and each metal plating wiring is insulated and separated. Thereafter, as shown in FIG. 3D, in order to strengthen the adhesion between the first metal plating wiring 45 and the interlayer insulating film formed thereover, the first metal adhesive film having strong adhesion to both materials. After 46 is applied to the entire surface, the first metal adhesive film 46 is formed only on the surface of the first metal plating wiring 45 by an etching method using the second photoresist pattern 47 as a mask. Thereafter, as shown in FIG. 3E, a second photoresist pattern 47 is formed.
After peeling off, an interlayer insulating film 48 is formed, and an opening window for connecting the first metal plating wiring 45 and the second metal plating wiring 51 is formed by a normal etching method. A second metal conductive film 49, a second plating base film 50, a second metal plating wiring 51, and a second metal adhesive film 52 are formed. Hereinafter, a multilayer metal plated wiring was formed in the same manner to manufacture a semiconductor device.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、金属めっき配線と層間絶縁膜との密
着性を強化するための金属接着膜を、フォトレジストパ
ターンを用いたエッチング法で形成しているため、隣接
する金属めっき配線の間隔が非常に狭い箇所などは、下
層配線等で生じた段下部にエッチング残りが発生しやす
く各々の金属めっき配線が電気的に短絡したままの状態
になりやすいという問題点があった。
In the above-mentioned conventional method for manufacturing a semiconductor device, a metal adhesive film for enhancing the adhesion between a metal plating wiring and an interlayer insulating film is formed by etching using a photoresist pattern. Due to the formation, in places where the distance between adjacent metal plating wirings is extremely narrow, etching residue is likely to occur at the lower part of the step caused by the lower layer wiring etc., and each metal plating wiring remains electrically short-circuited There was a problem that it was easy to become.

【0004】[0004]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板に対する所要の素子形成工程を終
了した後、第1のフォトレジストに第1の開口窓をパタ
ーニング形成してめっきで金属を成長させる領域の下地
膜を露呈させる工程と、前記第1のフォトレジストパタ
ーンを残したままポリイミド樹脂を塗布し表面の平坦化
を行った後、その上層部をエッチング除去して前記第1
の開口窓にポリイミド樹脂を残す工程と、第2のフォト
レジストパターンを塗布形成し、第1の開口窓より小さ
い領域に第2の開口窓を形成してポリイミド樹脂を露呈
する工程と、第2のフォトレジストパターンをマスクと
してポリイミド樹脂を全て除去する工程と、めっきによ
り第1の開口窓内に金属めっき配線を形成する工程と、
金属めっき配線と層間絶縁膜との密着力を強化するため
の金属接着膜を第2のフォトレジストパターンを残した
まま基板表面全体に被着する工程と、金属接着膜の不要
部分、第1及び第2のフォトレジストパターンを除去し
金属めっき配線の表面部のみに金属膜を形成する工程と
を有している。
According to a method of manufacturing a semiconductor device of the present invention, after a required element forming step for a semiconductor substrate is completed, a first opening window is formed in a first photoresist by patterning and plating is performed. Exposing a base film in a region where a metal is to be grown; applying a polyimide resin while leaving the first photoresist pattern; planarizing the surface; and removing the upper layer by etching to remove the first layer.
Leaving a polyimide resin in the opening window, applying and forming a second photoresist pattern, forming a second opening window in a region smaller than the first opening window, and exposing the polyimide resin; Removing all of the polyimide resin using the photoresist pattern as a mask, and forming a metal plating wiring in the first opening window by plating;
A step of applying a metal adhesive film for enhancing the adhesion between the metal plating wiring and the interlayer insulating film over the entire surface of the substrate while leaving the second photoresist pattern; Removing the second photoresist pattern and forming a metal film only on the surface of the metal plating wiring.

【0005】[0005]

【実施例】次に本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0006】図1(A)〜(F)は本発明をテープキャ
リア式集積回路の金属めっき配線に適用した第1の実施
例を製造工程順に示した断面図である。即ち、この実施
例では所要の素子を形成した半導体基板1に素子チップ
を形成し、各素子には複数の金属めっき配線、ここでは
金を用いた金属めっき配線を配設している。先ず、図1
(A)のように、素子(図示せず)を形成した後の半導
体基板1の表面全体にはめっきを行う際の電流路となる
第1の金属導電膜2である膜厚約0.3μmのチタン膜
が被着されている。また、このチタン膜上には、選択エ
ッチング法又はリフトオフ法等で形成しためっきの際の
下地膜となる第1のめっき下地膜3が形成されており、
それは下地との密着強度を高めるためのチタン膜(膜厚
0.1μm)と金の拡散を防止し、かつ、金めっき配線
を成長させるための白金膜(膜厚0.1μm)の2層構
造になっている。次に、図2(B)のように、常法のパ
ターニングにより第1のめっき下地膜3を露呈させた
(膜厚約3.0μm)の第1のフォトレジストパターン
4を形成した後、膜厚約8.0μmにポリイミド樹脂を
塗布し基板表面を平坦化した後、エッチバック法により
第1のフォトレジストパターン4の膜厚までポリイミド
樹脂を均一にエッチングし、第1のフォトレジストパタ
ーン4の開口領域のみにポリイミド樹脂5を形成する。
その後、図1(C)のように、常法によりパターニング
形成した膜厚約3.0μmの第2のフォトレジストパタ
ーン6をマスクとしてポリイミド樹脂5を全てエッチン
グ除去し、第1のめっき下地膜3を露呈させる。ここ
で、第2のフォトレジストパターン6の開口領域は、第
1のフォトレジストパターン4の開口領域より小さく、
その断面形状はオーバーハング状となる。その後、図1
(D)のように半導体基板1を金めっき液中に浸漬し、
第1の金属導電膜2を電流路としてめっき装置側の陽極
電極板との間に電流を流してめっきを行うことにより、
第1のめっき下地膜3上に金めっき層即ち膜厚約1.0
μmの金属めっき配線7を形成し、第1のフォトレジス
トパターン4及び第2のフォトレジストパターン6を残
したまま表面全体に上層の層間絶縁膜との接着層となる
金属接着膜8を被着する。ここで金属接着膜には、金属
めっき配線と層間絶縁膜との両方と極めて密着力の強い
チタン膜(膜厚約0.1μm)を用いる。また、ここで
第1のフォトレジストパターン4と第2のフォトレジス
トパターン6の断面部が、オーバーハング状となってい
るため、金属接着膜8は、第1の金属めっき配線7上と
第2のフォトレジストパターン6上に分断された状態で
被着される。次に、図1(E)のように金属接着膜8が
分断されていることを利用し、その不要部分を第1のフ
ォトレジストパターン4及び第2のフォトレジストパタ
ーン6と共にリフトオフ法により除去し、第1の金属接
着膜8を形成する。ここで、第1の金属接着膜8は、第
1の金属めっき配線7上にのみ形成されるため、従来の
フォトレジストパターンを用いたエッチング法で形成す
る方法に較べエッチング残りが発生することがないため
隣接する金属めっき配線が電気的に短絡することはな
い。その後、図1(F)のように、第1の金属導電膜2
をエッチング除去し、各々の金属めっき配線を絶縁分離
させ、層間絶縁膜であるシリコン酸化膜9を形成し、第
1の金属めっき配線7と第2の金属めっき配線12を連
結するための開口窓を通常のエッチング方法により形成
する。その後、前述と同様にして第2の金属導電膜1
0,第2のめっき下地膜11,第2の金属めっき配線1
2,第2の金属接着膜13を形成すれば本発明を用いた
半導体装置が完成する。従って、この方法によれば、金
属接着膜を金属めっき配線上にのみ簡単に信頼性よく形
成することができる。
FIGS. 1A to 1F are sectional views showing a first embodiment in which the present invention is applied to metal plating wiring of a tape carrier type integrated circuit in the order of manufacturing steps. That is, in this embodiment, an element chip is formed on a semiconductor substrate 1 on which required elements are formed, and each element is provided with a plurality of metal plating wirings, here, metal plating wirings using gold. First, FIG.
As shown in (A), the first metal conductive film 2 serving as a current path when plating is formed on the entire surface of the semiconductor substrate 1 after forming an element (not shown) with a thickness of about 0.3 μm. Of titanium is deposited. A first plating base film 3 serving as a base film for plating formed by a selective etching method, a lift-off method, or the like is formed on the titanium film.
It has a two-layer structure of a titanium film (0.1 μm thick) for increasing the adhesion strength to the base and a platinum film (0.1 μm thick) for preventing diffusion of gold and growing gold-plated wiring. It has become. Next, as shown in FIG. 2 (B), after forming a first photoresist pattern 4 having a thickness of about 3.0 μm exposing the first plating base film 3 by ordinary patterning, the film is formed. After applying a polyimide resin to a thickness of about 8.0 μm and flattening the substrate surface, the polyimide resin is uniformly etched to a thickness of the first photoresist pattern 4 by an etch-back method. The polyimide resin 5 is formed only in the opening region.
Thereafter, as shown in FIG. 1C, the polyimide resin 5 is entirely removed by etching using a second photoresist pattern 6 having a thickness of about 3.0 μm, which is formed by patterning in a conventional manner, as a mask. Is exposed. Here, the opening area of the second photoresist pattern 6 is smaller than the opening area of the first photoresist pattern 4,
Its cross-sectional shape is overhanging. Then, FIG.
As shown in (D), the semiconductor substrate 1 is immersed in a gold plating solution,
The plating is performed by passing a current between the first metal conductive film 2 and the anode electrode plate on the plating apparatus side as a current path to perform plating.
A gold plating layer, that is, a film thickness of about 1.0 is formed on the first plating base film 3.
A metal plating wiring 7 having a thickness of μm is formed, and a metal adhesive film 8 serving as an adhesive layer with an upper interlayer insulating film is deposited on the entire surface while leaving the first photoresist pattern 4 and the second photoresist pattern 6. I do. Here, as the metal adhesive film, a titanium film (approximately 0.1 μm thick) having extremely strong adhesion to both the metal plating wiring and the interlayer insulating film is used. Since the cross-sections of the first photoresist pattern 4 and the second photoresist pattern 6 have an overhang shape, the metal adhesive film 8 is formed on the first metal plating wiring 7 and the second metal pattern. On the photoresist pattern 6 in a divided state. Next, utilizing the fact that the metal adhesive film 8 is divided as shown in FIG. 1E, the unnecessary portion is removed together with the first photoresist pattern 4 and the second photoresist pattern 6 by a lift-off method. Then, a first metal adhesive film 8 is formed. Here, since the first metal adhesive film 8 is formed only on the first metal plating wiring 7, an etching residue may occur as compared with the conventional method of forming using a photoresist pattern. There is no electrical short circuit between adjacent metal plated wirings. After that, as shown in FIG.
, And the metal plating wirings are insulated and separated from each other, a silicon oxide film 9 as an interlayer insulating film is formed, and an opening window for connecting the first metal plating wiring 7 and the second metal plating wiring 12 is formed. Is formed by a normal etching method. Thereafter, the second metal conductive film 1 is formed in the same manner as described above.
0, second plating base film 11, second metal plating wiring 1
2. If the second metal adhesive film 13 is formed, a semiconductor device using the present invention is completed. Therefore, according to this method, the metal adhesive film can be easily and reliably formed only on the metal plating wiring.

【0007】ここで、金属導電膜,めっき下地膜,金属
接着膜には他の金属を使用してもよく、また、金属めっ
き配線は金以外の金属も使用することができる。
Here, other metals may be used for the metal conductive film, the plating base film, and the metal adhesive film, and a metal other than gold can be used for the metal plating wiring.

【0008】図2(A)〜(F)は、本発明の第2の実
施例を製造工程順に示した断面図である。図2(A)
は、図外の素子を完成した後の半導体基板21の表面全
体に下地との密着力を強化し、かつ、めっきを行う際の
電流路となる膜厚約0.3μmのチタン膜が第1の金属
導電膜22として被着されており、さらにその上層に
は、金属めっき配線を形成させるための下地膜として膜
厚約0.1μmの金膜が第1のめっき下地膜23として
被着されている。また、その上層には、めっきを行う際
のマスクの一部となる膜厚約3.0μmの第1のポジ型
フォトレジストパターン24が形成されており、金属め
っき配線を形成する領域に窓が開口され、第1のめっき
下地膜23の一部が露呈している。次に図2(B)のよ
うに、膜厚約8.0μmのポリイミド樹脂を塗布し、基
板表面を平坦化した後、エッチバック法により第1のポ
ジ型フォトレジストパターン24の膜厚までポリイミド
樹脂を均一にエッチングし、第1のポジ型フォトレジス
トパターン24の開口領域のみにポリイミド樹脂25を
形成する。その後、図2(C)のように、常法により第
2のポジ型フォトレジストパターン26を形成する。こ
こで、ポリイミド樹脂のポジ型フォトレジストの現像液
に対する溶解性を利用して、その現像工程において、ポ
リイミド樹脂25も同時にエッチング除去し、第1のめ
っき下地膜23を露呈させる。
FIGS. 2A to 2F are cross-sectional views showing a second embodiment of the present invention in the order of manufacturing steps. FIG. 2 (A)
In the first method, a titanium film having a thickness of about 0.3 μm, which serves as a current path when plating is performed, is strengthened over the entire surface of the semiconductor substrate 21 after completion of an element (not shown) and serves as a current path when plating. A gold film having a thickness of about 0.1 μm is further deposited thereon as a first plating base film 23 as a base film for forming a metal plating wiring. ing. On the upper layer, a first positive photoresist pattern 24 having a thickness of about 3.0 μm, which is a part of a mask for plating, is formed, and a window is formed in a region where a metal plating wiring is formed. The opening is opened, and a part of the first plating base film 23 is exposed. Next, as shown in FIG. 2B, a polyimide resin having a thickness of about 8.0 μm is applied to flatten the surface of the substrate, and then the polyimide film is etched up to the thickness of the first positive photoresist pattern 24 by an etch-back method. The resin is uniformly etched, and a polyimide resin 25 is formed only in the opening region of the first positive photoresist pattern 24. Thereafter, as shown in FIG. 2C, a second positive type photoresist pattern 26 is formed by an ordinary method. Here, utilizing the solubility of the polyimide resin in the developing solution of the positive photoresist, the polyimide resin 25 is simultaneously etched away in the developing step to expose the first plating base film 23.

【0009】また、ここで第2のポジ型フォトレジスト
パターン26の開口領域は、第1のポジ型フォトレジス
トパターン24の開口領域より小さく、その断面形状は
オーバーハング状となっている。その後、図2(D)の
ように半導体基板21を金めっき液中に浸漬し、第1の
金属導電膜22を電流路としてメッキ装置側の陽極電気
板との間に電流を流してめっきを行うことにより、第1
のめっき下地膜23が露呈している領域に金めっき層、
即ち膜厚約1.0μmの第1の金属めっき配線27を形
成する。その後、第1のフォトレジストパターン24及
び第2のフォトレジストパターン26を残したまま表面
全体に層間絶縁膜との接着膜となる金属接着膜28を被
着させる。ここに、金属接着膜28には金属めっき配線
と層間絶縁膜との両方と極めて密着力の強いチタンとタ
ングステンの混合膜(膜厚約0.1μm)を用いる。ま
たここで、第1のポジ型フォトレジストパターン24と
第2のポジ型フォトレジストパターン26の断面部がオ
ーバーハング状となっているため、金属接着膜28は、
第1の金属めっき配線27と第2のポジ型フォトレジス
トパターン26上に分断された状態で被着される。その
後、図2(E)のように第1の実施例と同様にしてリフ
トオフ法を用いて第1の金属接着膜28を第1の金属め
っき配線27上にのみ形成する。その後、第1の金属め
っき配線27をマスクとして、不要となった第1のめっ
き下地膜23を王水水溶液で、また第1の金属導電膜2
2をフッ酸系水溶液でエッチング除去し、各々の金属め
っき配線を電気的に絶縁分離する。その後層間絶縁膜で
あるシリコン酸化膜29を形成し、第1の金属めっき配
線27と第2の金属めっき配線31を連結するための開
口窓を通常のエッチング法により形成する。その後、前
述と全く同様にして第1の金属導電膜30,第2のめっ
き下地膜31,第2の金属めっき配線32,第2の金属
接着膜33を形成すれば本発明を用いた半導体装置が完
成する。
Here, the opening area of the second positive photoresist pattern 26 is smaller than the opening area of the first positive photoresist pattern 24, and its cross-sectional shape is overhanging. Thereafter, as shown in FIG. 2D, the semiconductor substrate 21 is immersed in a gold plating solution, and a current is caused to flow between the first metal conductive film 22 and a positive electrode plate on the plating apparatus side as a current path to perform plating. By doing, the first
A gold plating layer in a region where the plating base film 23 is exposed,
That is, the first metal plated wiring 27 having a thickness of about 1.0 μm is formed. Thereafter, a metal adhesive film 28 serving as an adhesive film with an interlayer insulating film is applied to the entire surface while leaving the first photoresist pattern 24 and the second photoresist pattern 26. Here, as the metal adhesive film 28, a mixed film (thickness: about 0.1 μm) of titanium and tungsten having extremely strong adhesion to both the metal plating wiring and the interlayer insulating film is used. Here, since the cross sections of the first positive photoresist pattern 24 and the second positive photoresist pattern 26 are overhanging, the metal adhesive film 28
The first metal plating wiring 27 and the second positive type photoresist pattern 26 are applied in a divided state. Thereafter, as shown in FIG. 2E, a first metal adhesive film 28 is formed only on the first metal plated wiring 27 by using a lift-off method in the same manner as in the first embodiment. Then, using the first metal plating wiring 27 as a mask, the unnecessary first plating base film 23 is made of an aqua regia aqueous solution, and the first metal conductive film 2 is removed.
2 is etched away with a hydrofluoric acid aqueous solution to electrically insulate and separate each metal plating wiring. Thereafter, a silicon oxide film 29 as an interlayer insulating film is formed, and an opening window for connecting the first metal plating wiring 27 and the second metal plating wiring 31 is formed by a normal etching method. Thereafter, the first metal conductive film 30, the second plating base film 31, the second metal plating wiring 32, and the second metal adhesive film 33 are formed in the same manner as described above, and the semiconductor device using the present invention is formed. Is completed.

【0010】従って、この方法によれば、金属接着膜を
金属めっき配線上にのみ簡単に信頼性よく形成すること
ができる。又、ここで金属導電膜,めっき下地膜,金属
接着膜には、他の金属を使用してもよく、また金属めっ
き配線は金以外の金属も使用することができる。
Therefore, according to this method, the metal adhesive film can be easily and reliably formed only on the metal plating wiring. Further, here, other metals may be used for the metal conductive film, the plating base film, and the metal adhesive film, and a metal other than gold can be used for the metal plating wiring.

【0011】[0011]

【発明の効果】以上説明したように本発明は、金属めっ
き配線とその上層の層間絶縁膜の密着力を強化するため
の金属接着膜を、めっきを行う際に用いたフォトレジス
トを用いたリフトオフ法で形成するために、金属めっき
配線上にしか形成されず、さらにフォトレジストがオー
バーハング状となっているため不要部分の金属接着膜を
容易に除去することが可能となり、各々隣接した金属め
っき配線間に金属接着膜が残って電気的に短絡する不良
を防止する効果がある。
As described above, according to the present invention, a metal adhesive film for strengthening the adhesion between a metal plating wiring and an interlayer insulating film thereover is formed by lift-off using a photoresist used for plating. Because it is formed by the method, it is formed only on the metal plating wiring, and since the photoresist is overhanging, it is possible to easily remove the unnecessary part of the metal adhesive film, and the metal plating This has the effect of preventing a failure in which a metal adhesive film remains between wirings and an electrical short circuit occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を製造工程順に示した断
面図。
FIG. 1 is a sectional view showing a first embodiment of the present invention in the order of manufacturing steps.

【図2】本発明の第2の実施例を製造工程順に示した断
面図。
FIG. 2 is a sectional view showing a second embodiment of the present invention in the order of manufacturing steps.

【図3】従来技術を製造工程順に示した断面図。FIG. 3 is a cross-sectional view showing a conventional technique in the order of manufacturing steps.

【符号の説明】[Explanation of symbols]

1 素子形成済の半導体基板 2 第1の金属導電膜 3 第1のめっき下地膜 4 第1のフォトレジストパターン 5 ポリイミド樹脂 6 第2のフォトレジストパターン 7 第1の金めっき配線 8 第1の金属接着膜 9 シリコン酸化膜 10 第2の金属導電膜 11 第2のめっき下地膜 12 第2の金属めっき配線 13 第2の金属接着膜 21 素子形成済みの半導体基板 22 第1の金属導電膜 23 第1のめっき下地膜 24 第1のポジ型フォトレジストパターン 25 ポリイミド樹脂 26 第2のポジ型フォトレジストパターン 27 第2のめっき下地膜 28 第1の金属接着膜 29 シリコン酸化膜 30 第2の金属導電膜 31 第2のめっき下地膜 32 第2の金属めっき配線 33 第2の金属接着膜 41 素子形成済みの半導体基板 42 第1の金属導電膜 43 第1のめっき下地膜 44 第1のフォトレジストパターン 45 第1の金属めっき配線 46 第1の金属接着膜 47 第2のフォトレジストパターン 48 層間絶縁膜 49 第2の金属導電膜 50 第2のめっき下地膜 51 第2の金属めっき配線 52 第2の金属接着膜 REFERENCE SIGNS LIST 1 semiconductor substrate on which element has been formed 2 first metal conductive film 3 first plating base film 4 first photoresist pattern 5 polyimide resin 6 second photoresist pattern 7 first gold-plated wiring 8 first metal Adhesive film 9 Silicon oxide film 10 Second metal conductive film 11 Second plating base film 12 Second metal plated wiring 13 Second metal adhesive film 21 Element-formed semiconductor substrate 22 First metal conductive film 23 1 plating underlayer 24 first positive photoresist pattern 25 polyimide resin 26 second positive photoresist pattern 27 second plating underlayer 28 first metal adhesive film 29 silicon oxide film 30 second metal conductive Film 31 second plating base film 32 second metal plating wiring 33 second metal adhesive film 41 element-formed semiconductor substrate 42 first metal Conductive film 43 first plating base film 44 first photoresist pattern 45 first metal plating wiring 46 first metal adhesive film 47 second photoresist pattern 48 interlayer insulating film 49 second metal conductive film 50 2 plating base film 51 second metal plating wiring 52 second metal adhesive film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872 H01L 21/027 H01L 21/30 H01L 21/46 ──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28-21/288 H01L 21 / 44-21/445 H01L 29/40-29/51 H01L 29/872 H01L 21/027 H01L 21/30 H01L 21/46

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に対する所要の素子形成工程
を終了した後、第1のフォトレジストに第1の開口窓を
パターニング形成し、めっきで金属を成長させる領域の
下地膜を露呈させる工程と、前記第1のフォトレジスト
パターンを残したままポリイミド樹脂を塗布し表面の平
坦化を行った後その上層部をエッチング除去し前記第1
の開口窓にポリイミド樹脂を残す工程と、第2のフォト
レジストパターンを塗布形成し第1の開口窓より小さい
領域に第2の開口窓を形成しポリイミド樹脂を露呈させ
る工程と、第2のフォトレジストパターンをマスクとし
てポリイミド樹脂を全て除去する工程と、めっきにより
第1の開口窓内に金属めっき配線を形成する工程と、金
属めっき配線と上層の層間絶縁膜との密着性を強化する
ための金属接着膜を第2のフォトレジストパターンを残
したまま基板表面全体に被着する工程と、金属接着膜の
不要部分、第2のフォトレジストパターン及び第1のフ
ォトレジストパターンを剥離し金属めっき配線の表面部
のみに金属膜を形成する工程を含むことを特徴とする半
導体装置の製造方法。
A step of patterning a first opening window in a first photoresist after exposing a required element forming step on the semiconductor substrate, and exposing a base film in a region where a metal is grown by plating; A polyimide resin is applied while leaving the first photoresist pattern, the surface is flattened, and then the upper layer portion is removed by etching.
Leaving a polyimide resin in the opening window of step (a), applying a second photoresist pattern to form a second opening window in a region smaller than the first opening window, and exposing the polyimide resin; A step of removing all the polyimide resin using the resist pattern as a mask, a step of forming a metal-plated wiring in the first opening window by plating, and a step of strengthening adhesion between the metal-plated wiring and the upper interlayer insulating film. A step of applying a metal adhesive film to the entire surface of the substrate while leaving the second photoresist pattern, and removing an unnecessary portion of the metal adhesive film, the second photoresist pattern, and the first photoresist pattern to form a metal plating wiring. Forming a metal film only on the surface of the semiconductor device.
JP3265800A 1991-10-15 1991-10-15 Method for manufacturing semiconductor device Expired - Lifetime JP3049872B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3265800A JP3049872B2 (en) 1991-10-15 1991-10-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3265800A JP3049872B2 (en) 1991-10-15 1991-10-15 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH05109712A JPH05109712A (en) 1993-04-30
JP3049872B2 true JP3049872B2 (en) 2000-06-05

Family

ID=17422219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3265800A Expired - Lifetime JP3049872B2 (en) 1991-10-15 1991-10-15 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3049872B2 (en)

Also Published As

Publication number Publication date
JPH05109712A (en) 1993-04-30

Similar Documents

Publication Publication Date Title
JP2773578B2 (en) Method for manufacturing semiconductor device
JPH04359518A (en) Manufacture of semiconductor device
JP3453170B2 (en) Improved semiconductor bond pad structure and method of manufacturing the same
JP2809088B2 (en) Protruding electrode structure of semiconductor device and method for forming the protruding electrode
EP1003209A1 (en) Process for manufacturing semiconductor device
JP3049872B2 (en) Method for manufacturing semiconductor device
JP3523815B2 (en) Semiconductor device
JP2751242B2 (en) Method for manufacturing semiconductor device
JPH0558653B2 (en)
JPH03198342A (en) Manufacture of semiconductor device
JPH02277242A (en) Manufacture of semiconductor device
JPH0897214A (en) Manufacture of semiconductor device
JPS6336548A (en) Semiconductor device and manufacture thereof
JP2884849B2 (en) Method for manufacturing semiconductor device
JPH03101233A (en) Electrode structure and its manufacture
JP2985426B2 (en) Semiconductor device and manufacturing method thereof
JPH04278542A (en) Semiconductor device and manufacture thereof
JPH04307737A (en) Manufacture of semiconductor device
JPH04217324A (en) Manufacture of semiconductor device
JP3036086B2 (en) Method for manufacturing semiconductor device
JPH065609A (en) Bump forming method
JPH0974096A (en) Formation of terminal electrode for solder bump mounting
JPH04142745A (en) Manufacture of semiconductor device
JPH06291194A (en) Manufacture for semiconductor device
JPH05243217A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229