JP3041971B2 - ＩｎＰの導電層形成方法 - Google Patents
ＩｎＰの導電層形成方法Info
- Publication number
- JP3041971B2 JP3041971B2 JP2418465A JP41846590A JP3041971B2 JP 3041971 B2 JP3041971 B2 JP 3041971B2 JP 2418465 A JP2418465 A JP 2418465A JP 41846590 A JP41846590 A JP 41846590A JP 3041971 B2 JP3041971 B2 JP 3041971B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- inp
- type
- forming
- forming conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩｎＰ基板を用いた超
高速，超高周波用電界効果トランジスタあるいはヘテロ
接合バイポーラトランジスタ等の半導体装置のＰ型導電
層の形成方法に関する。
高速，超高周波用電界効果トランジスタあるいはヘテロ
接合バイポーラトランジスタ等の半導体装置のＰ型導電
層の形成方法に関する。
【０００２】
【従来の技術】ＩｎＰ等の化合物半導体結晶は電子飽和
速度及び電子移動度が大きいことから、超高速，超高周
波用素子材料として注目され、これを用いた電界効果ト
ランジスタとうの半導体装置の検討がいくつか行われて
おり、例えばショットキー接合型電界効果トランジスタ
（ＭＥＳＦＥＴ）あるいは変調ドープ型電界効果トラン
ジスタ，ヘテロ接合バイポーラトランジスタ等で良好な
特性が得られている。これらのトランジスタでは通常Ｎ
型動作層が用いられているが、ＦＥＴでコンプリメンタ
リー回路を構成する場合、あるいはバイポーラトランジ
スタ等ではＰ型の導電層が必要である。従来、ＩｎＰの
Ｐ型導電層形成工程として例えばイオン注入法を用いて
Ｂｅイオンを注入した後、熱処理して活性化を行う方法
が用いられている。
速度及び電子移動度が大きいことから、超高速，超高周
波用素子材料として注目され、これを用いた電界効果ト
ランジスタとうの半導体装置の検討がいくつか行われて
おり、例えばショットキー接合型電界効果トランジスタ
（ＭＥＳＦＥＴ）あるいは変調ドープ型電界効果トラン
ジスタ，ヘテロ接合バイポーラトランジスタ等で良好な
特性が得られている。これらのトランジスタでは通常Ｎ
型動作層が用いられているが、ＦＥＴでコンプリメンタ
リー回路を構成する場合、あるいはバイポーラトランジ
スタ等ではＰ型の導電層が必要である。従来、ＩｎＰの
Ｐ型導電層形成工程として例えばイオン注入法を用いて
Ｂｅイオンを注入した後、熱処理して活性化を行う方法
が用いられている。
【０００３】
【発明が解決しようとする課題】ところで、超高周波で
用いるトランジスタの動作層あるいはコンタクト層は高
濃度で、かつ膜厚の薄いことが必要とされるが、上記の
方法を用いて動作層を形成する場合、低エネルギーでイ
オンを打ち込み、かつドーズ量を高める必要がある。さ
らに活性化を行う場合にも短時間アニール等の特別な方
法を用いなければならない。
用いるトランジスタの動作層あるいはコンタクト層は高
濃度で、かつ膜厚の薄いことが必要とされるが、上記の
方法を用いて動作層を形成する場合、低エネルギーでイ
オンを打ち込み、かつドーズ量を高める必要がある。さ
らに活性化を行う場合にも短時間アニール等の特別な方
法を用いなければならない。
【０００４】本発明の目的はこのような問題点を解消
し、簡単な方法を用いて高濃度で、かつ膜厚の薄いＰ型
ＩｎＰの導電層を形成する導電層形成方法を提供するこ
とにある。
し、簡単な方法を用いて高濃度で、かつ膜厚の薄いＰ型
ＩｎＰの導電層を形成する導電層形成方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＩｎＰの導電層形成方法においては、
半絶縁性ＩｎＰ基板を、炭素元素を含むフロン系ガスを
導入したプラズマ中に晒した後、熱処理する工程を含む
ものである。
め、本発明に係るＩｎＰの導電層形成方法においては、
半絶縁性ＩｎＰ基板を、炭素元素を含むフロン系ガスを
導入したプラズマ中に晒した後、熱処理する工程を含む
ものである。
【０００６】
【作用】Ｐ型ＩｎＰの導電層を形成する方法として通常
ＶＰＥ法等の結晶成長法あるいはイオン注入法が用いら
れている。イオン注入法を用いることにより、簡便な工
程により再現性よく動作層を形成することができる。し
かしながら、通常の方法では導電層厚及びキャリア濃度
に限界があり、十分な高濃度薄膜導電層を得ることは困
難である。ところで、ＣＦ4プラズマ中にＩｎＰ基板を
適当な時間晒すことにより、ＩｎＰ基板表面にＣＦ4か
ら分解したＣが吸着する。これをさらに適当な時間熱処
理することにより、Ｃが活性化してＰ型ドーパントとし
て働き、表面から１００〜２００Å程度の厚さの導電層
が形成される。この導電層は１×１０13ｃｍ-2程度の高
いシートキャリア濃度を持つ。
ＶＰＥ法等の結晶成長法あるいはイオン注入法が用いら
れている。イオン注入法を用いることにより、簡便な工
程により再現性よく動作層を形成することができる。し
かしながら、通常の方法では導電層厚及びキャリア濃度
に限界があり、十分な高濃度薄膜導電層を得ることは困
難である。ところで、ＣＦ4プラズマ中にＩｎＰ基板を
適当な時間晒すことにより、ＩｎＰ基板表面にＣＦ4か
ら分解したＣが吸着する。これをさらに適当な時間熱処
理することにより、Ｃが活性化してＰ型ドーパントとし
て働き、表面から１００〜２００Å程度の厚さの導電層
が形成される。この導電層は１×１０13ｃｍ-2程度の高
いシートキャリア濃度を持つ。
【０００７】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
る。
【０００８】（実施例１）図１（ａ）に示すように、通
常の平行平板型反応性イオンエッチング装置を用いて半
絶縁性ＩｎＰ基板１をＣＦ4ガスを例えば１０Ｐａ導入
したプラズマ中で２〜３分間処理し、その後図１（ｂ）
に示すように保護膜として例えば２０００Åの膜厚を持
つＰＳＧ膜２を通常のＣＶＤ装置を用いて基板１の表面
に堆積させる。図１（ｃ）に示すように、さらに通常の
電気炉を用いて、例えば水素ガス雰囲気中７００℃で２
０分間熱処理を行うことによりＰ型（ＩｎＰ）導電層３
が形成される。
常の平行平板型反応性イオンエッチング装置を用いて半
絶縁性ＩｎＰ基板１をＣＦ4ガスを例えば１０Ｐａ導入
したプラズマ中で２〜３分間処理し、その後図１（ｂ）
に示すように保護膜として例えば２０００Åの膜厚を持
つＰＳＧ膜２を通常のＣＶＤ装置を用いて基板１の表面
に堆積させる。図１（ｃ）に示すように、さらに通常の
電気炉を用いて、例えば水素ガス雰囲気中７００℃で２
０分間熱処理を行うことによりＰ型（ＩｎＰ）導電層３
が形成される。
【０００９】（実施例２）上記実施例１と同様の工程
で、ＣＦ3ガスを１０Ｐａプラズマ中に導入した後熱処
理を行うことで同様のＰ型導電層が得られる。図２は本
発明の方法を用いて形成された導電層と従来のイオン注
入法を用いて形成された導電層のキャリア濃度の深さ方
向プロファイルを示す。図から明らかなように本発明に
よれば、高濃度で、かつチャネル厚の薄い導電層が得ら
れる。
で、ＣＦ3ガスを１０Ｐａプラズマ中に導入した後熱処
理を行うことで同様のＰ型導電層が得られる。図２は本
発明の方法を用いて形成された導電層と従来のイオン注
入法を用いて形成された導電層のキャリア濃度の深さ方
向プロファイルを示す。図から明らかなように本発明に
よれば、高濃度で、かつチャネル厚の薄い導電層が得ら
れる。
【００１０】
【発明の効果】以上の説明から明らかなように本発明に
よれば、簡単な工程により高濃度で、かつチャネル厚の
薄いＰ型導電層が得られ、これを動作層あるいはコンタ
クト層に用いることにより高性能なＩｎＰ系トランジス
タの作製が可能となる。
よれば、簡単な工程により高濃度で、かつチャネル厚の
薄いＰ型導電層が得られ、これを動作層あるいはコンタ
クト層に用いることにより高性能なＩｎＰ系トランジス
タの作製が可能となる。
【図１】本発明による導電層形成方法の工程を示す図で
ある。
ある。
【図２】本発明の方法を用いて形成された導電層と従来
のイオン注入法を用いて形成された導電層のキャリア濃
度の深さ方向プロファイルを示す図である。
のイオン注入法を用いて形成された導電層のキャリア濃
度の深さ方向プロファイルを示す図である。
１ 半絶縁性ＩｎＰ基板 ２ ＰＳＧ膜 ３ ＩｎＰ導電層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/22 - 21/24 H01L 21/38 - 21/40 H01L 21/265 H01L 21/425
Claims (1)
- 【請求項１】 半絶縁性ＩｎＰ基板を、炭素元素を含む
フロン系ガスを導入したプラズマ中に晒した後、熱処理
する工程を含むことを特徴とするＩｎＰの導電層形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418465A JP3041971B2 (ja) | 1990-12-28 | 1990-12-28 | ＩｎＰの導電層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418465A JP3041971B2 (ja) | 1990-12-28 | 1990-12-28 | ＩｎＰの導電層形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04234129A JPH04234129A (ja) | 1992-08-21 |
| JP3041971B2 true JP3041971B2 (ja) | 2000-05-15 |
Family
ID=18526301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418465A Expired - Lifetime JP3041971B2 (ja) | 1990-12-28 | 1990-12-28 | ＩｎＰの導電層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041971B2 (ja) |
-
1990
- 1990-12-28 JP JP2418465A patent/JP3041971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04234129A (ja) | 1992-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3997367A (en) | Method for making transistors | |
| US4735913A (en) | Self-aligned fabrication process for GaAs MESFET devices | |
| EP0216285A2 (en) | Method of annealing a compound semiconductor substrate | |
| JP3041971B2 (ja) | ＩｎＰの導電層形成方法 | |
| JPS61501805A (ja) | イオン注入チャネル層を有するＧａＡｓＦＥＴ製造プロセス | |
| JP2808753B2 (ja) | ＩｎＰの導電層形成方法 | |
| JPH08107223A (ja) | 炭化けい素半導体素子の製造方法 | |
| WO1982001619A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
| JPH0982948A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2541260B2 (ja) | 半導体装置の製法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3239372B2 (ja) | 半導体装置の製造方法 | |
| JPH09115922A (ja) | 半導体装置の製造方法 | |
| JP3042004B2 (ja) | 半導体装置の製造方法 | |
| JPH0770544B2 (ja) | 半導体装置の製造方法 | |
| JPH0245332B2 (ja) | ||
| JPH02230772A (ja) | Ｍｉｓ型半導体装置の構造 | |
| JPH01108781A (ja) | 半導体放射検出器の製造方法 | |
| JPS6216520A (ja) | 半導体装置の製造方法 | |
| JPH0745543A (ja) | 半導体装置の製造方法 | |
| JPS62250635A (ja) | 半導体装置の製造方法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 |