JP3040235B2 - Lead frame and resin-sealed semiconductor device using the same - Google Patents

Lead frame and resin-sealed semiconductor device using the same

Info

Publication number
JP3040235B2
JP3040235B2 JP4022304A JP2230492A JP3040235B2 JP 3040235 B2 JP3040235 B2 JP 3040235B2 JP 4022304 A JP4022304 A JP 4022304A JP 2230492 A JP2230492 A JP 2230492A JP 3040235 B2 JP3040235 B2 JP 3040235B2
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting table
element mounting
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4022304A
Other languages
Japanese (ja)
Other versions
JPH0555430A (en
Inventor
幸之 野世
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP4022304A priority Critical patent/JP3040235B2/en
Publication of JPH0555430A publication Critical patent/JPH0555430A/en
Application granted granted Critical
Publication of JP3040235B2 publication Critical patent/JP3040235B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はリードフレームとそれを
用いた樹脂封止型半導体装置、特にパッケージ(樹脂モ
ールド部)の構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a resin-sealed semiconductor device using the same, and more particularly to a package (resin molded portion) structure.

【0002】[0002]

【従来の技術】樹脂封止型半導体装置の樹脂モールド部
は、半導体素子を外部環境から保護し、外力による破壊
などを防止することを目的としたものである。最近の樹
脂封止型半導体装置の樹脂モールド部に要求される性能
のアップは、その内部に搭載される半導体素子の機能の
充実化に追随していなければならない。半導体素子の機
能の充実は、半導体素子が多機能化することである。す
なわち半導体素子中の回路の機能が高度になり、回路が
複雑化する。さらには半導体素子を形成するに当たっ
て、半導体素子表面のパターンが微細化したり、配線が
多層化されてきている。このように半導体素子の面積は
一層大型化されつつある。
2. Description of the Related Art A resin molded portion of a resin-sealed semiconductor device is intended to protect a semiconductor element from an external environment and to prevent destruction by an external force. The improvement in the performance required of the resin mold portion of the recent resin-encapsulated semiconductor device must follow the enhancement of the function of the semiconductor element mounted therein. The enhancement of the function of a semiconductor element is to make the semiconductor element multifunctional. That is, the function of the circuit in the semiconductor element becomes sophisticated, and the circuit becomes complicated. Further, in forming a semiconductor element, the pattern on the surface of the semiconductor element has been miniaturized, and the wiring has been multilayered. As described above, the area of the semiconductor element is becoming larger.

【0003】一方、樹脂封止型半導体装置の樹脂モール
ド部は半導体素子の面積の大型化に応え、さらには市場
の要望である小型で薄型の樹脂モールド部の開発に対応
しなければならない。半導体素子を搭載した樹脂封止型
半導体装置は大別してピン挿入型と表面実装型とに分け
られる。表面実装型半導体装置はその樹脂モールド部の
厚みがピン挿入型のものに比べて薄い。このため表面実
装型半導体装置は高温・高湿の環境に放置されると、外
部からの拡散により封止の樹脂内部に水分を吸湿する。
また表面実装型半導体装置の内部は短時間で周囲の環境
と平衡状態になる。このように容易に吸湿する表面実装
型半導体装置はプリント基板などに半田付けにより搭載
される。
On the other hand, the resin mold portion of the resin-encapsulated semiconductor device must respond to the increase in the area of the semiconductor element, and furthermore, must meet the needs of the market for the development of a small and thin resin mold portion. Resin-sealed semiconductor devices on which semiconductor elements are mounted are roughly classified into pin insertion type and surface mount type. The surface mount type semiconductor device has a thinner resin mold portion than the pin insertion type. Therefore, when the surface-mounted semiconductor device is left in a high-temperature, high-humidity environment, moisture is absorbed into the sealing resin by diffusion from the outside.
In addition, the inside of the surface mount semiconductor device equilibrates with the surrounding environment in a short time. Such a surface-mounted semiconductor device that easily absorbs moisture is mounted on a printed circuit board or the like by soldering.

【0004】この際のハンダ付けは、260程度に加
熱された半田槽に半導体装置を浸漬したり、また240
程度の赤外線により加熱したり、あるいは215
度の温度の気相中にさらしたりする。半導体素子載置台
と封止の樹脂との間には熱膨張係数の差がある。このた
め熱処理によって半導体素子載置台と樹脂モールド部の
材質である封止の樹脂との界面に剥離が発生する。この
場合、吸湿した水分やタイバーを伝って侵入した水分が
剥離箇所に溜る。このような状態のまま上記熱処理の温
度にさらすと、樹脂モールド部の破壊(パッケージクラ
ック)を誘発する。すなわち上記熱処理温度で吸湿され
た水分は、水の飽和水蒸気圧(30〜40kg/cm2)に
まで達する。この飽和水蒸気圧は、樹脂の機械強度を超
えて樹脂モールド部の破壊を誘発する。
In this case, the semiconductor device is immersed in a solder bath heated to about 260 ° C.
It is heated by infrared rays of about or exposed to a gas phase of about 215 . There is a difference in thermal expansion coefficient between the semiconductor element mounting table and the sealing resin. For this reason, peeling occurs at the interface between the semiconductor element mounting table and the sealing resin that is the material of the resin mold portion due to the heat treatment. In this case, the moisture absorbed or the moisture that has invaded through the tie bar accumulates at the peeled portion. Exposure to the above heat treatment temperature in such a state induces destruction (package crack) of the resin mold portion. That is, the moisture absorbed at the heat treatment temperature reaches the saturated water vapor pressure of water (30 to 40 kg / cm2). This saturated water vapor pressure exceeds the mechanical strength of the resin and induces destruction of the resin mold portion.

【0005】樹脂モールド部に用いている樹脂の破壊耐
性は、半導体素子載置台下面から樹脂モールド部の裏面
までの距離すなわち封止されている樹脂の肉厚の2乗に
比例する。すなわち樹脂の破壊耐性の高い樹脂封止型半
導体装置を製作するためには樹脂の肉厚を厚くすればよ
い。しかし市場で求められている表面実装型半導体装置
は樹脂の肉厚を薄くする必要がある。このため表面実装
型半導体装置は基板に半田付けする際の熱処理に対して
不利な外形をしている。
The destruction resistance of the resin used for the resin mold portion is proportional to the distance from the lower surface of the semiconductor element mounting table to the back surface of the resin mold portion, that is, the square of the thickness of the sealed resin. That is, in order to manufacture a resin-encapsulated semiconductor device having high resistance to resin destruction, the thickness of the resin may be increased. However, the surface mount type semiconductor device required in the market needs to reduce the thickness of the resin. For this reason, the surface mount type semiconductor device has an unfavorable outer shape against heat treatment when soldering to a substrate.

【0006】ここで図6−図8に従来の表面実装型半導
体装置を示す。図6において、半導体素子1は、一例と
してシリコン単結晶に酸化膜、層間絶縁膜、多結晶シリ
コン層、金属膜を形成した後、通常のホトリソグラフィ
技術を用いて微細パターンを形成する。これに加えて通
常の拡散あるいはイオン注入技術を組み合わせて大容量
メモリーが製作されている。この半導体素子1は直方体
状をしている。リードフレーム2の四角形状の半導体素
子載置台3の上面に銀ペーストのような接着材もしくは
半田などによって固着されている。そして半導体素子載
置台3の回路導出端子の各々に対応してボンディングパ
ッドが設けられている。ボンディングパッドと複数のリ
ード4は、金属細線5を介して接続されている。このよ
うにリード4に接続された半導体素子1はリード4の先
端領域を残して封止するための樹脂でモールディングさ
れる。以上のようにして樹脂封止型半導体装置が構成さ
れている。
FIGS. 6 to 8 show a conventional surface mount type semiconductor device. In FIG. 6, as an example, an oxide film, an interlayer insulating film, a polycrystalline silicon layer, and a metal film are formed on a silicon single crystal, and then a fine pattern is formed using a normal photolithography technique. In addition, large-capacity memories are manufactured by combining ordinary diffusion or ion implantation techniques. This semiconductor element 1 has a rectangular parallelepiped shape. It is fixed to the upper surface of the square semiconductor element mounting table 3 of the lead frame 2 with an adhesive such as silver paste or solder. Bonding pads are provided corresponding to the respective circuit lead-out terminals of the semiconductor element mounting table 3. The bonding pad and the plurality of leads 4 are connected via a thin metal wire 5. The semiconductor element 1 connected to the lead 4 in this way is molded with a resin for sealing while leaving the tip region of the lead 4. The resin-sealed semiconductor device is configured as described above.

【0007】図7は、図6に示す半導体装置の断面を示
す。ここでは例えば樹脂モールド部6の外形の寸法が、
厚さ2.7mm、幅8.89mm、長さ17.15mmで
ある。半導体素子載置台3の外形の寸法は、厚さ0.2
mm、幅6.00mm、長さ15.4mmである。またリ
ード4の厚さは0.2mmである。半導体素子載置台3
の下面より樹脂モールド部6底面までの厚さは1.05
mmと薄型になっている。この例では半導体素子1の大
きさの関係上、半導体素子載置台3の平面積が6mm×
15.4mmである。すなわち樹脂モールド部6の平面
積に対する半導体素子載置台3の平面積の割合が約61
%である。
FIG. 7 shows a cross section of the semiconductor device shown in FIG. Here, for example, the outer dimensions of the resin mold portion 6 are
It is 2.7 mm thick, 8.89 mm wide and 17.15 mm long. The outer dimensions of the semiconductor element mounting table 3 are 0.2 mm in thickness.
mm, width 6.00 mm, and length 15.4 mm. The thickness of the lead 4 is 0.2 mm. Semiconductor element mounting table 3
The thickness from the lower surface to the bottom surface of the resin mold part 6 is 1.05
mm. In this example, due to the size of the semiconductor element 1, the plane area of the semiconductor element mounting table 3 is 6 mm ×
15.4 mm. That is, the ratio of the plane area of the semiconductor element mounting table 3 to the plane area of the resin mold portion 6 is about 61
%.

【0008】このようにして樹脂封止型半導体装置の樹
脂モールド部6は半導体素子の面積の大型化、さらには
小型で薄型の樹脂モールド部6の開発が行われている。
As described above, the resin molded portion 6 of the resin-encapsulated semiconductor device has a semiconductor element having a larger area, and a small and thin resin molded portion 6 has been developed.

【0009】半導体素子載置台3は例えば42アロイ
(鉄−ニッケル合金)などの剛性材料で形成されてい
る。このため樹脂モールド部6により半導体素子1を樹
脂モールドした際、収縮応力が発生する。
The semiconductor element mounting table 3 is formed of a rigid material such as 42 alloy (iron-nickel alloy). For this reason, when the semiconductor element 1 is resin-molded by the resin mold portion 6, contraction stress is generated.

【0010】この収縮応力の発生について図8を用いて
詳細に説明する。図8は半導体素子載置台3上に設置さ
れた半導体素子3とリード4が金属細線5で接続された
領域の拡大図を示す。
The generation of the contraction stress will be described in detail with reference to FIG. FIG. 8 is an enlarged view of a region where the semiconductor element 3 and the lead 4 mounted on the semiconductor element mounting table 3 are connected by the thin metal wire 5.

【0011】この収縮応力は、半導体素子載置台3下方
の樹脂モールド部6では、半導体素子載置台3の中心に
集まる方向(図中の矢印A方向)に発生する。半導体素
子載置台3の端部から上下方向に延びるように応力分岐
線Bが発生する。
This shrinkage stress is generated in the resin mold portion 6 below the semiconductor element mounting table 3 in the direction of converging at the center of the semiconductor element mounting table 3 (the direction of arrow A in the figure). A stress branch line B is generated to extend vertically from the end of the semiconductor element mounting table 3.

【0012】さらに半導体素子載置台3は通常、薄板を
打ち抜いて形成している。このため切断面は底面に対し
て直角である。半導体素子載置台3の直角になった端部
と接する樹脂モールド部6の応力集中部Cには応力が集
中する。
Further, the semiconductor element mounting table 3 is usually formed by punching a thin plate. Thus, the cut surface is perpendicular to the bottom surface. Stress concentrates on the stress concentration portion C of the resin mold portion 6 that contacts the right-angled end of the semiconductor element mounting table 3.

【0013】このような薄型の樹脂封止型半導体装置で
は熱によるクラックが発生し易い。例えば−65度から
150度までの急冷・急加熱を数回繰り返し行うと、樹
脂モールド部6の応力集中部Cにクラックが発生する。
応力は半導体素子載置台3と、樹脂モールド部6の封止
のための樹脂との熱膨張係数が異なることによって発生
する。応力集中部Cに発生したクラックは応力分岐線B
に沿って成長する。その結果、樹脂モールド部6には外
気と接するクラックが形成される。このクラックより外
気に含まれる水分や不純物が侵入する。水分や不純物は
クラックを伝って半導体素子1に到達する。
In such a thin resin-encapsulated semiconductor device, cracks easily occur due to heat. For example, when quenching and heating from −65 ° C. to 150 ° are repeated several times, cracks occur in the stress concentration portion C of the resin mold portion 6.
The stress is generated when the semiconductor element mounting table 3 and the resin for sealing the resin mold portion 6 have different coefficients of thermal expansion. The crack generated in the stress concentration portion C is indicated by the stress branch line B.
Grow along. As a result, cracks are formed in the resin mold portion 6 in contact with the outside air. Moisture and impurities contained in the outside air enter from the crack. Moisture and impurities reach the semiconductor element 1 through cracks.

【0014】これらの問題を解決するために、ディンプ
ルやスリットを持つ半導体素子載置台が提案されてい
る。
In order to solve these problems, a semiconductor element mounting table having dimples and slits has been proposed.

【0015】図9はディンプルを持つ半導体装置をタイ
バーの中心線で切断した断面図を示す。
FIG. 9 is a cross-sectional view of the semiconductor device having dimples cut along the center line of the tie bar.

【0016】ディンプル構造とは半導体素子載置台3の
裏面に溝7や窪みを設けた構造を示している。
The dimple structure indicates a structure in which a groove 7 or a depression is provided on the back surface of the semiconductor element mounting table 3.

【0017】半導体素子載置台3と樹脂モールド部6の
材質である封止の樹脂との界面に剥離が発生する。この
剥離領域に吸湿していた水分やタイバーを伝って侵入し
た水分が剥離箇所に溜る。このような状態のまま熱処理
を行うことで発生する樹脂モールド部6の破壊すること
は既に上述した。ディンプル構造は特に、半導体素子載
置台3と樹脂モールド部6の材質である封止の樹脂との
界面に剥離が発生するのを防止するために設けられてい
る。溝7や窪みを半導体素子載置台3に設けることで封
止のための樹脂との接触面積を高めている。
Separation occurs at the interface between the semiconductor element mounting table 3 and the sealing resin which is the material of the resin mold portion 6. Moisture that has absorbed moisture in the peeling area and water that has entered through the tie bar accumulates in the peeling area. The destruction of the resin mold portion 6 caused by performing the heat treatment in such a state has already been described above. The dimple structure is particularly provided to prevent the separation between the semiconductor element mounting table 3 and the sealing resin which is the material of the resin mold portion 6 from occurring. By providing the groove 7 and the depression in the semiconductor element mounting table 3, the contact area with the resin for sealing is increased.

【0018】図10はスリットを持つ半導体装置をタイ
バーの中心線で切断した断面図である。
FIG. 10 is a cross-sectional view of a semiconductor device having a slit, taken along a center line of a tie bar.

【0019】図11はスリットを持つ半導体素子載置台
の平面図を示す。スリット構造とは半導体素子載置台3
の表面と裏面とを貫通した楕円形の空孔8が設けられた
構造を示している。
FIG. 11 is a plan view of a semiconductor element mounting table having a slit. What is the slit structure?
1 shows a structure in which elliptical holes 8 penetrating through the front surface and the back surface are provided.

【0020】スリットもディンプルと同様に、半導体素
子載置台3と樹脂モールド部6の材質である封止の樹脂
との界面に剥離が発生するのを防止するために設けられ
ている。
Similarly to the dimples, the slits are provided to prevent the peeling from occurring at the interface between the semiconductor element mounting table 3 and the sealing resin which is the material of the resin mold portion 6.

【0021】[0021]

【発明が解決しようとする課題】しかし上記従来の構成
では、ディンプルを持つ半導体素子載置台3を用いた薄
型の表面実装型半導体装置では、十分な機械強度が備え
られていない。すなわち剥離箇所に溜った水分が熱処理
によって、水の飽和水蒸気圧にまで達した時、その樹脂
の機械強度を越えて樹脂モールド部6の破壊が誘発され
る。
However, in the above-described conventional structure, a thin surface-mount type semiconductor device using the semiconductor element mounting table 3 having dimples does not have sufficient mechanical strength. In other words, when the moisture accumulated in the peeled portion reaches the saturated water vapor pressure of the water by the heat treatment, the mechanical strength of the resin is exceeded and the resin mold portion 6 is broken.

【0022】なぜならディンプルを持つ半導体素子載置
台3の溝7や窪みによって封止のための樹脂との接触面
積は大きくなる。しかし溝7や窪みには樹脂が埋め込ま
れているだけで樹脂と半導体素子載置台3の間の接着強
度を大幅に改善できる訳ではない。
The area of contact with the resin for sealing is increased by the grooves 7 and the depressions of the semiconductor element mounting table 3 having dimples. However, the adhesive strength between the resin and the semiconductor element mounting table 3 cannot be significantly improved only by the resin being buried in the grooves 7 and the depressions.

【0023】スリットを持つ半導体素子載置台3を用い
た薄型の表面実装型半導体装置もまた、十分な機械強度
が得られていない。なぜなら半導体素子載置台3の空孔
8によって封止のための樹脂との接触面積は大きくな
る。しかし空孔8には樹脂が埋め込まれているだけで樹
脂と半導体素子載置台3の間の接着強度を大幅に改善
できる訳ではない。ただしディンプルの接着強度はスリ
ットのそれよりは大きい。
A thin surface-mount type semiconductor device using the semiconductor element mounting table 3 having a slit also does not have sufficient mechanical strength. This is because the hole 8 in the semiconductor element mounting table 3 increases the contact area with the resin for sealing. But not can significantly improve the adhesion strength between the only resin and semiconductor element mounting table 3 are embedded resin in voids 8. However, the adhesive strength of the dimple Sri
Of Tsu door larger than it.

【0024】また、スリットは図10(b)に示すよう
に形成されている。半導体素子1内で応力が均等に分布
しているような場合にはスリットをもつ半導体素子載置
台3は適している。しかし応力の分布が不均一であった
り、半導体素子1内の微小領域で応力が変化している場
合には、その応力を制御することが困難である。
The slit is formed as shown in FIG. When the stress is uniformly distributed in the semiconductor element 1, the semiconductor element mounting table 3 having a slit is suitable. However, when the distribution of the stress is non-uniform or the stress changes in a minute region in the semiconductor element 1, it is difficult to control the stress.

【0025】さらにスリットを持つ半導体素子載置台3
の空孔8の領域には半導体素子1を接着する半田等がつ
かない。半導体素子1と半導体素子載置台3との接触面
積が小さくなる。このため剥離箇所に溜った水分が熱処
理によって、水の飽和水蒸気圧にまで達した時、その樹
脂の機械強度を越えて樹脂モールド部6の破壊が誘発さ
れる。
Semiconductor device mounting table 3 having slits
No solder or the like for bonding the semiconductor element 1 is applied to the region of the hole 8. The contact area between the semiconductor element 1 and the semiconductor element mounting table 3 is reduced. For this reason, when the moisture accumulated in the peeling portion reaches the saturated water vapor pressure of the water by the heat treatment, the mechanical strength of the resin is exceeded and the resin mold portion 6 is broken.

【0026】このように従来のディンプルやスリットを
持った半導体装置では、その樹脂モールド部6が破壊さ
れるのを十分に防止することは困難である。もし樹脂モ
ールド部6が破壊されたり、樹脂モールド部6に外気と
接するクラックが形成されると、このクラックより外気
に含まれる水分や不純物が侵入する。水分や不純物はク
ラックを伝って半導体素子1に到達する。このため隣合
うリード4間を水分によって短絡してしまい動作不良を
起こす。
As described above, in the conventional semiconductor device having dimples and slits, it is difficult to sufficiently prevent the resin mold portion 6 from being broken. If the resin mold portion 6 is broken or a crack is formed in the resin mold portion 6 that comes into contact with the outside air, moisture and impurities contained in the outside air enter from the crack. Moisture and impurities reach the semiconductor element 1 through cracks. As a result, the adjacent leads 4 are short-circuited by moisture, causing an operation failure.

【0027】また封止樹脂に含まれる不純物が水分によ
って抽出される。このため抽出された不純物によって配
線を腐食する。この腐食によって配線の断線が生じる。
Further, impurities contained in the sealing resin are extracted by the water. Therefore, the wiring is corroded by the extracted impurities. This corrosion causes disconnection of the wiring.

【0028】またクラックを伝って侵入した水分は半導
体素子1と半導体素子載置台3とを接着している半田や
銀ペーストに侵入する。このため半導体素子載置台3か
ら半導体素子1が剥離したり、後の熱処理によって半導
体素子1が反り返る。半導体素子1が反り返るとその内
部に形成された各々の素子特性が劣化する。
The moisture that has entered through the cracks enters the solder or silver paste that bonds the semiconductor element 1 and the semiconductor element mounting table 3. For this reason, the semiconductor element 1 is peeled off from the semiconductor element mounting table 3, or the semiconductor element 1 is warped by a later heat treatment. When the semiconductor element 1 warps, the characteristics of each element formed therein are deteriorated.

【0029】以上のようにクラックが半導体装置に生じ
ることで、半導体素子1の信頼性を大幅に劣化させる。
As described above, when cracks occur in the semiconductor device, the reliability of the semiconductor element 1 is greatly deteriorated.

【0030】本発明は上記問題に鑑み、薄型の表面実装
型半導体装置で十分な機械強度を持ち、微小領域の応力
が制御でき、さらには信頼性の高い半導体装置を提供す
ることにある。
The present invention has been made in view of the above problems, and it is an object of the present invention to provide a highly reliable semiconductor device which is a thin surface-mounted semiconductor device, has sufficient mechanical strength, can control stress in a minute area, and has high reliability.

【0031】[0031]

【課題を解決するための手段】上記問題点を解決するた
めに本発明のリードフレームは、枠体に接続されたタイ
バーと、前記タイバーに接続された半導体素子載置台
と、前記半導体素子載置台に向かって複数本伸びている
リードと、リードに接続されたダムバーとを備え、前記
半導体素子載置台に複数のスリットと凹部が設けられて
いる。
In order to solve the above-mentioned problems, a lead frame according to the present invention comprises a tie bar connected to a frame, a semiconductor element mounting table connected to the tie bar, and a semiconductor element mounting table. , And a plurality of slits and recesses are provided in the semiconductor element mounting table.

【0032】上記問題点を解決するために本発明の樹脂
封止型半導体装置は、リードフレームの半導体素子載置
台に形成された複数のスリットと凹部と、前記半導体素
子載置台上に設置された半導体素子と、前記半導体素子
が金属細線を介して接続されたリードと、前記半導体素
子と前記半導体素子載置台を少なくとも包み込む樹脂モ
ールド部を備えている。
In order to solve the above problems, a resin-encapsulated semiconductor device according to the present invention is provided with a plurality of slits and recesses formed in a semiconductor element mounting table of a lead frame, and mounted on the semiconductor element mounting table. The semiconductor device includes a semiconductor element, a lead to which the semiconductor element is connected via a thin metal wire, and a resin mold part that at least surrounds the semiconductor element and the semiconductor element mounting table.

【0033】[0033]

【作用】上記構成により凹部の回りに封止のための樹脂
が注入される。このため半導体素子載置台は樹脂モール
ド部と機械的に強固に結合される。これによって封止樹
脂に含まれる不純物による配線の腐食をなくすることが
できる。また樹脂モールド部の破壊を防止するのに十分
な機械的強度を持つことができる。
According to the above arrangement, a resin for sealing is injected around the recess. Therefore, the semiconductor element mounting table is mechanically and firmly connected to the resin mold portion. Thereby, the corrosion of the wiring due to the impurities contained in the sealing resin can be eliminated. Further, it is possible to have mechanical strength sufficient to prevent the destruction of the resin mold portion.

【0034】また半導体素子と半導体素子載置台とを接
着している半田や銀ペーストに水分が侵入することを防
げるので、半導体素子載置台から半導体素子が剥離した
り、後の熱処理によって半導体素子が反り返ることがな
い。
Further, since it is possible to prevent moisture from entering into the solder or silver paste bonding the semiconductor element and the semiconductor element mounting table, the semiconductor element is peeled off from the semiconductor element mounting table or the semiconductor element is subjected to heat treatment in a later step. No warping.

【0035】さらに凹部とスリットが組み合わされ、さ
らにそれらの面積が小さいため半導体素子1内で応力が
均等に分布しているような場合にはもちろんのこと応力
の分布が不均一であっても、半導体素子内の微小領域で
応力を制御することができるので、樹脂モールド部が一
層、薄型化された場合にも十分対応することができる。
Further, in the case where the concave portion and the slit are combined and their area is small and the stress is evenly distributed in the semiconductor element 1, even if the stress distribution is not uniform, Since the stress can be controlled in a minute region in the semiconductor element, it is possible to sufficiently cope with a case where the resin mold portion is further reduced in thickness.

【0036】[0036]

【実施例】以下、本発明の一実施例を図面に基づき説明
する。以下の図面において11はリードフレーム、1
2,12a,12bは枠体、13は半導体素子、14は
半導体素子載置台、15はリード、16はタイバー、1
7はダムバー、18はスリット、19は凹部、20は金
属細線である。
An embodiment of the present invention will be described below with reference to the drawings. In the following drawings, reference numeral 11 denotes a lead frame, 1
2, 12a and 12b are frames, 13 is a semiconductor element, 14 is a semiconductor element mounting table, 15 is a lead, 16 is a tie bar, 1
7 is a dam bar, 18 is a slit, 19 is a recess, and 20 is a thin metal wire.

【0037】図3は第1の実施例である樹脂封止型半導
体装置に用いられるリードフレームの平面図である。
FIG. 3 is a plan view of a lead frame used in the resin-sealed semiconductor device according to the first embodiment.

【0038】リードフレーム11は、例えば鉄ニッケル
材(Fe−Ni42%、Fe−Ni48%、Fe−Ni
50%)やコバール、銅合金などの材料の薄板を打ち抜
いたり、あるいは化学刻食などを用いて形成される。
The lead frame 11 is made of, for example, an iron nickel material (Fe-Ni 42%, Fe-Ni 48%, Fe-Ni
50%), Kovar, copper alloy, or the like, and is formed by punching a thin plate or using chemical etching.

【0039】薄板には所望の形状を残し、他の部分は完
全に除去される。このようにリードフレーム11は、打
ち抜かれた空間部分と薄板部分とからできている。
The sheet remains in the desired shape, while the other parts are completely removed. As described above, the lead frame 11 is made up of the punched space portion and the thin plate portion.

【0040】空間部分と薄板部分を一体とする領域が、
薄板に連続して形成されている。空間部分と薄板部分を
連続して安定に、信頼性高く形成するために枠体12が
設けられている。枠体12a領域は薄板の長手方向に沿
って、その両端に設けられている。さらに隣合う空間部
分と薄板部分とを遮る領域に薄板の短手方向にも枠体1
2b領域が設けられている。
The region integrating the space portion and the thin plate portion is
It is formed continuously on a thin plate. A frame 12 is provided to continuously and stably form the space portion and the thin plate portion with high reliability. The frame 12a region is provided at both ends of the thin plate along the longitudinal direction. Further, the frame 1 is also provided in an area that blocks an adjacent space portion and a thin plate portion in the short direction of the thin plate.
2b area is provided.

【0041】リードフレーム11には半導体素子載置台
14が形成されている。半導体素子載置台14上に半導
体素子13が載置される。このため半導体素子載置台1
4の形状は四角形にしてある。また半導体素子載置台1
4を固定するために、タイバー16が設けられている。
タイバー16は長手方向の枠体12aと半導体素子載置
台14を結んでいる。このようにして半導体素子載置台
14はタイバー16によって支持されている。この時タ
イバー16は半導体素子載置台14の長手方向の先端よ
り伸びている。このようにすることで半導体素子載置台
14を安定して設けることができる。
A semiconductor element mounting table 14 is formed on the lead frame 11. The semiconductor element 13 is mounted on the semiconductor element mounting table 14. Therefore, the semiconductor element mounting table 1
The shape of 4 is square. Also, the semiconductor element mounting table 1
A tie bar 16 is provided to fix the tie bar 4.
The tie bar 16 connects the longitudinal frame 12 a and the semiconductor element mounting table 14. Thus, the semiconductor element mounting table 14 is supported by the tie bars 16. At this time, the tie bar 16 extends from the longitudinal end of the semiconductor element mounting table 14. By doing so, the semiconductor element mounting table 14 can be provided stably.

【0042】リード15は半導体素子載置台14に向か
って複数本伸びている。リード15は枠体12bに対し
て直角に形成されている。またリード15の本数は所定
のピン数分ある。リード15を平面状にしておくために
ダムバー17によって支えられている。ダムバー17の
幅は枠体12bより細い。ダムバー17は枠体12aに
直角(枠体12bと平行)に形成されている。またダム
バー17の両端は枠体12aに取り付けられている。こ
のようにしてリード15を平面状にしている。
A plurality of leads 15 extend toward the semiconductor element mounting table 14. The lead 15 is formed at right angles to the frame 12b. The number of leads 15 is equal to the number of predetermined pins. The lead 15 is supported by a dam bar 17 to keep the lead 15 in a flat shape. The width of the dam bar 17 is thinner than the frame 12b. The dam bar 17 is formed perpendicular to the frame 12a (parallel to the frame 12b). Both ends of the dam bar 17 are attached to the frame 12a. Thus, the lead 15 is made flat.

【0043】ダムバー17から、半導体素子13を搭載
後形成される樹脂モールド部21(図中の点線領域)ま
では枠体12bに直角にリード15は伸びている。樹脂
モールド部21内部に位置するリード15は半導体素子
13のボンディングパッドとリード15とのワイヤーボ
ンディングが容易に行えるように形成されている。すな
わちリード15はリードフレーム11の中心に位置する
半導体素子載置台14に向かって曲げられている。この
ようにすることで半導体素子13のボンディングパッド
とリード15の先端とに容易に金属細線20を形成でき
る。ここで半導体素子載置台14とリード15は電気的
に絶縁されていなければならないので、両者の間には物
理的な空間が設けられてている。
The leads 15 extend perpendicularly to the frame 12b from the dam bar 17 to the resin mold portion 21 (dotted line area in the figure) formed after the semiconductor element 13 is mounted. The leads 15 located inside the resin mold portion 21 are formed so that wire bonding between the bonding pads of the semiconductor element 13 and the leads 15 can be easily performed. That is, the leads 15 are bent toward the semiconductor element mounting table 14 located at the center of the lead frame 11. In this manner, the fine metal wires 20 can be easily formed on the bonding pads of the semiconductor element 13 and the tips of the leads 15. Here, since the semiconductor element mounting table 14 and the leads 15 must be electrically insulated, a physical space is provided between them.

【0044】図1は本発明の樹脂封止型半導体装置の半
導体素子載置台14の拡大平面図を示す。
FIG. 1 is an enlarged plan view of the semiconductor element mounting table 14 of the resin-sealed semiconductor device of the present invention.

【0045】半導体素子載置台14は前記したようにタ
イバー16によって支えられている。平面部に複数のス
リット18と凹部19が設けられている。スリット18
は半導体素子載置台14の表面から裏面まで貫通してい
る。スリット18の形成には例えば打ち抜きや化学刻食
が用いられる。これらの形成方法はリードフレーム11
を形成する方法と同じである。このためリードフレーム
11形成時に同時にスリット18を設けても工程は複雑
にならない。また従来の技術をもって形成できる。
The semiconductor element mounting table 14 is supported by the tie bars 16 as described above. A plurality of slits 18 and recesses 19 are provided in a plane portion. Slit 18
Penetrates from the front surface to the back surface of the semiconductor element mounting table 14. For forming the slit 18, for example, punching or chemical etching is used. These forming methods are based on the lead frame 11.
Is the same as the method of forming. Therefore, even if the slits 18 are provided at the same time when the lead frame 11 is formed, the process does not become complicated. Further, it can be formed by a conventional technique.

【0046】またスリット18は凹部19の幅だけ離れ
て同型のスリット18がほぼ並行に一対で形成されてい
る。スリット18を境界線としてプレス手段によって裏
面側に押しだし、前記スリットの一対間に前記半導体素
子載置台の一部を窪ませて形成された,底部の平坦な三
面溝型の凹部19を形成する。このように凹部19はそ
の両端にスリット18が一体となって形成されている。
The slits 18 are spaced apart by the width of the concave portion 19, and a pair of slits 18 of the same type are formed substantially in parallel . It is pushed out to the back side by a pressing means with the slit 18 as a boundary line, and the semiconductor element is sandwiched between a pair of the slits.
The flat bottom is formed by recessing a part of the
A surface groove type recess 19 is formed. As described above, the concave portion 19 is formed integrally with the slits 18 at both ends.

【0047】ここではスリット18はタイバー16方向
に設けられているが、タイバー16と直角にスリット1
8が形成されていてもよい。この場合凹部19もまたタ
イバー16と直角に形成される。
Although the slit 18 is provided in the direction of the tie bar 16 here, the slit 1 is perpendicular to the tie bar 16.
8 may be formed. In this case, the recess 19 is also formed at right angles to the tie bar 16.

【0048】図中の一対のスリット18と凹部19と
ペアは半導体素子載置台14の中央のA−A’線を中心
に線対称になっている。あるいはリードフレームの長手
方向の中心を結ぶB−B’線を中心に線対称となるよう
に形成されている。このようにスリット18と凹部19
のペアが各々の線を中心に線対称になっているのは半導
体素子載置台14にかかる応力を均等に分散させるため
である。すなわち応力のかかり方は半導体素子13の形
状に依存している。この例では半導体素子載置台14に
1つの半導体素子13が設置されている。1つの半導体
素子13にはほぼ均等な応力がかかる。
The pair of the pair of slits 18 and the recess 1 9 in the figure is in a line symmetry about the center line A-A 'of the semiconductor device mounting table 14. Alternatively, the lead frame is formed so as to be symmetric with respect to a line BB ′ connecting the centers in the longitudinal direction of the lead frame . Thus, the slit 18 and the concave portion 19
The pair is axisymmetric about each line in order to evenly distribute the stress applied to the semiconductor element mounting table 14. That is, how the stress is applied depends on the shape of the semiconductor element 13. In this example, one semiconductor element 13 is installed on the semiconductor element mounting table 14. A substantially uniform stress is applied to one semiconductor element 13.

【0049】例えば1つの半導体素子載置台14に2つ
以上の半導体素子13が設置されるマルチチップでは応
力が均等にかからない。このように半導体素子13に応
力が均等にかからない場合には、その応力の分布状態に
合わせてスリット18と凹部19のペアを設ける。すな
わちこの場合にはスリット18と凹部19のペアは半導
体載置台14上に必ずしも線対称には分布しない。
For example, in a multichip in which two or more semiconductor elements 13 are mounted on one semiconductor element mounting table 14, stress is not uniformly applied. As described above, when the stress is not uniformly applied to the semiconductor element 13, a pair of the slit 18 and the concave portion 19 is provided according to the distribution state of the stress. That is, in this case, the pairs of the slits 18 and the concave portions 19 are not necessarily symmetrically distributed on the semiconductor mounting table 14.

【0050】ここに示した実施例の凹部19は、幅が
0.2〜1.2mm、長さが0.4〜1.5mmである。ま
たスリット18の幅は0.1〜0.8mmである。
The concave portion 19 of the embodiment shown here has a width of 0.2 to 1.2 mm and a length of 0.4 to 1.5 mm. The width of the slit 18 is 0.1 to 0.8 mm.

【0051】凹部19の幅、長さとスリット18の幅は
加工上の制約に依存している。プレス技術やエッチング
技術が開発されれば各々の下限値より小さいものを用い
ることができる。凹部19やスリット18を微細に作る
ことができれば応力の分散を精度よく制御できる。すな
わちスリット18と凹部19のペアを、樹脂モールド部
21の形成されるプロセス工程で誘起される応力に対応
した位置に設ける。これによって局部的に発生する応力
をも均等に分散させることができる。
The width and length of the concave portion 19 and the width of the slit 18 depend on processing restrictions. If a press technique or an etching technique is developed, those smaller than the respective lower limit values can be used. If the concave portion 19 and the slit 18 can be finely formed, the dispersion of stress can be controlled with high accuracy. That is, a pair of the slit 18 and the concave portion 19 is provided at a position corresponding to the stress induced in the process step in which the resin mold portion 21 is formed. Thereby, the locally generated stress can be evenly dispersed.

【0052】凹部19の幅の上限値は半導体載置台の面
積によって変わる。半導体載置台の面積が大きくなれば
上限値よりより大きなものを作ることができる。しかし
上限値より大きくして用いると応力の制御が困難とな
り、応力集中によるクラックが発生する。
The upper limit of the width of the concave portion 19 varies depending on the area of the semiconductor mounting table. If the area of the semiconductor mounting table increases, a semiconductor mounting table larger than the upper limit can be manufactured. However, when used above the upper limit, stress control becomes difficult, and cracks occur due to stress concentration.

【0053】以上のように凹部19とスリット18が組
み合わされ、さらにそれらの面積が小さいため半導体素
子13内で応力が均等に分布しているような場合にはも
ちろんのこと応力の分布が不均一であっても、半導体素
子13内の微小領域で応力を制御することができるの
で、樹脂モールド部が一層、薄型化された場合にも十分
対応することができる。
As described above, when the concave portion 19 and the slit 18 are combined and their area is small, when the stress is uniformly distributed in the semiconductor element 13, the stress distribution is of course uneven. Even in this case, since the stress can be controlled in a minute area in the semiconductor element 13, it is possible to sufficiently cope with a case where the resin mold portion is further reduced in thickness.

【0054】図2は図1に示された本発明の樹脂封止型
半導体装置のA−A’断面の形状を示している。
FIG. 2 shows a cross section taken along the line AA ′ of the resin-sealed semiconductor device of the present invention shown in FIG.

【0055】半導体素子載置台14は一方のタイバー1
6と他方のタイバー16で支えられている。半導体素子
台14には、ここではA−A’断面に沿う3箇所に凹部
19が設けられたものを示している。そして、この断面
は凹部19の両端に設けられたスリット18の長手方向
に沿った断面形状であるが、半導体素子載置台14の底
面線と凹部19の底部の上面線との間に隙間となる
空洞22が存在していることを示している。
The semiconductor element mounting table 14 has one tie bar 1
6 and the other tie bar 16. Here, the semiconductor element base 14 is shown with three concave portions 19 provided along the AA 'section . The gap between the cross-section is a cross-sectional shape along the longitudinal direction of the slit 18 provided at both ends of the recess 19, and the upper surface line C of the bottom portion of the bottom line B and the recess 19 of the semiconductor element mounting table 14 Is present.

【0056】樹脂モールド部21を形成する時に、その
樹脂が凹部19に流れ込み半導体素子13と半導体素子
置台14が強固に結合させる。このためには空洞22の
大きさは樹脂モールド部21の樹脂が凹部19に流れ込
み、貫通できる大きさで有ればよい。
When the resin mold portion 21 is formed, the resin flows into the concave portion 19 and the semiconductor element 13 and the semiconductor element mounting table 14 are firmly connected. For this purpose, the size of the cavity 22 only needs to be large enough to allow the resin of the resin mold portion 21 to flow into the concave portion 19 and penetrate therethrough.

【0057】このように凹部19の回りに封止のための
樹脂が注入されている。このため半導体素子載置台14
は樹脂モールド部と強固に結合される。これによって封
止樹脂中に含まれる不純物による配線の腐食をなくすこ
とができる。また樹脂モールド部の破壊を防止するのに
十分な機械的強度を持つことができる。
As described above, the resin for sealing is injected around the concave portion 19. For this reason, the semiconductor element mounting table 14
Is firmly connected to the resin mold part. This can eliminate the corrosion of the wiring due to impurities contained in the sealing resin. Further, it is possible to have mechanical strength sufficient to prevent the destruction of the resin mold portion.

【0058】また半導体素子載置台14とを接着してい
る半田や銀ペーストに侵入することを防げるので、半導
体素子載置台14から半導体素子13が剥離したり、後
の熱処理によって半導体素子13が反り返ることがな
い。
Further, since it is possible to prevent the semiconductor element mounting table 14 from invading the solder or silver paste that is bonded to the semiconductor element mounting table 14, the semiconductor element 13 is peeled off from the semiconductor element mounting table 14 or the semiconductor element 13 is warped by a subsequent heat treatment. Nothing.

【0059】半導体素子載置台14の表面には、半導体
素子13が合成樹脂接着剤を用いてダイボンディングさ
れている。このダイボンディングには合成樹脂接着剤を
用いたが、錫鉛半田を用いても同様に接着することがで
きる。
The semiconductor element 13 is die-bonded to the surface of the semiconductor element mounting table 14 using a synthetic resin adhesive. Although a synthetic resin adhesive was used for this die bonding, the same bonding can be performed using tin-lead solder.

【0060】この時注意しなければならないのは、ダイ
ボンディング時に還元状態の雰囲気が十分保たれている
ことである。還元状態の雰囲気が保たれておれば半田は
メッキによって形成された膜と合金状態となる。このた
め凹部19内に入って凹部19に蓋をするような悪影響
を与えることはない。
At this time, it should be noted that the atmosphere in the reduced state is sufficiently maintained during the die bonding. If the atmosphere in the reduced state is maintained, the solder will be in an alloy state with the film formed by plating. Therefore, there is no adverse effect such as entering the recess 19 and closing the recess 19.

【0061】もし凹部19に蓋ができると、一般に呼ば
れる変形ディンプル構造となる。この場合、本実施例と
比べて半導体素子載置台14と半導体素子13の接着強
度が低くなる。
If a cover is formed in the concave portion 19, a deformed dimple structure generally called is obtained. In this case, the adhesive strength between the semiconductor element mounting table 14 and the semiconductor element 13 is lower than in this embodiment.

【0062】また半導体素子13に形成されているボン
ディングパッドは金属細線20で、リード15にワイヤ
ーボンディングされている。この後、図2の点線で示す
領域内に樹脂モールド部21が形成されている。すなわ
ち点線の領域内は合成樹脂でモールドで成形されてい
る。この後封止されて樹脂モールド部21が形成され
る。
The bonding pads formed on the semiconductor element 13 are wire-bonded to the leads 15 with thin metal wires 20. Thereafter, the resin mold portion 21 is formed in a region indicated by a dotted line in FIG. That is, the area within the dotted line is molded with a synthetic resin in a mold. Thereafter, sealing is performed to form the resin mold portion 21.

【0063】この後ダムバー17の内側と樹脂モールド
部21壁面との間に生じる樹脂板を打ち抜く。次にリー
ド15間のダムバー17部分およびリード15の外周先
端部を切断してリード15を所定の形状に形成する。以
上の工程によって樹脂封止型半導体装置が完成されてい
る。
Thereafter, a resin plate formed between the inside of the dam bar 17 and the wall surface of the resin mold portion 21 is punched. Next, the portion of the dam bar 17 between the leads 15 and the outer peripheral tip of the lead 15 are cut to form the lead 15 into a predetermined shape. Through the above steps, a resin-sealed semiconductor device is completed.

【0064】ここで図4に樹脂板の発生を説明するため
のリードフレームの平面図を示す。この全体の構成は図
3で説明したのと同じです。
FIG. 4 is a plan view of a lead frame for explaining generation of a resin plate. The overall configuration is the same as described in FIG.

【0065】すなわちリードフレーム11には枠体12
が設けられている。枠体12a領域は薄板の長手方向に
沿って、短手方向に枠体12b領域が設けられている。
That is, the frame 12 is attached to the lead frame 11.
Is provided. In the region of the frame 12a, a region of the frame 12b is provided in the short direction along the longitudinal direction of the thin plate.

【0066】リードフレーム11には半導体素子載置台
14が形成されている。半導体素子載置台14上に半導
体素子13が載置される。また半導体素子載置台14を
固定するために、タイバー16が設けられている。この
ように半導体素子載置台14はタイバー16によって支
持されている。
A semiconductor element mounting table 14 is formed on the lead frame 11. The semiconductor element 13 is mounted on the semiconductor element mounting table 14. A tie bar 16 is provided to fix the semiconductor element mounting table 14. As described above, the semiconductor element mounting table 14 is supported by the tie bars 16.

【0067】リード15は半導体素子載置台14に向か
って複数本伸びている。リード15を平面状にしておく
ためにダムバー17によって支えられている。
A plurality of leads 15 extend toward the semiconductor element mounting table 14. The lead 15 is supported by a dam bar 17 to keep the lead 15 in a flat shape.

【0068】ダムバー17から、半導体素子13を搭載
後形成される樹脂モールド部21(点線領域)までは枠
体12bに直角にリード15は伸びている。リード15
はリードフレーム11の中心に位置する半導体素子載置
台14に向かって曲げられている。半導体素子13のボ
ンディングパッドとリード15の先端とが金属細線20
で結ばれている。
The lead 15 extends perpendicularly to the frame 12b from the dam bar 17 to the resin mold portion 21 (dotted area) formed after mounting the semiconductor element 13. Lead 15
Are bent toward the semiconductor element mounting table 14 located at the center of the lead frame 11. The bonding pad of the semiconductor element 13 and the tip of the lead 15 are
Are tied together.

【0069】この後、図4の点線で示す領域内に樹脂モ
ールドする際、ダムバー17の内側と樹脂モールド部2
1壁面との間である領域に樹脂が付着する。このよう
に付着した樹脂を樹脂板と呼ぶ。樹脂封止は樹脂を注入
する時に、樹脂が流出するのを防ぐためにダムバー17
が形成されている。注入された樹脂はダムバー17に向
けて流れた樹脂が固まり樹脂板(厚バリとも呼ぶ)が形
成される。このようにダムバー17の内側と樹脂モール
ド部21壁面との間であるC領域に樹脂板が発生する。
この樹脂板は樹脂側壁から突き出たリード15の表面を
後の工程でメッキするために除去する。次にリード15
間のダムバー17部分およびリード15の外周先端部を
切断する。外周先端部は図中の領域外端である。以上
のようにしてリード15を所定の形状に形成する。
[0069] Thereafter, when Ru resin model <br/> Lumpur dos in the area indicated by the dotted line in FIG. 4, the inner and the resin mold portion 2 of the dam bar 17
The resin adheres to the C region between the one wall surface. The resin thus attached is called a resin plate. Resin sealing is performed by dam bar 17 to prevent resin from flowing out when resin is injected.
Are formed. The injected resin solidifies the resin flowing toward the dam bar 17 to form a resin plate (also referred to as a thick burr). As described above, the resin plate is generated in the region C between the inside of the dam bar 17 and the wall surface of the resin mold portion 21.
This resin plate is removed for plating the surface of the lead 15 protruding from the resin side wall in a later step. Next, lead 15
The portion between the dam bar 17 and the outer peripheral tip of the lead 15 is cut. The outer peripheral tip is the outer end of the D region in the figure. The lead 15 is formed in a predetermined shape as described above.

【0070】封止のための樹脂は凹部19の空洞22よ
り凹部19内部を埋めつくす。この時、樹脂は凹部19
上の半導体素子13の裏面とも接触する。このようにし
て半導体素子載置台14は樹脂モールド部21と強固に
結合される。
The resin for sealing fills the inside of the recess 19 from the cavity 22 of the recess 19. At this time, the resin is
The back surface of the upper semiconductor element 13 is also in contact. In this way, the semiconductor element mounting table 14 is firmly connected to the resin mold section 21.

【0071】またこのように樹脂モールドされた半導体
素子13を急加熱および急冷しても、クラックは発生し
ない。
Even if the semiconductor element 13 thus resin-molded is rapidly heated and rapidly cooled, no crack is generated.

【0072】一般には半導体素子載置台14と樹脂モー
ルド部21との熱膨張係数は異なっている。このため急
加熱や急冷によって熱膨張係数の差分の応力が発生す
る。しかし本実施例のように半導体素子載置台14にス
リット18と凹部19が設けられているため、応力は凹
部19によって分散・吸収される。このため応力による
クラックの発生を防止することができる。
Generally, the coefficient of thermal expansion between the semiconductor element mounting table 14 and the resin mold portion 21 is different. For this reason, rapid heating or rapid cooling generates a stress having a difference in thermal expansion coefficient. However, since the semiconductor element mounting table 14 is provided with the slits 18 and the concave portions 19 as in this embodiment, the stress is dispersed and absorbed by the concave portions 19. For this reason, generation of cracks due to stress can be prevented.

【0073】クラックの発生が防止されると、空気中の
水分や不純物が内部の半導体素子13へ侵入することが
ない。このため半導体装置の大幅な信頼性の向上を図る
ことができる。
When the occurrence of cracks is prevented, moisture and impurities in the air do not enter the internal semiconductor element 13. Therefore, the reliability of the semiconductor device can be greatly improved.

【0074】さらにこのようにして形成された樹脂封止
型半導体装置を約260まで急激に昇温させても、樹
脂モールド部21と半導体素子載置台14とが剥離する
ことはなかった。さらに−65から150の温度範
囲での急加熱、急冷を行っても樹脂モールド部21にク
ラックを生じないことを確認した。
Further, even when the temperature of the resin-encapsulated semiconductor device thus formed was rapidly increased to about 260 ° C. , the resin mold portion 21 and the semiconductor element mounting table 14 did not peel off. Furthermore, it was confirmed that even if rapid heating and rapid cooling were performed in a temperature range of -65 ° C to 150 ° C , cracks did not occur in the resin mold portion 21.

【0075】上記実施例の場合、スリット18を平行に
形成して凹部19を直線状に形成したが、凹部19の形
状を四角、星形、ひし形、三角、円形やそれらの変形、
すなわちコーナー等の一部を残して辺の部分をスリット
状にして窪ませるようなものでもよい。
In the above embodiment, the slits 18 are formed in parallel and the recesses 19 are formed in a straight line. However, the shape of the recesses 19 may be square, star, rhombus, triangle, circle, their deformation,
That is, the side portion may be depressed in a slit shape while leaving a part such as a corner.

【0076】直線状の凹部19は半導体素子が長方形状
のものに適している。なぜなら半導体素子13が外部か
ら圧縮された場合、正方形状の半導体素子13の方が長
方形状の半導体素子13より大きい力で変形する。すな
わち長方形状の場合、歪の応力によって変形されやす
い。
The linear recess 19 is suitable for a semiconductor element having a rectangular shape. Because, when the semiconductor element 13 is compressed from the outside, the square semiconductor element 13 is deformed with a larger force than the rectangular semiconductor element 13. That is, in the case of a rectangular shape, it is easily deformed by the stress of strain.

【0077】もし正方形状の半導体素子13が均等に外
力を受ける場合には、半導体素子13にかかる抗力が均
等であることが望ましい。このためには凹部19の形状
が点対称となる形状で有れば均等に応力を受けることが
できる。すなわち凹部19の形状が点対称となる四角、
星形、ひし形、三角、円形やそれらの変形の形状を設け
ることで均等な応力を受ける。
If the square semiconductor element 13 receives an external force uniformly, it is desirable that the drag applied to the semiconductor element 13 be equal. For this purpose, if the shape of the concave portion 19 is a point-symmetric shape, stress can be uniformly received. That is, a square in which the shape of the concave portion 19 is point-symmetric,
A star, a diamond, a triangle, a circle, and their deformed shapes receive uniform stress.

【0078】次に図5に凹部19に化学刻食などの方法
でハーフエッチングをした時の凹部19周辺の拡大図を
示す。
Next, FIG. 5 is an enlarged view around the concave portion 19 when the concave portion 19 is half-etched by a method such as chemical etching.

【0079】図5(a)は、ハーフエッチングを施さな
い状態の拡大図であり、図5(b)は、ハーフエッチン
グを施した後の状態の拡大図である。
FIG. 5A is an enlarged view showing a state where half etching is not performed, and FIG. 5B is an enlarged view showing a state after half etching is performed.

【0080】断面から凹部19を見ると、空洞22が形
成されている。ハーフエッチングを施す前後でこの空洞
22の大きさが異なる。ハーフエッチングによって凹部
19の厚さが薄くなる。このため空洞22の面積は実質
的に大きくなる。これによって樹脂モールド部21に用
いられる樹脂は凹部19の空洞22より流れ込み易くな
り半導体素子13と半導体素子置台14が強固に結合さ
せる。このようにハーフエッチングをすることで空洞2
2の大きさを大きくでき、樹脂モールド部21の樹脂が
凹部19に流れ込み、貫通でき易い。以上のようにハー
フエッチングによって樹脂の材料強度に余裕を持たせる
ことができる。
Looking at the recess 19 from the cross section, a cavity 22 is formed. The size of the cavity 22 differs before and after the half etching. The thickness of the concave portion 19 is reduced by the half etching. Therefore, the area of the cavity 22 becomes substantially large. As a result, the resin used for the resin mold portion 21 flows more easily from the cavity 22 of the concave portion 19, and the semiconductor element 13 and the semiconductor element mounting table 14 are firmly connected. By performing half etching in this way, the cavity 2
2 can be increased, and the resin of the resin mold portion 21 flows into the concave portion 19 and can easily penetrate. As described above, the material strength of the resin can be given a margin by the half etching.

【0081】[0081]

【発明の効果】本発明の半導体装置では、半導体素子載
置台は樹脂モールド部と強固に結合される。これによっ
て封止樹脂に含まれる不純物による配線の腐食をなくす
ことができる。また樹脂モールド部の破壊を防止するの
に十分な機械的強度を持つことができる。
According to the semiconductor device of the present invention, the semiconductor element mounting table is firmly connected to the resin mold portion. Thereby, the corrosion of the wiring due to the impurities contained in the sealing resin can be eliminated. Further, it is possible to have mechanical strength sufficient to prevent the destruction of the resin mold portion.

【0082】また半導体素子載置台とを接着している半
田や銀ペーストに侵入することを防げる。
Further, it is possible to prevent intrusion into the solder or silver paste bonding the semiconductor element mounting table.

【0083】さらに半導体素子内で応力の分布が不均一
であっても、半導体素子内の微小領域での応力を制御す
ることができる。
Further, even if the distribution of stress in the semiconductor element is not uniform, the stress in a minute area in the semiconductor element can be controlled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の樹脂封止型半導体装置の半導体素子載
置台の拡大平面図
FIG. 1 is an enlarged plan view of a semiconductor element mounting table of a resin-sealed semiconductor device of the present invention.

【図2】本発明の図1に示した樹脂封止型半導体装置の
A−A’断面の形状を示す図
FIG. 2 is a diagram showing a cross-sectional shape along the line AA ′ of the resin-sealed semiconductor device shown in FIG. 1 of the present invention;

【図3】本発明の樹脂封止型半導体装置に用いられるリ
ードフレームの平面図
FIG. 3 is a plan view of a lead frame used in the resin-encapsulated semiconductor device of the present invention.

【図4】樹脂板の発生を説明するためのリードフレーム
の平面図
FIG. 4 is a plan view of a lead frame for explaining generation of a resin plate.

【図5】凹部にハーフエッチングをした時の凹部周辺の
拡大図
FIG. 5 is an enlarged view around a concave portion when half-etching is performed on the concave portion.

【図6】従来の表面実装型半導体装置の斜視図FIG. 6 is a perspective view of a conventional surface mount semiconductor device.

【図7】従来の表面実装型半導体装置の断面図FIG. 7 is a sectional view of a conventional surface mount type semiconductor device.

【図8】従来の表面実装型半導体装置の部分拡大図FIG. 8 is a partially enlarged view of a conventional surface mount type semiconductor device.

【図9】従来のディンプルを持つ半導体装置の断面図FIG. 9 is a cross-sectional view of a conventional semiconductor device having dimples.

【図10】従来のスリットを持つ半導体装置の断面図FIG. 10 is a sectional view of a conventional semiconductor device having a slit.

【図11】従来のスリットを持つ半導体素子載置台の平
面図
FIG. 11 is a plan view of a conventional semiconductor element mounting table having a slit.

【符号の説明】[Explanation of symbols]

11 リードフレーム 12,12a,12b 枠体 13 半導体素子 14 半導体素子載置台 15 リード 16 タイバー 17 ダムバー 18 スリット 19 凹部 20 金属細線 DESCRIPTION OF SYMBOLS 11 Lead frame 12, 12a, 12b Frame 13 Semiconductor element 14 Semiconductor element mounting base 15 Lead 16 Tie bar 17 Dam bar 18 Slit 19 Concave part 20 Metal thin wire

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 枠内に接続されたタイバーと、前記タイ
バーに接続された半導体素子載置台と前記半導体素子載
置台に向かって複数本伸びているリードと、前記リード
に接続されたダムバーとを備え、前記半導体素子載置台
は、複数のスリットと前記スリットの一対間に前記半
導体素子載置台の一部を窪ませて形成された,底部の平
坦な三面溝型の凹部が設けられていることを特徴とする
リードフレーム。
[1 claim: a tie bar connected to the frame, and a lead extending plural toward the connected semiconductor element mounting table to said tie bar to said semiconductor element mounting table, and a dam bars connected to the lead The semiconductor device mounting table includes a plurality of slits and the half-space between a pair of the slits.
A flat bottom formed by recessing a part of the conductive element mounting table
A lead frame provided with a flat three-sided groove-shaped recess.
【請求項2】 前記スリットは、一対で前記半導体素子
載置台表面から裏面まで貫通しており、前記凹部は、
前記一対のスリット間前記半導体素子載置台裏面側に
押しだされて形成されていることを特徴とする請求項1
記載のリードフレーム。
2. A pair of the slits penetrate from a front surface to a rear surface of the semiconductor element mounting table in a pair ,
2. The semiconductor device according to claim 1 , wherein said pair of slits are formed so as to be pushed out to the back side of said semiconductor element mounting table.
Lead frame according to.
【請求項3】 前記凹部の形状が点対称であることを特
徴とする請求項2記載のリードフレーム。
3. The lead frame according to claim 2 , wherein the shape of the recess is point-symmetric.
【請求項4】 リードフレームの半導体素子載置台に形
成された複数のスリットと前記スリットの一対間に前記
半導体素子載置台の一部を窪ませて形成された,底部の
平坦な三面溝型の凹部と、前記半導体素子載置台上に設
置された半導体素子と、前記半導体素子の電極部に,
属細線を介して接続されたリードと、前記半導体素子
前記半導体素子載置台を包み込む樹脂モールド部
備えたことを特徴とする樹脂封止型半導体装置。
4. A plurality of slits formed in a semiconductor element mounting table of a lead frame and a pair of said slits.
The bottom of the semiconductor element mounting table
And the recess of the flat three-sided groove-type, a semiconductor element mounted on the semiconductor element mounting on table, the electrode portion of the semiconductor element, a lead connected via a thin metal wire, said semiconductor element
Fine the resin-sealed semiconductor device characterized by comprising a resin mold portion Komu viewed wrap the semiconductor element mounting table.
【請求項5】 前記スリットは、一対で前記半導体素子
載置台の表面から裏面まで貫通しており、前記凹部は、
前記一対のスリット間前記半導体素子載置台裏面側に
押しだされて形成されていることを特徴とする請求項4
記載の樹脂封止型半導体装置。
5. A pair of said slits penetrate from a front surface to a rear surface of said semiconductor element mounting table in a pair ,
5. The semiconductor device according to claim 4 , wherein said pair of slits are formed so as to be pushed out to the back side of said semiconductor element mounting table.
Resin-encapsulated semiconductor device according to.
【請求項6】 前記スリットは、平行な一対で前記半導
体素子載置台の表面から裏面まで貫通しており、前記凹
は、前記一対のスリット間前記半導体素子載置台裏
面側に押しだされて形成されていることを特徴とする請
求項4記載の樹脂封止型半導体装置。
Wherein said slit penetrates from the surface of the semiconductor element mounting table in parallel pair to the back, the concave portion, wherein is extruded in the semiconductor element mounting table back side between said pair of slits The resin-sealed semiconductor device according to claim 4 , wherein the semiconductor device is formed.
【請求項7】 前記スリットと前記凹部とは、前記半導
体素子載置台の底部と前記凹部の底部の上面との間に空
形成ていることを特徴とする請求項4または5に
記載の樹脂封止型半導体装置。
The method according to claim 7, wherein the slit and the recess, according to claim 4 or 5, characterized in that it forms a cavity between the upper surface of the bottom portion of the bottom and front Symbol recess of the semiconductor element mounting table Resin-sealed semiconductor device.
【請求項8】 リードフレームの半導体素子載置台に形
成された複数のスリットと前記スリットの一対間に前記
半導体素子載置台の一部を窪ませて形成された,底部の
平坦な三面溝型の凹部と、前記半導体素子載置台上に設
置された半導体素子と、前記半導体素子の電極部に,金
属細線を介して接続されたリードと、前記半導体素子及
び前記半導体素子載置台を包み込み、かつ前記スリット
と前記凹部とにより,前記半導体素子載置台の底部と前
記凹部の底部の上面との間に形成された,空洞を充填し
樹脂モールド部を備えたことを特徴とする樹脂封止
型半導体装置。
8. A semiconductor device mounting table for a lead frame.
A plurality of slits formed and a pair of the slits
The bottom of the semiconductor element mounting table
A flat three-sided groove-shaped recess is provided on the semiconductor element mounting table.
The semiconductor element placed and the electrodes of the semiconductor element
A lead connected through a metal wire and the semiconductor element and
And the semiconductor element mounting table, and the slit
And the recess, the bottom of the semiconductor element mounting table and the front
Fill the cavity formed between the bottom of the recess and the top of the recess.
Tree Aburafutome type semiconductor device you comprising the resin molded portions.
【請求項9】 リードフレームの半導体素子載置台に形
成され,前記半導体素子載置台の中心を通り,かつ前記
半導体素子載置台の任意の辺と平行な線に対して線対
称に配置された複数のスリットと、前記スリットの一対
間に前記半導体素子載置台の一部を窪ませて形成され
た,底部の平坦な三面溝型の凹部と、前記半導体素子載
置台上に設置された半導体素子と、前記半導体素子の電
極部に,金属細線を介して接続されたリードと、前記半
導体素子及び前記半導体素子載置台を包み込み、かつ前
記スリットと前記凹部とにより,前記半導体素子載置台
の底部と前記凹部の底部の上面との間に形成された,空
洞を充填した樹脂モールド部とを備えたことを特徴とす
る樹脂封止型半導体装置。
9. A semiconductor device mounting table for a lead frame.
Made is, the passes through the center of the semiconductor element mounting table, and a plurality of slits arranged in line symmetry with respect to any edge parallel to the side line of the semiconductor element mounting table, a pair of the slit
The semiconductor element mounting table is formed by depressing a part of the mounting table.
A three-sided groove-shaped recess having a flat bottom portion;
A semiconductor element installed on a table, and a power supply for the semiconductor element.
A lead connected to the pole via a thin metal wire,
Enclose the conductor element and the semiconductor element mounting table, and
The semiconductor element mounting table is formed by the slit and the recess.
Formed between the bottom of the recess and the upper surface of the bottom of the recess.
And a resin mold part filled with a cavity .
That tree Aburafutome type semiconductor device.
【請求項10】 前記凹部の幅が0.2〜1.2mm、
長さが0.4〜1.5mmであることを特徴とする請求
項5記載の樹脂封止型半導体装置。
10. The recess has a width of 0.2 to 1.2 mm,
6. The resin-sealed semiconductor device according to claim 5 , wherein the length is 0.4 to 1.5 mm.
【請求項11】 前記凹部の形状が点対称であることを
特徴とする請求項5記載の樹脂封止型半導体装置。
11. The resin-sealed semiconductor device according to claim 5 , wherein the shape of the recess is point-symmetric.
JP4022304A 1991-02-12 1992-02-07 Lead frame and resin-sealed semiconductor device using the same Expired - Lifetime JP3040235B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4022304A JP3040235B2 (en) 1991-02-12 1992-02-07 Lead frame and resin-sealed semiconductor device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-18168 1991-02-12
JP1816891 1991-02-12
JP4022304A JP3040235B2 (en) 1991-02-12 1992-02-07 Lead frame and resin-sealed semiconductor device using the same

Publications (2)

Publication Number Publication Date
JPH0555430A JPH0555430A (en) 1993-03-05
JP3040235B2 true JP3040235B2 (en) 2000-05-15

Family

ID=26354812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4022304A Expired - Lifetime JP3040235B2 (en) 1991-02-12 1992-02-07 Lead frame and resin-sealed semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP3040235B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384901B2 (en) * 1995-02-02 2003-03-10 三菱電機株式会社 Lead frame
US5818103A (en) * 1997-03-28 1998-10-06 Nec Corporation Semiconductor device mounted on a grooved head frame
JP6749039B2 (en) * 2013-11-13 2020-09-02 矢崎総業株式会社 Wire with terminal

Also Published As

Publication number Publication date
JPH0555430A (en) 1993-03-05

Similar Documents

Publication Publication Date Title
EP0503769B1 (en) Lead frame and resin sealed semiconductor device using the same
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
KR100324333B1 (en) Stacked package and fabricating method thereof
CA1217876A (en) Semiconductor device and a method for fabricating the same
JP2002076228A (en) Resin-sealed semiconductor device
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP3046024B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
US5929513A (en) Semiconductor device and heat sink used therein
JPH06302653A (en) Semiconductor device
JP2000188366A (en) Semiconductor device
JP4530863B2 (en) Resin-sealed semiconductor device
JP2008532278A (en) Integrated circuit package device, lead frame and electronic device with additional contact pads
JP2915282B2 (en) Plastic molded integrated circuit package
JP3940298B2 (en) Semiconductor device and method for manufacturing the same
JP3040235B2 (en) Lead frame and resin-sealed semiconductor device using the same
JP5569097B2 (en) Semiconductor device and lead frame
JPH0567697A (en) Resin sealed-type semiconductor device
JPS63224235A (en) Electric circuit member
JP3234614B2 (en) Semiconductor device and manufacturing method thereof
JP3576228B2 (en) Surface mount type semiconductor device
JP4329187B2 (en) Semiconductor element
JP3855941B2 (en) Manufacturing method of semiconductor device with convex heat sink
WO2021020456A1 (en) Semiconductor package and semiconductor device
JP3768690B2 (en) Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate
JP3030605B2 (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

EXPY Cancellation because of completion of term