JP3768690B2 - Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate - Google Patents

Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate Download PDF

Info

Publication number
JP3768690B2
JP3768690B2 JP23062098A JP23062098A JP3768690B2 JP 3768690 B2 JP3768690 B2 JP 3768690B2 JP 23062098 A JP23062098 A JP 23062098A JP 23062098 A JP23062098 A JP 23062098A JP 3768690 B2 JP3768690 B2 JP 3768690B2
Authority
JP
Japan
Prior art keywords
conductive pattern
substrate
rigid member
collective substrate
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23062098A
Other languages
Japanese (ja)
Other versions
JP2000058697A (en
Inventor
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23062098A priority Critical patent/JP3768690B2/en
Priority to TW087119257A priority patent/TW434646B/en
Priority to KR10-1998-0050017A priority patent/KR100357757B1/en
Priority to US09/196,884 priority patent/US6204564B1/en
Publication of JP2000058697A publication Critical patent/JP2000058697A/en
Application granted granted Critical
Publication of JP3768690B2 publication Critical patent/JP3768690B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、半導体装置を製造するために使用される剛性部材を有する集合基板、およびこの集合基板から得られる半導体装置に関する。
【０００２】
【従来の技術】
近年においては、金属板を打ち抜き形成するなどして得られる、いわゆるリードフレームから半導体装置を製造する方法に代えて、絶縁性および耐熱性を有するポリイミド樹脂などによって短冊状ないし長尺帯状に形成された集合基板を用いて半導体装置を製造する方法が採用されてきている。この方法では、たとえば図９および図１０に示したように、銅などによって所定の導電パターン２０が形成された領域２０Ａが一定のピッチで長手方向に繰り返し形成された集合基板２Ａが用いられ、ダイボンディング工程、ワイヤボンディング工程、樹脂パッケージング工程、および外部端子部形成工程などの各種の工程を経て半導体装置が製造される。この集合基板２Ａでは、導電パターン形成領域２０Ａに複数の貫通孔２４が格子状に配列形成されており、いわゆるＢＧＡ（Ball Grid Array ）型の半導体装置が製造される。
【０００３】
例示した各工程は、リードフレームを用いた製造方法においては、製造効率を向上させる観点から同一の製造ラインによって行われている。すなわち、上記リードフレームを自動搬送しつつ、適宜の部位に達したリードフレームに対して上記した各工程が行われる。したがって、集合基板２Ａを用いた製造方法においても、製造効率の観点から例示した各工程を同一の製造ラインによって行うのが好ましく、また各工程を同一の製造ラインにおいて行えるならリードフレームを用いて行われる製造方法に採用されていた既存の製造ラインを利用でき、製造方法の変更に際して多大な設備投資を必要とはしないといった利点が得られる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記集合基板２Ａは、ポリイミドなどの樹脂によって極めて薄く形成されており、金属によって形成されたリードフレームに比べれば格段に剛性が低いため、リードフレームを用いた製造方法に採用されていた既存を設備を利用するのが困難であった。すなわち、上記集合基板２Ａの剛性が低いために、リードフレームと同様にして製造ラインにおいて自動搬送するのが困難であり、各種の工程を行うに際して、上記集合基板２Ａが撓んでしまい所望通りに各工程を行うのが困難であった。
【０００５】
また、上記ダイボンディング工程は、たとえば熱硬化性の樹脂製接着剤を用いて行われるために上記集合基板２Ａが加熱され、またワイヤボンディング工程において熱圧着ボンディングを行う場合や樹脂パッケージング工程において熱硬化性樹脂を採用した場合にも上記集合基板２Ａが加熱されてしまう。これらの場合、集合基板２Ａが樹脂によって形成され、導電パターン２０が金属などによって形成されてそれぞれの熱膨張率が異なるために、上記集合基板２Ａのほうが上記導電パターン２０に比べてより膨張してしまう。このため、上記集合基板２Ａが反ってしまったり、あるいは上記導電パターン２０に必要以上に応力が作用してしまっていた。
【０００６】
上記集合基板２Ａが反ってしまったならば、たとえばワイヤボンディング工程においてワイヤボンディングを行うべき部位が初期設定された部位とは異なるものとなってしまうため、ワイヤボンディングを所望通りに行うのが困難である。また、多数の外部端子部が格子状に配列されたＢＧＡ型の半導体装置を製造する場合には、外部端子部としての複数のハンダボールを上記集合基板２Ａの裏面側に形成する必要があるが、上記集合基板２Ａが反っていればハンダボールを所望通りに形成するのも困難である。
【０００７】
一方、上記導電パターン２０に大きな応力が作用した場合には、上記導電パターン２０が断線してしまいかねない。とくに、上記したＢＧＡ型の半導体装置のように、細密な導電パターン２０が形成された集合基板２Ａを用いて製造する必要がある場合には、導電パターン２０に大きな応力が作用すれば導電パターン２０の断線が生じやすい。
【０００８】
本願発明は、上記した事情のもとで考え出されたものであって、リードフレームから半導体装置を製造する既存の設備を良好に利用することができるとともに、集合基板に形成された導電パターンの断線を回避することをその課題としている。
【０００９】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
すなわち、本願発明の第１の側面により提供される剛性部材を有する集合基板は、絶縁性および耐熱性を有する樹脂によって短冊状ないし長尺帯状に形成され、かつその表面に所定の導電パターンが形成された領域が所定のピッチで長手方向に繰り返し形成されるとともに、これらの導電パターン形成領域に半導体チップが実装される集合基板の一面側のみに、上記各導電パターン形成領域に対応してこれらの導電パターン形成領域を平面視において個別に包含する開口面積を有する複数の窓部が形成された箔状ないし板状の剛性部材が取り付けられていることを特徴としている。
【００１１】
上記集合基板には、剛性部材が取り付けられているため、上記剛性部材を含めた全体としての剛性は剛性部材が取り付けられていない場合と比べて格段に向上している。そして、上記集合基板における上記導電パターンが形成された面の裏面側に上記剛性部材を取り付けた場合には、上記導電パターン形成領域が依然として露出した状態とされている。一般に、この導電パターン形成領域には、半導体チップが実装され、ワイヤボンディングが施され、また樹脂パッケージが形成されることから、上記集合基板における各種の処理を施す部位が露出された状態が維持されている。このように、上記集合基板では、上記剛性部材を取り付けることによって上記剛性部材を含めた集合基板全体において所望の剛性が確保され、また処理を施す部分が露出していることから、自動搬送することができ、しかも集合基板の撓みが防止されて各工程を所望通りに行うことができる。したがって、上記した剛性部材を有する集合基板では、リードフレームから半導体装置を製造する既存の製造ラインを利用して半導体装置を製造することが可能になる。
【００１２】
また、上記剛性部材を取り付けることによって上記集合基板が上記剛性部材に対して拘束されることになる。このため、たとえば上記導電パターン形成領域に半導体チップを実装すべく（ダイボンディング工程）、熱硬化性の接着剤を使用してこの接着剤を硬化させるために加熱したとしても、加熱によって上記集合基板が反ってしまうことは生じにくい。したがって、ダイボンディング工程において上記集合基板が反ってしまってその歪みが上記集合基板に残存することもなく、次いで行われるワイヤボンディング工程や樹脂パッケージング工程に影響を与えることもない。さらに、ワイヤボンディング工程自体において、上記集合基板が加熱される場合があるのは上述の通りであるが、ワイヤボンディング工程における集合基板の加熱によっても上記集合基板が反ってしまうことがないのはいうまでもなく、したがって上記ワイヤボンディング工程を所望通りに行うことができる。
【００１３】
好ましい実施の形態においては、上記集合基板には、上記各導電パターン形成領域に複数の貫通孔が格子状に配列形成されており、上記剛性部材は、上記窓部から上記各貫通孔が臨むようにして上記集合基板の裏面側に貼着されている。
【００１４】
上記集合基板は、いわゆるＢＧＡ（Ball Grid Array ）型の半導体装置を製造するためのものとして構成されている。このため、上記集合基板には、ダイボンディング工程、ワイヤボンディング工程および樹脂パッケージング工程が終了した後に、上記集合基板の裏面側に上記各貫通孔に対応させてハンダなどによってボール状の外部端子部を形成する必要がある。上記集合基板においては、上記各貫通孔が上記剛性部材の窓部から臨んでいることから、外部端子部を形成する作業を上記集合基板に上記剛性部材を貼着した状態で行うことができる。すなわち、上記集合基板の剛性を確保した状態で各外部端子部の形成作業を行うことができるため、外部端子部を形成する工程も既存の製造ラインを利用して行うことができる。
【００１５】
好ましい実施の形態においてはさらに、上記集合基板には、上記導電パターン形成領域を囲むようにして開口部が形成されている。
【００１６】
上記した各工程などが終了した場合には、最終的には上記集合基板から半導体装置となるべき部位（導電パターン形成領域）を切り離す必要があるが、上記集合基板では、上記導電パターン形成領域の周りに開口部が形成されていることから、切断すべき部位が少なくてすむ。たとえば、上記開口部の形状を工夫することによって上記各導電パターン形成領域がアイランド状に支持された恰好とすれば、上記各導電パターン形成領域を支持している部位を切断するだけでよく、容易に導電パターン形成領域（半導体装置）を切り離すことができる。とくに、窓部が形成された剛性部材を使用した場合には、上記窓部から上記各導電パターン形成領域に対応する部位が臨んでいることから、上記集合基板とともに上記剛性部材を切断する必要がないといった利点も得られる。
【００１７】
また、上記各導電パターン形成領域が矩形状とされている場合には、上記導電パターン形成領域が支持された恰好とするためには、これらの領域の各コーナ部において支持するのが好ましい。
【００１８】
上記導電パターン形成領域がアイランド状とされている場合には、上記集合基板が加熱されたときに上記導電パターン形成領域が単独で反ってしまうことが懸念されるが、上記導電パターン形成領域の各コーナ部において支持していれば、導電パターン形成領域が上記剛性部材に抑え込まれた恰好とされて上記導電パターン形成領域の反りが回避される。
【００１９】
なお、上記集合基板、導電パターンおよび剛性部材は、それぞれの熱膨張率が同程度の素材によって形成するのが好ましく、たとえば上記集合基板をポリイミド樹脂によって形成するとともに、上記導電パターンおよび剛性部材を銅によって形成するのが好ましい。この場合には、上記集合基板と上記導電パターンおよび剛性部材の熱膨張率が同程度とされているため、上記集合基板の熱による反りが低減される。これにより、上記集合基板が反ることによる導電パターンに作用する応力も緩和され、上記導電パターンの断線が回避される。
【００２０】
また、本願発明の第２の側面においては半導体装置が提供され、この半導体装置は、導電パターンが形成された基板と、この基板に実装される半導体チップと、上記導電パターンに導通する複数の外部端子部と、を備えた半導体装置であって、上述した第１の側面に記載されたいずれかの剛性部材を有する集合基板から上記基板が形成されていることを特徴としている。
【００２１】
上記半導体装置は、上述した剛性部材を有する集合基板から製造されていることから、上記集合基板が熱によって反ってしまうこによる弊害が除去された良品の半導体装置とされている。すなわち、上記導電パターンが断線しておらず、また所望通りにワイヤボンディングが行われ、所望部位に外部端子が形成されている。
【００２２】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２３】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２４】
図１は、本願発明に係る半導体装置の一例を表す全体斜視図、図２は、上記半導体装置を裏面側から見た全体斜視図、図３は、図１のIII −III 線に沿う断面図である。
【００２５】
図１ないし図３に示すように、上記半導体装置１は、樹脂パッケージのサイズを半導体チップのサイズにより近づけたＣＳＰ（Chip Size Pakage）形態に属するものであり、いわゆるＢＧＡ（Ball Grid Array ）型と称されるものである。このＢＧＡ型の半導体装置１は、所定の導電パターン２０が形成された基板２の表面２１に、上記導電パターン２０と導通するようにしてワイヤ６を介して半導体チップ３が搭載されているとともに、その裏面２２に多数のボール状の外部端子部４が格子状に配列形成されている。
【００２６】
図１および図２に良く表れているように、上記基板２は、絶縁性を有するポリイミドなどの樹脂フィルムによって矩形状に形成されており、その表面２１には、複数の端子部２０ａを有する導電パターン２０が形成されている。この基板２は、長尺帯状ないし短冊状とされ、導電パターンが長手方向に繰り返し形成された集合基板に対して半導体チップ３の実装などの所定の処理を施した後に、上記集合基板２Ａから切り離すことによって形成される。
【００２７】
図２および図３に良く表れているように、上記基板２の中央部には、多数の貫通孔２４が格子状に配列形成されており、上記各端子部２０ａは、上記基板２の周縁端から連続して、その一端部がそれぞれの対応する貫通孔２４にまで至っている。上記各貫通孔２４は、上記端子部２０ａの一端部によって上部開口が閉塞された恰好とされており、上記各外部端子部４が形成されていない状態においては、上記基板２の裏面側からは上記各貫通孔２４を介して上記各端子部２０ａの一端部が臨んでいる。もちろん、上記各端子部２０ａは、互いに接触ないし交差しないように独立して形成されている。
【００２８】
図２および図３に良く表れているように、上記基板２の中央部、すなわち貫通孔２４が形成された領域には、上記各貫通孔２４を閉塞する上記各端子部２０ａの一端部を覆うようにして絶縁性を有する保護膜２３が形成されている。上記保護膜２３は、比較的硬質な材料、たとえばエポキシ樹脂などによって形成されており、これによって上記基板２の曲げ剛性（面剛性）が高められている。
【００２９】
図３に示すように、上記半導体チップ３は、その上面３ａに複数の電極パッド（図示略）が形成されており、また上記保護膜２３上に樹脂製などの絶縁性を有するエポキシ樹脂などの接着剤７を介して搭載され、上記基板２に対して機械的に接合されている。なお、上記半導体チップ３としては、たとえばＩＣやＬＳＩなどのベアチップを用いることができ、上記接着剤７としては、常温硬化性のものでも、熱硬化性のものでもよい。
【００３０】
図１および図３に良く表れているように、上記半導体チップ３は、上記電極パッドと上記各端子部２０ａとの間が金線などのワイヤ６を介して接続されており、このワイヤ６によって上記半導体チップ３と上記各端子部２０ａとの電気的な導通が図られている。
【００３１】
図２および図３に示すように、上記基板２の裏面２２には、上記各貫通孔２４に対応して複数の外部端子部４が格子状に配列形成されている。これらの外部端子部４は、たとえばハンダによってボール状に形成されているが、上記各端子部２０ａとは上記貫通孔２４を介して導通されており、結局、上記各外部端子部４が上記半導体チップ３と導通していることになる。
【００３２】
そして、上記基板２、半導体チップ３、およびワイヤ６を封止するようにして、たとえばエポキシ樹脂を用いた金型成形によって樹脂パッケージ６が形成されている。
【００３３】
このように構成された半導体装置１は、たとえば回路基板などに実装されて使用されるが、上記外部端子部４がハンダボールとされていることから、上記半導体装置１にはハンダリフローの手法などが好適に採用される。
【００３４】
次に、上記半導体装置１の製造方法について図４ないし図８を参照しつつ説明する。なお、図４は、本願発明に係る剛性部材を有する集合基板の一例を表す全体斜視図、図５は、上記集合基板を裏面側から見た拡大斜視図、図６は、上記集合基板に半導体チップを実装した状態を表す要部斜視図、図７、導電パターンと半導体チップとをワイヤによって結線した状態を表す要部斜視図、図８は、上記集合基板にさらに樹脂パッケージを形成した状態を表す要部斜視図である。また、これらの図において、従来例を説明するために参照した図９および図１０に表された部材および部分などと同等なものには同一の符号を付してある。
【００３５】
上記半導体装置１は、図４および図５に示すような剛性部材８を有する集合基板２Ａから製造される。この集合基板２Ａは、ポリイミドなどによって短冊状に形成されており、複数の端子部２０ａを有する導電パターン２０が形成された領域２０Ａが長手方向に連続して繰り返し形成されている。これらの導電パターン２０は、たとえば上記集合基板２Ａの表面に銅皮膜を形成した後にエッチング処理を施すことによって形成することができ、また予め形成された導電パターン２０を上記集合基板２Ａ上に適宜の接着剤などを用いて張りつけて形成してもよい。
【００３６】
上記各導電パターン形成領域２０Ａの周りには、これらの各領域２０Ａを囲むようにして開口部が形成されて上記導電パターン形成領域２０Ａが矩形状とされており、各領域２０Ａが橋絡部２０ｂを介して四隅部において支持されたような恰好、すなわちアイランド状とされている。上記開口部２０ｃは、上記集合基板２Ａの表面に導電パターン２０およびこれを導通する通電ライン２０ｄを形成し、電解液中において上記導電パターン２０に通電して金などによってメッキを施した後に形成される。上記開口部２０ｃは、たとえば所定の金型を用いたプレスによって形成されるが、この場合、上記導電パターン形成領域２０Ａと直接繋がっている通電ライン２０ｄを打ち抜くようにして上記開口部２０ｃが形成される。すなわち、上記開口部２０ｃを形成した状態では、上記導電パターン形成領域２０Ａは上記通電ライン２０ｄと電気的に断線されている。
【００３７】
このようにしてアイランド状に支持された導電パターン形成領域２０Ａには、複数の貫通孔２４が格子状に配列形成されており、上記各端子部２０ａの一端部が上記各貫通孔２４にまで至って上記各貫通孔２４の上部開口を閉塞している。すなわち、上記導電パターン形成領域２０Ａの裏面側から各貫通孔２４を介して上記端子部２０ａの一端部が臨んでいる。また、上記導電パターン形成領域２０Ａの中央部、すなわち上記各貫通孔２４が形成された領域２０Ａには、上記各端子部２０Ａの一端部領域を覆うようにして矩形状の保護膜２３が形成されている。もちろん、この保護膜２３は、絶縁性を有するものとされている。
【００３８】
一方、上記剛性部材８は、図４に良く表れているように、たとえば銅などによって厚さ０．２５ｍｍ程度の板状ないし箔状に形成されており、平面視において上記集合基板２Ａよりも一回り大きな形状とされている。また、上記剛性部材８には、図５に良く表れているように、上記集合基板２Ａの導電パターン形成領域２０Ａに対応して複数の窓部８０が形成されている。図５に示したように、上記集合基板２Ａは、エポキシ樹脂製などの接着剤によって上記剛性部材８の裏面側に貼着されるが、上記集合基板２Ａを貼着した状態においては、上記窓部８０から上記集合基板２Ａにおける導電パターン形成領域２０Ａの裏面側、すなわち格子状に配列形成された貫通孔２４が形成された領域が臨んでいる。そして、上記剛性部材８のの幅方向の両側部には、一定間隔毎に係止穴８１がそれぞれ連続して設けられている。すなわち、爪付きローラなどの回転体の爪部が、上記係止穴８１に係止されるとともに、上記回転体の回転によって上記集合基板２Ａとともに上記剛性部材８が連続または間欠送りされるようになされている。
【００３９】
上記集合基板２Ａには、上記剛性部材８が取り付けられていることから、この状態においては上記集合基板２Ａが単独の状態と比べれば格段に剛性が向上させられており、しかも、上記導電パターン形成領域２０Ａが依然として露出した状態とされている。上記導電パターン形成領域２０Ａには、半導体チップ３が実装され、ワイヤ６がボンディング、また樹脂パッケージ５が形成されるが、上記剛性部材８によって上記集合基板２Ａをリードフレームと同程度の剛性を有するものとすることが可能であることから、上記集合基板２Ａでは、リードフレームを用いた既存の製造ラインを利用して半導体装置１を製造することができる。
【００４０】
上記半導体チップ３を実装する工程は、まず、たとえば上記各導電パターン形成領域２０Ａに液状ないし固体状のエポキシ樹脂などの熱硬化性の接着剤を塗布ないし載置しておき、周知のチップマウンタを用いて上記接着剤を介在させた状態で半導体チップ３を載置することによって行われる。そして、ヒータなどを用いて上記接着剤を熱硬化させることによって上記半導体チップ３が上記集合基板２Ａ上に実装されて図６に示したような状態とされる。
【００４１】
このとき、上記集合基板２Ａが加熱されて膨張しようとし、上記集合基板２Ａに形成された導電パターン２０も膨張しようとする。上記集合基板２Ａは絶縁性を有する樹脂によって形成されており、上記導電パターン２０は導体金属によって形成されていることから、それぞれ熱膨張率が異なり、上記集合基板２Ａが反ってしまうことが懸念される。とくに、上記導電パターン形成領域２０Ａが反ってしまったならば、ワイヤボンディング工程におけるボンディング精度や外部端子部形成工程における外部端子形成精度に影響を与えかねないために問題となる。
【００４２】
ところが、上記集合基板２Ａは、好ましくはポリイミド樹脂によって形成されており、好ましくは上記導電パターン２０が銅によって形成される。ポリイミド樹脂および銅は、それぞれ熱膨張率が異なるものの比較的に近似しているため、上記集合基板２Ａの膨張量と上記導電パターン２０の膨張量２０がさほど大きな差はないため、上記集合基板２Ａが加熱されて反ってしまうといった事態がある程度回避されている。また、上記集合基板２Ａが上記剛性部材８に貼着されて上記集合基板２Ａが上記剛性部材８に対して拘束されていることから、これによっても上記集合基板２Ａの加熱による反りが回避されている。すなわち、まず上記剛性部材８が好ましくは銅によって形成されていることから、加熱時においては上記集合基板２Ａと上記剛性部材８とが同程度膨張するため、これによって加熱時における上記集合基板２Ａに反りが回避されている。さらに、上記導電パターン形成領域２０Ａが四隅部において支持されたアイランド状とされているとともに、上記集合基板２Ａが上記剛性部材８に対して貼着されていることから、上記導電パターン形成領域２０Ａの各方向への移動、ひいては上記導電パターン形成領域２０Ａの反りが制限されている。このため、上記導電パターン形成領域２０Ａは、たとえ上記集合基板２Ａが加熱されたとしても上記導電パターン形成領域２０Ａをアイランド状に支持している橋絡部２０ｂが短絡しない限りは反ってしまうことはない。
【００４３】
上記した半導体チップ３の実装工程が終了した場合には、上記導電パターン形成領域２０Ａを構成する各端子部２０ａと上記半導体チップに形成された電極パッド（図示略）とがワイヤ６によって結線され、図７に示したような状態とされる。この工程は、既存のワイヤボンダを用いて自動的に行うことができる。この工程においても、いわゆる熱圧着などによってワイヤボンディングを行う場合には、上記半導体チップ３、ひいては上記集合基板２Ａが加熱されるが、上記した半導体チップ３の実装工程と同様に、上記導電パターン形成領域２０Ａが反ってしまうことはない。このため、上記導電パターン形成領域２０Ａにおけるワイヤボンディングを行う部位（端子部２０ａ）が、導電パターン形成領域２０Ａが反ってしまうことによって初期に設定された状態からずれてしまうこともなく、精度良く所望通りにワイヤボンディングを行うことができる。
【００４４】
次に、上記半導体チップ３ないしボンディングワイヤ６を封入するように樹脂パッケージ５を形成し、図７に示したような状態とする。この工程には、いわゆるトランスファモールド法などが好適に採用される。具体的には、型締め状態においてキャビティ空間を形成する上下の金型を用い、上記キャビティ空間内に上記半導体チップ３ないしボンディングワイヤ６を収容した恰好で上記集合基板２Ａを挟持して上記各金型の型締めを行い、上記キャビティ空間内にエポキシ樹脂などを溶融状態で注入した後に硬化させるこによって上記導電パターン形成領域２０Ａに上面側にのみ上記樹脂パッケージ５が形成される。このような樹脂パッケージング工程においても、溶融樹脂が注入されて上記集合基板２Ａが加熱されるが、この過程においても上記集合基板２Ａが反ってしまうこともない。
【００４５】
続いて、上記集合基板２Ａの表裏を反転させ、上記導電パターン形成領域２０Ａに裏面側、すなわち格子状に配列形成された複数の貫通孔２４のそれぞれに、外部端子部４を形成する。上記集合基板２Ａの裏面側には、上記剛性部材８が貼着されているが、上述したように上記剛性部材８の窓部８０から上記各貫通孔２４が臨んでいることから上記剛性部材８を貼着した状態において上記各外部端子部４を形成することができる。これらの各外部端子部４は、たとえばハンダによって形成されるが、その表面張力によってボール状に形成される。上述したように、上記半導体チップ実装工程、ワイヤボンディング工程、あるいは樹脂パッケージング工程において上記集合基板２Ａが加熱されるが、上記集合基板２Ａ（導電パターン形成領域２０Ａ）の加熱時における反りが回避されているため、各外部端子部４を形成する工程において上記導電パターン形成領域２０Ａに反りが残存していることもない。このため、上記各貫通孔２４の形成部位が、上記導電パターン形成領域２０Ａが反ってしまうことによって初期に設定された状態からずれてしまっていることもないため、精度良く所望通りに上記各外部端子部４を形成することができる。
【００４６】
上記した各工程などが終了した場合には、最終的には上記集合基板２Ａから半導体装置１となるべき部位（導電パターン形成領域２０Ａ）を切り離すことによって図１ないし図３に示したような個々の半導体装置１が得られる。上記集合基板２Ａの場合には、上記導電パターン形成領域２０Ａの周りに開口部２０ｃが形成されていることから、切断すべき部位が少なくてすむ。上記集合基板２Ａでは、上記導電パターン形成領域２０Ａが橋絡部２０ｂによってアイランド状に支持された恰好とされているので、上記橋絡部２０ｂを切断するだけでよい。また、上記開口部２０ｃは、上記導電パターン形成領域２０Ａに直接的に繋がる通電ライン２０ｄを打ち抜くようにして形成されているため、上記橋絡部２０ｂには、銅パターンや金などをメッキが施されていない。このため、半導体装置１となるべき部位を切り離すべく上記橋絡部２０ｂを切断する場合には、金型などを用いて切断するまでもなく、レーザなどの簡易な装置によって切断することができ便利である。
【００４７】
なお、本実施形態では、いわゆるＢＧＡ型の半導体装置１を製造するための集合基板２Ａについて説明するとともに、この集合基板２Ａを用いた製造方法について説明したが、本願発明の技術思想は、ポリイミド樹脂製などの可撓性を有する基板を備えた半導体装置全般の製造について適用可能であるのはいうまでもない。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜視図である。
【図２】上記半導体装置を裏面側から見た全体斜視図である。
【図３】図１のIII −III 線に沿う断面図である。
【図４】本願発明に係る剛性部材を有する集合基板の一例を表す全体斜視図である。
【図５】上記集合基板を裏面側から見た拡大斜視図である。
【図６】上記集合基板に半導体チップを実装した状態を表す要部斜視図である。
【図７】導電パターンと半導体チップとをワイヤによって結線した状態を表す要部斜視図である。
【図８】上記集合基板にさらに樹脂パッケージを形成した状態を表す要部斜視図である。
【図９】従来の集合基板の一例を表す全体斜視図である。
【図１０】従来の集合基板を裏面側から見た拡大斜視図である。
【符号の説明】
１ 半導体装置
２ 基板
２Ａ 集合基板
３ 半導体チップ
４ 外部端子部（半導体装置の）
５ 樹脂パッケージ
６ ワイヤ
８ 剛性部材
２０ 導電パターン
２０Ａ 導電パターン形成領域
２４ 貫通孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a collective substrate having a rigid member used for manufacturing a semiconductor device, and a semiconductor device obtained from the collective substrate.
[0002]
[Prior art]
In recent years, instead of a method of manufacturing a semiconductor device from a so-called lead frame obtained by punching a metal plate, etc., it is formed in a strip shape or a long strip shape with a polyimide resin having insulating properties and heat resistance. A method of manufacturing a semiconductor device using the assembled substrate has been adopted. In this method, as shown in FIGS. 9 and 10, for example, a collective substrate 2A in which regions 20A in which predetermined conductive patterns 20 are formed of copper or the like is repeatedly formed in the longitudinal direction at a constant pitch is used. A semiconductor device is manufactured through various processes such as a bonding process, a wire bonding process, a resin packaging process, and an external terminal portion forming process. In this collective substrate 2A, a plurality of through holes 24 are arranged in a grid pattern in the conductive pattern forming region 20A, and a so-called BGA (Ball Grid Array) type semiconductor device is manufactured.
[0003]
In the manufacturing method using a lead frame, the illustrated steps are performed by the same manufacturing line from the viewpoint of improving manufacturing efficiency. That is, the above-described steps are performed on the lead frame that has reached an appropriate part while automatically transporting the lead frame. Therefore, also in the manufacturing method using the collective substrate 2A, it is preferable that each process illustrated from the viewpoint of manufacturing efficiency is performed on the same manufacturing line, and if each process can be performed on the same manufacturing line, a lead frame is used. The existing production line used in the production method can be used, and there is an advantage that a large capital investment is not required when changing the production method.
[0004]
[Problems to be solved by the invention]
However, the aggregate substrate 2A is formed extremely thin from a resin such as polyimide, and has a much lower rigidity than a lead frame formed of metal, and thus has been used in a manufacturing method using a lead frame. The facilities were difficult to use. That is, since the rigidity of the collective substrate 2A is low, it is difficult to automatically convey it on the production line in the same manner as the lead frame. It was difficult to carry out the process.
[0005]
Further, since the die bonding process is performed using, for example, a thermosetting resin adhesive, the aggregate substrate 2A is heated, and heat bonding is performed in the wire bonding process or in the resin packaging process. Even when the curable resin is employed, the aggregate substrate 2A is heated. In these cases, the aggregate substrate 2A is formed of resin, and the conductive pattern 20 is formed of metal or the like, and the coefficient of thermal expansion thereof is different. Therefore, the aggregate substrate 2A is more expanded than the conductive pattern 20. End up. For this reason, the collective substrate 2 </ b> A is warped or stress is applied to the conductive pattern 20 more than necessary.
[0006]
If the collective substrate 2A is warped, for example, the part to be wire-bonded in the wire-bonding process is different from the part initially set, so that it is difficult to perform the wire-bonding as desired. is there. Further, when manufacturing a BGA type semiconductor device in which a large number of external terminal portions are arranged in a grid pattern, it is necessary to form a plurality of solder balls as external terminal portions on the back side of the collective substrate 2A. If the collective substrate 2A is warped, it is difficult to form a solder ball as desired.
[0007]
On the other hand, when a large stress is applied to the conductive pattern 20, the conductive pattern 20 may be disconnected. In particular, when it is necessary to manufacture using the collective substrate 2A on which the fine conductive pattern 20 is formed as in the above-described BGA type semiconductor device, the conductive pattern 20 is applied if a large stress acts on the conductive pattern 20. Disconnection is likely to occur.
[0008]
The present invention has been conceived under the circumstances described above, and can make good use of existing equipment for manufacturing semiconductor devices from a lead frame, and can provide a conductive pattern formed on a collective substrate. The problem is to avoid disconnection.
[0009]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0010]
That is, the aggregate substrate having the rigid member provided by the first aspect of the present invention is formed in a strip shape or a long strip shape with a resin having insulating properties and heat resistance, and a predetermined conductive pattern is formed on the surface thereof. Collective substrate in which the formed regions are repeatedly formed in the longitudinal direction at a predetermined pitch, and the semiconductor chip is mounted on these conductive pattern forming regions Only on one side In addition, Corresponding to each of the conductive pattern forming regions, a plurality of windows having opening areas individually including these conductive pattern forming regions in plan view are formed. A foil-like or plate-like rigid member is attached.
[0011]
Since the rigid member is attached to the collective substrate, the overall rigidity including the rigid member is remarkably improved as compared with the case where the rigid member is not attached. And when the said rigid member is attached to the back surface side of the surface in which the said conductive pattern in the said aggregate substrate was formed, the said conductive pattern formation area is still in the exposed state. Generally, in this conductive pattern formation region, a semiconductor chip is mounted, wire bonding is performed, and a resin package is formed, so that the state where the various processing portions in the collective substrate are exposed is maintained. ing. As described above, in the collective substrate, by attaching the rigid member, a desired rigidity is ensured in the entire collective substrate including the rigid member, and a portion to be processed is exposed. In addition, the collective substrate is prevented from being bent and each process can be performed as desired. Therefore, in the collective substrate having the above-described rigid member, it is possible to manufacture a semiconductor device using an existing manufacturing line for manufacturing a semiconductor device from a lead frame.
[0012]
Further, by attaching the rigid member, the collective substrate is restrained with respect to the rigid member. Therefore, for example, even if the semiconductor chip is mounted on the conductive pattern formation region (die bonding step) and the thermosetting adhesive is heated to cure the adhesive, the assembly substrate is heated by heating. Is unlikely to warp. Therefore, the collective substrate is not warped in the die bonding process, and the distortion does not remain on the collective substrate, and does not affect the subsequent wire bonding process or resin packaging process. Further, as described above, the collective substrate may be heated in the wire bonding process itself, but the collective substrate is not warped by heating the collective substrate in the wire bonding process. Needless to say, therefore, the wire bonding step can be performed as desired.
[0013]
In a preferred embodiment, the collective substrate has a plurality of through holes arranged in a lattice pattern in each conductive pattern formation region. ,Up The rigid member is attached to the back side of the collective substrate so that the through holes face the window portion.
[0014]
The collective substrate is configured to manufacture a so-called BGA (Ball Grid Array) type semiconductor device. For this reason, after the die bonding process, the wire bonding process, and the resin packaging process are completed on the collective substrate, a ball-shaped external terminal portion is formed on the back side of the collective substrate by solder or the like corresponding to each through hole. Need to form. In the collective substrate, since each of the through holes faces the window portion of the rigid member, the operation of forming the external terminal portion can be performed with the rigid member attached to the collective substrate. That is, since the external terminal portions can be formed while securing the rigidity of the collective substrate, the step of forming the external terminal portions can also be performed using an existing production line.
[0015]
In a preferred embodiment, an opening is formed in the collective substrate so as to surround the conductive pattern formation region.
[0016]
When each of the above steps is completed, it is necessary to finally separate a portion (conductive pattern formation region) that should be a semiconductor device from the collective substrate. However, in the collective substrate, the conductive pattern formation region Since the opening is formed around, there are fewer parts to be cut. For example, if the shape of the opening is devised so that each conductive pattern forming region is supported in an island shape, it is only necessary to cut the portion supporting each conductive pattern forming region. In addition, the conductive pattern formation region (semiconductor device) can be separated. In particular, when a rigid member having a window portion is used, a portion corresponding to each of the conductive pattern formation regions faces from the window portion, and thus it is necessary to cut the rigid member together with the collective substrate. There is also an advantage that there is no.
[0017]
In addition, when each of the conductive pattern forming regions is rectangular, it is preferable that the conductive pattern forming regions are supported at the corners of these regions in order to support the conductive pattern forming regions.
[0018]
When the conductive pattern formation region has an island shape, there is a concern that the conductive pattern formation region may be warped independently when the collective substrate is heated. If it is supported at the corner, the conductive pattern formation region is constrained by the rigid member, and the warp of the conductive pattern formation region is avoided.
[0019]
The aggregate substrate, the conductive pattern, and the rigid member are preferably formed of materials having the same thermal expansion coefficient. For example, the aggregate substrate is formed of polyimide resin, and the conductive pattern and the rigid member are copper. It is preferable to form by. In this case, since the thermal expansion coefficients of the collective substrate, the conductive pattern, and the rigid member are approximately the same, warpage due to heat of the collective substrate is reduced. As a result, stress acting on the conductive pattern due to warpage of the collective substrate is also alleviated, and disconnection of the conductive pattern is avoided.
[0020]
According to a second aspect of the present invention, a semiconductor device is provided. The semiconductor device includes a substrate on which a conductive pattern is formed, a semiconductor chip mounted on the substrate, and a plurality of external devices that are electrically connected to the conductive pattern. And a terminal portion, wherein the substrate is formed from a collective substrate having any one of the rigid members described in the first aspect described above.
[0021]
Since the semiconductor device is manufactured from the aggregate substrate having the above-described rigid member, the semiconductor device is a non-defective semiconductor device from which adverse effects caused by the collective substrate being warped by heat are eliminated. That is, the conductive pattern is not disconnected, and wire bonding is performed as desired, and external terminals are formed at desired locations.
[0022]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
[0024]
1 is an overall perspective view illustrating an example of a semiconductor device according to the present invention, FIG. 2 is an overall perspective view of the semiconductor device as viewed from the back side, and FIG. 3 is a cross-sectional view taken along line III-III in FIG. It is.
[0025]
As shown in FIGS. 1 to 3, the semiconductor device 1 belongs to a CSP (Chip Size Pakage) form in which the size of the resin package is made closer to the size of the semiconductor chip, and is a so-called BGA (Ball Grid Array) type. It is called. In this BGA type semiconductor device 1, the semiconductor chip 3 is mounted on the surface 21 of the substrate 2 on which the predetermined conductive pattern 20 is formed via the wire 6 so as to be electrically connected to the conductive pattern 20. A large number of ball-shaped external terminal portions 4 are arranged on the back surface 22 in a grid pattern.
[0026]
As clearly shown in FIGS. 1 and 2, the substrate 2 is formed in a rectangular shape by an insulating resin film such as polyimide, and the surface 21 has a plurality of terminal portions 20a. A pattern 20 is formed. The substrate 2 has a long strip shape or a strip shape, and is subjected to predetermined processing such as mounting of the semiconductor chip 3 on the collective substrate on which the conductive pattern is repeatedly formed in the longitudinal direction, and then separated from the collective substrate 2A. Formed by.
[0027]
As clearly shown in FIGS. 2 and 3, a large number of through holes 24 are arranged in a lattice shape at the center of the substrate 2, and each terminal portion 20 a is connected to the peripheral edge of the substrate 2. From one end, the one end portion reaches each corresponding through hole 24. Each of the through holes 24 is preferably configured such that the upper opening is closed by one end of the terminal portion 20a, and in a state where the external terminal portions 4 are not formed, from the back side of the substrate 2 One end of each terminal portion 20a faces through each through hole 24. Of course, the terminal portions 20a are formed independently so as not to contact or intersect each other.
[0028]
2 and 3, the central portion of the substrate 2, that is, the region where the through hole 24 is formed, covers one end portion of the terminal portion 20a that closes the through hole 24. Thus, the protective film 23 having an insulating property is formed. The protective film 23 is made of a relatively hard material, such as an epoxy resin, thereby increasing the bending rigidity (surface rigidity) of the substrate 2.
[0029]
As shown in FIG. 3, the semiconductor chip 3 has a plurality of electrode pads (not shown) formed on the upper surface 3 a, and an insulating epoxy resin or the like made of resin on the protective film 23. It is mounted via an adhesive 7 and mechanically bonded to the substrate 2. The semiconductor chip 3 may be a bare chip such as an IC or LSI, and the adhesive 7 may be a room temperature curable material or a thermosetting material.
[0030]
As clearly shown in FIGS. 1 and 3, in the semiconductor chip 3, the electrode pad and each terminal portion 20 a are connected via a wire 6 such as a gold wire. Electrical conduction between the semiconductor chip 3 and the terminal portions 20a is achieved.
[0031]
As shown in FIGS. 2 and 3, a plurality of external terminal portions 4 are arranged in a lattice pattern on the back surface 22 of the substrate 2 corresponding to the through holes 24. These external terminal portions 4 are formed in a ball shape by, for example, solder, but are electrically connected to the terminal portions 20a through the through holes 24. As a result, the external terminal portions 4 are connected to the semiconductor. It is in conduction with the chip 3.
[0032]
Then, the resin package 6 is formed by, for example, mold molding using an epoxy resin so as to seal the substrate 2, the semiconductor chip 3, and the wire 6.
[0033]
The semiconductor device 1 configured as described above is used by being mounted on, for example, a circuit board. Since the external terminal portion 4 is a solder ball, the semiconductor device 1 has a solder reflow technique or the like. Is preferably employed.
[0034]
Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIGS. 4 is an overall perspective view showing an example of a collective substrate having a rigid member according to the present invention, FIG. 5 is an enlarged perspective view of the collective substrate viewed from the back side, and FIG. 6 is a semiconductor on the collective substrate. FIG. 7 is a perspective view of a main part showing a state where a chip is mounted, FIG. 7, a perspective view of a main part showing a state where a conductive pattern and a semiconductor chip are connected by a wire, and FIG. It is a principal part perspective view to represent. Further, in these drawings, the same reference numerals are given to the equivalents to the members and parts shown in FIGS. 9 and 10 referred to for explaining the conventional example.
[0035]
The semiconductor device 1 is manufactured from an aggregate substrate 2A having a rigid member 8 as shown in FIGS. The aggregate substrate 2A is formed in a strip shape with polyimide or the like, and a region 20A in which a conductive pattern 20 having a plurality of terminal portions 20a is formed is continuously and repeatedly formed in the longitudinal direction. These conductive patterns 20 can be formed by, for example, forming a copper film on the surface of the collective substrate 2A and then performing an etching process. The conductive pattern 20 formed in advance is appropriately formed on the collective substrate 2A. You may form by sticking using an adhesive agent etc.
[0036]
Around each of the conductive pattern forming regions 20A, an opening is formed so as to surround each of the regions 20A so that the conductive pattern forming region 20A has a rectangular shape, and each of the regions 20A passes through the bridging portion 20b. The shape is like that supported at the four corners, that is, the island shape. The opening 20c is formed after the conductive pattern 20 and a conductive line 20d for conducting the conductive pattern 20 are formed on the surface of the collective substrate 2A, and the conductive pattern 20 is energized in an electrolytic solution and plated with gold or the like. The The opening 20c is formed by, for example, a press using a predetermined mold. In this case, the opening 20c is formed so as to punch out the energization line 20d directly connected to the conductive pattern forming region 20A. The That is, in the state where the opening 20c is formed, the conductive pattern formation region 20A is electrically disconnected from the energization line 20d.
[0037]
In the conductive pattern forming region 20A supported in an island shape in this way, a plurality of through holes 24 are arranged in a lattice shape, and one end of each terminal portion 20a reaches each through hole 24. The upper opening of each through hole 24 is closed. That is, one end of the terminal portion 20a faces through the through hole 24 from the back side of the conductive pattern forming region 20A. Further, a rectangular protective film 23 is formed in the central portion of the conductive pattern forming region 20A, that is, in the region 20A in which the through holes 24 are formed so as to cover one end region of each terminal portion 20A. ing. Of course, the protective film 23 has insulating properties.
[0038]
On the other hand, as shown in FIG. 4, the rigid member 8 is formed in a plate shape or foil shape having a thickness of about 0.25 mm, for example, by copper or the like, and is more than the collective substrate 2A in plan view. It has a large shape around. Further, as shown in FIG. 5, the rigid member 8 has a plurality of windows 80 corresponding to the conductive pattern forming region 20A of the collective substrate 2A. As shown in FIG. 5, the aggregate substrate 2A is adhered to the back surface side of the rigid member 8 by an adhesive such as an epoxy resin. In the state where the aggregate substrate 2A is adhered, the window From the portion 80, the back surface side of the conductive pattern forming region 20A in the collective substrate 2A, that is, the region where the through holes 24 arranged in a grid form are formed. Locking holes 81 are continuously provided at regular intervals on both sides of the rigid member 8 in the width direction. That is, a claw portion of a rotating body such as a claw roller is locked in the locking hole 81, and the rigid member 8 is continuously or intermittently fed together with the aggregate substrate 2A by the rotation of the rotating body. Has been made.
[0039]
Since the rigid member 8 is attached to the collective substrate 2A, the rigidity of the collective substrate 2A is significantly improved in this state as compared with a single state, and the conductive pattern formation is performed. The region 20A is still exposed. In the conductive pattern forming region 20A, the semiconductor chip 3 is mounted, the wire 6 is bonded, and the resin package 5 is formed. The rigid member 8 has the same rigidity as that of the lead frame. Therefore, in the collective substrate 2A, the semiconductor device 1 can be manufactured using an existing manufacturing line using a lead frame.
[0040]
In the step of mounting the semiconductor chip 3, first, for example, a thermosetting adhesive such as a liquid or solid epoxy resin is applied or placed on each conductive pattern forming region 20A, and a known chip mounter is mounted. It is performed by placing the semiconductor chip 3 with the adhesive interposed therebetween. Then, the adhesive is thermally cured using a heater or the like, whereby the semiconductor chip 3 is mounted on the collective substrate 2A so that the state shown in FIG. 6 is obtained.
[0041]
At this time, the aggregate substrate 2A is heated and tends to expand, and the conductive pattern 20 formed on the aggregate substrate 2A also tends to expand. Since the collective substrate 2A is formed of an insulating resin and the conductive pattern 20 is formed of a conductive metal, the coefficient of thermal expansion is different, and there is a concern that the collective substrate 2A is warped. The In particular, if the conductive pattern forming region 20A is warped, this may cause a problem because it may affect the bonding accuracy in the wire bonding process and the external terminal forming accuracy in the external terminal portion forming process.
[0042]
However, the aggregate substrate 2A is preferably made of polyimide resin, and preferably the conductive pattern 20 is made of copper. Since polyimide resin and copper are relatively similar although their thermal expansion coefficients are different from each other, the expansion amount of the collective substrate 2A and the expansion amount 20 of the conductive pattern 20 are not so large. The situation where the heat is warped is avoided to some extent. Further, since the collective substrate 2A is adhered to the rigid member 8 and the collective substrate 2A is restrained with respect to the rigid member 8, warping due to heating of the collective substrate 2A is also avoided. Yes. That is, first, since the rigid member 8 is preferably formed of copper, the aggregate substrate 2A and the rigid member 8 expand to the same extent during heating. Warpage is avoided. Furthermore, since the conductive pattern forming region 20A has an island shape supported at the four corners, and the collective substrate 2A is adhered to the rigid member 8, the conductive pattern forming region 20A Movement in each direction, and thus warpage of the conductive pattern formation region 20A is limited. Therefore, the conductive pattern formation region 20A is warped as long as the bridging portion 20b supporting the conductive pattern formation region 20A in an island shape is not short-circuited even if the collective substrate 2A is heated. Absent.
[0043]
When the mounting process of the semiconductor chip 3 is completed, each terminal portion 20a constituting the conductive pattern forming region 20A and an electrode pad (not shown) formed on the semiconductor chip are connected by the wire 6, The state is as shown in FIG. This step can be performed automatically using an existing wire bonder. Also in this step, when wire bonding is performed by so-called thermocompression bonding or the like, the semiconductor chip 3 and thus the collective substrate 2A are heated. However, in the same manner as the semiconductor chip 3 mounting step, the conductive pattern formation is performed. The region 20A is not warped. For this reason, the portion (terminal portion 20a) where wire bonding is performed in the conductive pattern formation region 20A does not deviate from the initially set state due to the warpage of the conductive pattern formation region 20A. Wire bonding can be performed on the street.
[0044]
Next, the resin package 5 is formed so as to enclose the semiconductor chip 3 or the bonding wire 6 to a state as shown in FIG. In this step, a so-called transfer mold method or the like is preferably employed. Specifically, the upper and lower molds that form the cavity space in the mold-clamped state are used, and the collective substrate 2A is sandwiched in the cavity space so that the semiconductor chip 3 or the bonding wire 6 is accommodated. The resin package 5 is formed only on the upper surface side in the conductive pattern forming region 20A by clamping the mold and injecting an epoxy resin or the like into the cavity space in a molten state and then curing. Also in such a resin packaging process, molten resin is injected and the aggregate substrate 2A is heated, but the aggregate substrate 2A is not warped also in this process.
[0045]
Subsequently, the front and back sides of the collective substrate 2A are reversed, and the external terminal portions 4 are formed in the plurality of through holes 24 arranged in the back surface side, that is, in a lattice shape, in the conductive pattern forming region 20A. The rigid member 8 is adhered to the back surface side of the collective substrate 2A. Since the through holes 24 face the window 80 of the rigid member 8 as described above, the rigid member 8 is attached. Each of the external terminal portions 4 can be formed in a state where is attached. Each of these external terminal portions 4 is formed of, for example, solder, but is formed into a ball shape by its surface tension. As described above, the collective substrate 2A is heated in the semiconductor chip mounting process, the wire bonding process, or the resin packaging process, but warpage during heating of the collective substrate 2A (conductive pattern forming region 20A) is avoided. Therefore, no warp remains in the conductive pattern forming region 20A in the step of forming each external terminal portion 4. For this reason, the formation site of each through-hole 24 does not deviate from the initially set state due to the warpage of the conductive pattern formation region 20A. The terminal part 4 can be formed.
[0046]
When the above-described steps are completed, the individual portions as shown in FIG. 1 to FIG. 3 are finally obtained by separating the portion (conductive pattern forming region 20A) to be the semiconductor device 1 from the collective substrate 2A. The semiconductor device 1 is obtained. In the case of the collective substrate 2A, since the opening 20c is formed around the conductive pattern forming region 20A, the number of parts to be cut is small. In the collective substrate 2A, the conductive pattern forming region 20A is preferably supported in an island shape by the bridging portion 20b, and therefore, it is only necessary to cut the bridging portion 20b. Further, since the opening 20c is formed so as to punch out the energization line 20d directly connected to the conductive pattern forming region 20A, the bridge 20b is plated with a copper pattern or gold. It has not been. For this reason, when cutting the bridging portion 20b so as to cut off the portion to be the semiconductor device 1, it is possible to cut by a simple device such as a laser, etc., without cutting using a mold or the like. It is.
[0047]
In this embodiment, the collective substrate 2A for manufacturing the so-called BGA type semiconductor device 1 is described, and the manufacturing method using the collective substrate 2A is described. The technical idea of the present invention is a polyimide resin. Needless to say, the present invention can be applied to the manufacture of semiconductor devices in general having a flexible substrate.
[Brief description of the drawings]
FIG. 1 is an overall perspective view illustrating an example of a semiconductor device according to the present invention.
FIG. 2 is an overall perspective view of the semiconductor device as viewed from the back side.
3 is a cross-sectional view taken along line III-III in FIG.
FIG. 4 is an overall perspective view showing an example of a collective substrate having a rigid member according to the present invention.
FIG. 5 is an enlarged perspective view of the collective substrate as viewed from the back side.
FIG. 6 is a perspective view of a principal part showing a state in which a semiconductor chip is mounted on the collective substrate.
FIG. 7 is a perspective view of a principal part showing a state in which a conductive pattern and a semiconductor chip are connected by a wire.
FIG. 8 is a main part perspective view showing a state in which a resin package is further formed on the collective substrate.
FIG. 9 is an overall perspective view illustrating an example of a conventional collective substrate.
FIG. 10 is an enlarged perspective view of a conventional collective substrate viewed from the back side.
[Explanation of symbols]
1 Semiconductor device
2 Substrate
2A Assembly board
3 Semiconductor chip
4 External terminal (semiconductor device)
5 Resin package
6 wires
8 Rigid members
20 Conductive pattern
20A conductive pattern formation region
24 Through hole

Claims (6)

絶縁性および耐熱性を有する樹脂によって短冊状ないし長尺帯状に形成され、かつその表面に所定の導電パターンが形成された領域が所定のピッチで長手方向に繰り返し形成されるとともに、これらの導電パターン形成領域に半導体チップが実装される集合基板の一面側のみに、上記各導電パターン形成領域に対応してこれらの導電パターン形成領域を平面視において個別に包含する開口面積を有する複数の窓部が形成された箔状ないし板状の剛性部材が取り付けられていることを特徴とする、剛性部材を有する集合基板。A region in which a predetermined conductive pattern is formed on the surface of a strip or a long strip with an insulating and heat resistant resin is repeatedly formed in the longitudinal direction at a predetermined pitch, and these conductive patterns A plurality of windows having opening areas that individually include the conductive pattern forming regions in plan view corresponding to the conductive pattern forming regions are provided only on one surface side of the collective substrate on which the semiconductor chips are mounted in the forming regions. A collective substrate having a rigid member, wherein a formed foil-like or plate-like rigid member is attached. 上記集合基板には、上記各導電パターン形成領域に複数の貫通孔が格子状に配列形成されており、
上記剛性部材は、上記窓部から上記各貫通孔が臨むようにして上記集合基板の裏面側に貼着されている、請求項１に記載の剛性部材を有する集合基板。In the collective substrate, a plurality of through holes are arranged in a lattice pattern in each of the conductive pattern formation regions ,
Upper Symbol rigid member, from the window portion so as to face the above through holes is stuck to the back surface side of the collective substrate, collective board having a rigid member according to claim 1. 上記集合基板には、上記導電パターン形成領域を囲むようにして開口部が形成されている、請求項１または２に記載の剛性部材を有する集合基板。  The aggregate substrate having a rigid member according to claim 1, wherein an opening is formed in the aggregate substrate so as to surround the conductive pattern formation region. 上記各導電パターン形成領域は、矩形状とされているとともに、これらの領域の各コーナ部において支持されたアイランド状とされている、請求項３に記載の剛性部材を有する集合基板。  4. The collective substrate having a rigid member according to claim 3, wherein each of the conductive pattern forming regions has a rectangular shape and an island shape supported at each corner portion of these regions. 上記集合基板は、ポリイミド樹脂製であり、上記剛性部材は、銅製である、請求項１ないし４のいずれかに記載の剛性部材を有する集合基板。  5. The collective substrate having a rigid member according to claim 1, wherein the collective substrate is made of a polyimide resin, and the rigid member is made of copper. 導電パターンが形成された基板と、この基板に実装される半導体チップと、上記導電パターンに導通する複数の外部端子部と、を備えた半導体装置であって、請求項１ないし５のいずれかに記載された集合基板から上記基板が形成されていることを特徴とする、半導体装置。  6. A semiconductor device comprising: a substrate on which a conductive pattern is formed; a semiconductor chip mounted on the substrate; and a plurality of external terminal portions that are electrically connected to the conductive pattern. A semiconductor device, wherein the substrate is formed from the described collective substrate.
JP23062098A 1997-11-21 1998-08-17 Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate Expired - Fee Related JP3768690B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23062098A JP3768690B2 (en) 1998-08-17 1998-08-17 Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate
TW087119257A TW434646B (en) 1997-11-21 1998-11-20 Semiconductor device and method for making the same
KR10-1998-0050017A KR100357757B1 (en) 1997-11-21 1998-11-20 Semiconductor device and its manufacturing method
US09/196,884 US6204564B1 (en) 1997-11-21 1998-11-20 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23062098A JP3768690B2 (en) 1998-08-17 1998-08-17 Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate

Publications (2)

Publication Number Publication Date
JP2000058697A JP2000058697A (en) 2000-02-25
JP3768690B2 true JP3768690B2 (en) 2006-04-19

Family

ID=16910636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23062098A Expired - Fee Related JP3768690B2 (en) 1997-11-21 1998-08-17 Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate

Country Status (1)

Country Link
JP (1) JP3768690B2 (en)

Also Published As

Publication number Publication date
JP2000058697A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
JP3619773B2 (en) Manufacturing method of semiconductor device
US7507606B2 (en) Semiconductor device and method of manufacturing the same
KR100596549B1 (en) Semiconductor device and its manufacturing method and semiconductor package
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US5854741A (en) Unit printed circuit board carrier frame for ball grid array semiconductor packages and method for fabricating ball grid array semiconductor packages using the same
US7993967B2 (en) Semiconductor package fabrication method
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6780679B2 (en) Semiconductor device and method of manufacturing the same
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JP2007088160A (en) Semiconductor device, manufacturing method thereof, and electronic equipment
US4865193A (en) Tape carrier for tape automated bonding process and a method of producing the same
JP3768690B2 (en) Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate
JP3040235B2 (en) Lead frame and resin-sealed semiconductor device using the same
JP3930162B2 (en) Manufacturing method of semiconductor device
JPH10154768A (en) Semiconductor device and its manufacturing method
JP3398580B2 (en) Semiconductor device manufacturing method and substrate frame
JP5587464B2 (en) Manufacturing method of semiconductor device
JP4110675B2 (en) Manufacturing method of lead frame for semiconductor package
JP3908395B2 (en) Substrate for manufacturing semiconductor device and method for manufacturing semiconductor device using the same
JP2004172647A (en) Semiconductor device
JPH09270435A (en) Manufacture of semiconductor device
JP2006216979A (en) Manufacturing method for semiconductor device
JPH11214413A (en) Carrier tape to mount semiconductor chip on, manufacture of semiconductor device using it and semiconductor device manufactured with this method
JPH09172042A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20031216

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050414

A131 Notification of reasons for refusal

Effective date: 20050510

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060131

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060202

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130210

LAPS Cancellation because of no payment of annual fees