JP3940298B2 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP3940298B2
JP3940298B2 JP2002032293A JP2002032293A JP3940298B2 JP 3940298 B2 JP3940298 B2 JP 3940298B2 JP 2002032293 A JP2002032293 A JP 2002032293A JP 2002032293 A JP2002032293 A JP 2002032293A JP 3940298 B2 JP3940298 B2 JP 3940298B2
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
metal plate
semiconductor chip
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002032293A
Other languages
Japanese (ja)
Other versions
JP2003243598A (en
Inventor
一寛 梅本
秋文 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2002032293A priority Critical patent/JP3940298B2/en
Publication of JP2003243598A publication Critical patent/JP2003243598A/en
Application granted granted Critical
Publication of JP3940298B2 publication Critical patent/JP3940298B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

【０００１】
【発明の属する技術分野】
本発明は、ダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置、及びその半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７で示すように、半導体装置５０は、半導体チップ５２を載置しているダイパッド５４が、半導体装置５０における実装基板側のパッケージの外面に露出している。この半導体装置５０は、ダイパッド５４がパッケージの外面に露出していることにより、半導体チップ５２で発生した熱が、ダイパッド５４を通じて半導体装置５０の外部に効率良く放出される。
【０００３】
しかし、このダイパッド５４が露出する型式のパッケージは、ダイパッド５４が半導体装置５０における底部に位置することから、耐湿性試験やリフロー工程等の熱による内部応力により、半導体装置５０の内部構造が破壊されることがあった。これは、半導体チップ５２が載置されたダイパッド５４と封止樹脂５６とが、それぞれ熱膨張係数が異なることから、これらに外部から熱が与えられることにより、異なる方向に膨張して、ダイパッド５４と封止樹脂５６とが剥離することに原因がある。
【０００４】
以下に理由を説明する。図８は、ダイパッド５４がパッケージの外部に露出している樹脂封止型の半導体装置５０に外部から熱を加えたときの内部熱応力の状態を矢印にて示したものである。この図８においてインナーリード５８が存する水平面を基準として、半導体装置５０の上半分を上部分とし、下半分を下部分とする。
【０００５】
半導体装置５０を構成する各部材の熱膨張係数は、シリコンを素材とした半導体チップが３×１０- ６mm／℃であり、銅を素材としたダイパッド５４が１７×１０- ６mm／℃であり、エポキシを素材とした封止樹脂が１２×１０- ６mm／℃である。
【０００６】
図８に示すように、この半導体装置５０に外部から熱が加えられると、半導体装置５０の上部分は、封止樹脂５６の膨張が半導体チップ５２に影響されることから、上向きの凸状に反る。また、半導体装置５０の下部分は、ダイパッド５４の膨張が半導体チップ５２に影響されることから、下向きの凸状に反る。すると、封止樹脂５６とダイパッド５４とが剥離してしまい、封止樹脂５６とダイパッド５４との界面位置に隙間が生じてしまう。
【０００７】
そのため、ダイパッド５４にボンディングされた、半導体チップ５２を接地するためのボンディングワイヤー６０がネック切れを起こしてしまい、半導体装置５０の特性を悪化させていた。
【０００８】
また、このダイパッド５４がパッケージの外部に露出している樹脂封止型の半導体装置５０は、半導体装置５０の耐湿性試験の際に、封止樹脂５６が水分を吸収する。そして、この吸収された水分が、上述のダイパッド５４と封止樹脂５６との界面に生じた隙間に集まる。この水分が、外部からの熱により気化膨張を起こすことが、パッケージ全体に亀裂を生じさせるパッケージクラックの原因の一つである。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、ダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置において、半導体装置を構成する部材の内部熱応力の違いによる内部破壊を起こさない半導体装置、及び、その半導体装置の製造方法を提供することにある。
【００１０】
本発明の半導体装置は、ダイパッド部がパッケージの外部に露出し、封止樹脂により半導体チップが封止された半導体装置において、前記半導体チップが載置されたダイパッド部と、前記半導体チップと電気的に接続されるインナーリード部、前記ダイパッド部、及び、半導体装置の外部端子であるアウターリード部を備えるリードフレームと、前記ダイパッド部に対向するパッケージ端部に配置された金属板と、を含み、前記金属板が前記ダイパッド部を形成する合金及び前記封止樹脂より熱膨張係数の小さい金属で形成されている。
【００１１】
本発明は、ダイパッド部がパッケージの外部に露出し、封止樹脂により半導体チップの封止を行なう半導体装置の製造方法において、前記リードフレームを構成しているダイパッド部に半導体チップを載置するステップと、前記半導体チップとインナーリード部、及び、該半導体チップとダイパッド部を接続するワイヤーボンディングステップと、金型で形成されたキャビティ内部に、前記ダイパッド部を形成する合金及び前記封止樹脂より熱膨張係数の小さい金属板を載置し、前記半導体チップが載置されたリードフレームを前記金型で挟み込み、封止樹脂をキャビティ内部に流し込むステップと、を含む。
【００１２】
【発明の実施の形態】
本発明に係る半導体装置及びその半導体装置の製造方法の実施形態を、図面に基づいて詳しく説明する。図１は、本発明のダイパッド部１４がパッケージの外部に露出している樹脂封止型の半導体装置１０の断面図である。この半導体装置１０は、半導体装置１２、リードフレーム１６、及び、金属板１８と、これらを封止する封止樹脂２２により構成される。半導体チップ１２はダイパッド部１４の上に載置される。リードフレーム１６は、ダイパッド部１４、半導体チップ１２と電気的に接続されるインナーリード部１６ａ、及び、半導体装置１０の外部端子であるアウターリード部１６ｂにより形成される。金属板１８は、ダイパッド部１４と対向するパッケージ端部に配置される。封止樹脂２２は、半導体チップ１２、ダイパッド部１４、インナーリード部１６ａ、及び、金属板１８を樹脂封止している。但し、金属板１８の一側面は、パッケージ外面に露出している。
【００１３】
図１で示すように、本実施形態のリードフレーム１６は、銅合金などの通常のリードフレームに用いられている金属で形成されている。このリードフレーム１６の中央に設けられたダイパッド部１４の上に、Agペースト等の熱伝導性に優れた材料により接合される半導体チップ１２が載置される。このダイパッド部１４の両側にはインナーリード部１６ａが形成されており、このインナーリード部１６ａと連続してアウターリード部１６ｂが設けられている。
【００１４】
この半導体チップ１２の電極（図示せず）とリードフレーム１６のインナーリード部１６ａとが、Auを素材としたボンディングワイヤー２０で電気的に接続される。また、この半導体チップ１２の電極は、リードフレーム１６のダイパッド部１４との間においても、Auを素材とした接地用ボンディングワイヤー２０ａで電気的に接続される。
【００１５】
この半導体チップ１２とダイパッド部１４との間を電気的接続する理由は、半導体装置１０の高い電気的特性を保持するために、半導体チップ１２を部分的に接地する必要があるからである。つまり、接地用ボンディングワイヤー２０ａが、半導体チップ１２とダイパッド部１４の接地端子（図示せず）とを接続することで、半導体チップ１２が接地されることになる。この接地端子は、ダイパッド部１４がリードフレーム１６を介して外部の接地装置と接続される。この接地端子をダイパッド部１４に４ヶ所設けている。
【００１６】
リードフレーム１６におけるアウターリード部１６ｂは、本発明による半導体装置１０を実装基板に接続するための外部端子の役割を果たしている。
【００１７】
図１に示すように、金属板１８は、ダイパッド部１４おける半導体チップ１２が載置されている面に対向する位置に配置されていて、この金属板１８の一側面が半導体装置１０の外部に露出している。この金属板１８は４２合金（42％Fe-Ni合金）を用いて形成している。この金属板は４２合金に限定されず、リードフレーム１６を構成する素材より熱膨張係数が小さい材料であればよい。理想的には、熱膨張係数が２×１０- ６mm／℃〜１０×１０- ６mm／℃の範囲内であることが望ましい。
【００１８】
この金属板１８のダイパッド部１４と対向する面の面積は、ダイパッド部１４における金属板１８と対向する面の面積に対して１２０％の比率となる。また、この面積の比率は、この数値に限定されない。
【００１９】
図２は、本実施の形態における半導体装置１０の断面を示したものであり、図１と同じ構成で示してあることから、符号は省略してある。Ａは金属板１８におけるダイパッド部１４と対向する面の面積である。Ｂはダイパッド部１４における金属板１８と対向する面の面積（半導体チップ１２が載置されている部分の面積も含む）である。Ｃは半導体装置１０におけるパッケージの底面の面積である。Ｄは金属板１８の厚み（mm）である。Ｅはダイパッド部の厚み（mm）である。Ｆは金属板１８と半導体チップ１２との距離（mm）である。Ｇはパッケージ表面と半導体チップ１２との距離（mm）である。
【００２０】
金属板１８におけるダイパッド部１４と対向する面の面積（Ａ）が、ダイパッド部１４における金属板１８と対向する面積（Ｂ）の６０％以上、パッケージにおける底部の面積（Ｃ）以下の範囲内（０．６×Ｂ≦Ａ≦Ｃ）であればよい。好ましくは、ダイパッド部１４における金属板１８と対向する面の面積（Ｂ）に対する、金属板１８におけるダイパッド部１４と対向する面の面積（Ａ）の比率が、６０％〜２５０％の範囲内（０．６×Ｂ≦Ａ≦２．５×Ｂ）であることが望ましい。これらの数値は、発明者が鋭意研究を重ねた結果により得られた数値である。
【００２１】
また、この金属板１８における露出面の中央位置には、凹状の窪み２６が設けられている。この窪み２６は、後述する金型２８における下型２８ｂに設けられた凸状の突起２４に嵌め込むために設けられている。
【００２２】
この金属板１８の厚みは、図２に示すように、同じ厚さ（Ｄmm＝Ｅmm）で形成されている。また、金属板１８の厚さもこの数値に限定されず、ダイパッド部１４の厚み（Ｅ）mmに対する、金属板１８の厚み（Ｄ）mmの比率が８０％〜３００％の範囲内（０．８×Ｅ≦Ｄ≦３×Ｅ）であればよい。これらの数値は、発明者が鋭意研究を重ねた結果により得られた数値である。
【００２３】
図１に示すように、封止樹脂２２は、半導体チップ１２が載置されたダイパッド部１４と、半導体チップ１２と電気的に接続されたインナーリード部１６ａと、その電気的に接続するために使用されているボンディングワイヤー２０と、金属板１８とを封止している。この封止樹脂２２は、エポキシ樹脂にシリカ系のフィラーを配合したものを素材とし、一般的にエポキシ樹脂系封止材と呼ばれているものである。
【００２４】
これらの、半導体チップ１２と、ダイパッド部１４と、金属板１８のそれぞれを左右対称に２分する中心軸が、半導体装置１０を左右対称に２分する中心軸と同軸上に位置している。また、本実施の形態による半導体装置１０は、ダイパッド部１４を半導体装置１０の外面に露出させるために、ダイパッド部１４が半導体装置１０における端部に位置することになる。さらに、本実施の形態による半導体装置１０においては、金属板１８と、この金属板１８と対向する半導体チップ１２との間の距離が、０．２０mmになるように金型２８の大きさが調整されている。この距離も０．２０mmに限定されない。
【００２５】
図２に示すように、金属板１８と半導体チップ１２との間の距離（Ｆ）mmが、０．２mm以上、半導体チップ１２の表面とパッケージの表面との間の距離（Ｇ）mmから、金属板１８の厚み（Ｄ）mmを除いた距離以下の範囲内（０．２mm≦Ｆ≦Ｇmm−Ｄmm）であって、好ましくは、０．２mm〜０．６mmの範囲内であることが望ましい。これらの数値は、発明者が鋭意研究を重ねた結果により得られた数値である。
【００２６】
次に、本発明における半導体装置１０の製造方法を図３から図５に基づいて説明する。これらの図面は、本実施の形態における半導体装置１０の製造方法を説明するための断面図である。
【００２７】
本発明における半導体装置１０は、リードフレーム１６を構成しているダイパッド部１４に半導体チップ１２を載置する工程と、半導体チップ１２とインナーリード部１６ａ、及び、その半導体チップ１２とダイパッド部１４を接続するワイヤーボンディング工程と、金型２８で形成されたキャビティ３０内部に金属板１８を挿入し、半導体チップ１２が載置されたリードフレーム１６を金型２８で挟み込み、封止樹脂２２をキャビティ３０内部に流し込む工程とにより形成する。
【００２８】
図３に示すように、リードフレーム１６を構成するダイパッド部１４の上面にAgペースト等の接着剤により半導体チップ１２を載置する。このとき、この半導体チップ１２は、半導体チップ１２の中心が、ダイパッド部１４の中心に位置するように載置する。
【００２９】
次に、図４に示すように、リードフレーム１６を構成するインナーリード部１６ａと、半導体チップ１２の電極（図示せず）とを、Auを素材としたボンディングワイヤー２０で接続する。また、ダイパッド部１４における接地端子と、半導体チップ１２の電極との間も、半導体チップ１２を接地させるために、Auを素材とした接地用ボンディングワイヤー２０ａで接続する。
【００３０】
次に、図５を用いて半導体チップ１２が載置されたリードフレーム１６を封止樹脂２２で樹脂封止する工程について説明する。この樹脂封止工程においては、上下に分割可能な上型２８ａと下型２８ｂにより形成された金型２８を使用する。この上型２８ａと下型２８ｂが形成するキャビティ３０内に封止樹脂２２を流し込むことになる。この下型２８ｂには、下型２８ｂのキャビティ３０面の中央位置に凸状の突起２４が形成されている。
【００３１】
まず、下型２８ｂのキャビティ３０内に金属板１８を載置する。この際に、金属板１８の凹状の窪み２６を下型２８ｂの凸状の突起２４に嵌め込むようにして、金属板１８を下型２８ｂに載置する。そして、その下型２８ｂに、半導体チップ１２が載置されているリードフレーム１６を、ワイヤーボンディングされている面が金属板１８側に向くようにして載置する。その時、半導体チップ１２の中心が、金属板１８の中心に位置するように、リードフレーム１６を下型２８ｂに載置する。
【００３２】
次に、リードフレーム１６を挟み込むようにして、下型２８ｂと上型２８ａを重ね合わせる。そして、この上型２８ａと下型２８ｂにより形成されるキャビティ３０内に封止樹脂２２を流し込み、封止樹脂２２を固化させた後、金型２８を外して、アウターリード部１６ｂを整形するなどの後処理を行い、図１に示される半導体装置１０を完成させる。
【００３３】
次に、本発明に係る半導体装置１０の作用について説明する。一般的に半導体装置１０は、完成後に各種の信頼性試験が行われる。その中の一つに耐湿性試験があり、湿度１００％の高温高圧という条件で試験が行われる。また、半導体装置１０を基板に組み込む際に、赤外線炉などを利用したリフロー工程がある。このように半導体装置１０は外部から高い熱を加えられる。
【００３４】
図６は、本実施の形態における半導体装置１０に外部から熱を加えた場合の内部熱応力の状態を示す断面図である。この図６においてインナーリード部１６ａが存する水平面を基準として、半導体装置１０の上半分を上部分とし、下半分を下部分とする。
【００３５】
本実施の形態の場合は、シリコンを素材とした半導体チップ１２の熱膨張係数は３×１０- ６mm／℃であり、銅を素材としたダイパッド部１４の熱膨張係数は１７×１０- ６mm／℃である。また、エポキシを素材とした封止樹脂２２の熱膨張係数は１２×１０- ６mm／℃であり、４２合金を素材とした金属板１８の熱膨張係数は５×１０- ６mm／℃である。
【００３６】
図６に示すように、本実施の形態における半導体装置１０に外部から熱が加えられると、半導体装置１０の下部分は、ダイパッドの膨張が半導体チップ１２に影響されることから、下向きの凸状に反る。また、半導体装置１０の上部分は、封止樹脂２２の膨張が金属板１８によって矯正されることから、半導体装置１０の下部分と同じ下向きの凸状に反る。よって、半導体装置１０内部における熱応力の発生が少なくなることから、封止樹脂２２とダイパッドとは剥離しなくなる。
【００３７】
つまり、ダイパッド部１４にワイヤーボンディングされた、半導体チップ１２を接地するための接地用ボンディングワイヤー２０ａがネック切れを起こさないので、半導体チップ１２の接地が確保される。すなわち、半導体装置１０の高周波特性等を高く保つことができるので、半導体装置１０の特性を高いものに維持することができる。
【００３８】
また、この半導体装置１０は、金属板１８がパッケージの外部に露出している。よって、パッケージの外部に露出している封止樹脂２２の表面積が減少するので、封止樹脂２２が吸収する水分の量が減少する。すなわち、吸収された水分が引き起こす、封止樹脂２２とダイパッド部１４との剥離が発生しにくくなる。
【００３９】
本実施の形態における半導体装置１０は、半導体チップ１２と、ダイパッド部１４と、金属板１８のそれぞれを左右対称に２分する中心軸が、半導体装置１０を左右対称に２分する中心軸と同軸上に位置している。これにより、半導体装置１０において、熱応力が中心軸を中心に左右対称に働くことになる。よって、熱応力が偏ることなく均等に働くので、封止樹脂２２とダイパッド部１４との剥離が発生しにくくなる。
【００４０】
さらに、本発明における半導体装置１０の製造方法においては、金属板１８の凹状窪み２６を下型２８ｂの凸状突起２４に嵌め込んだ後に封止樹脂２２を流し込んでいることから、封止樹脂２２を流し込む際に、金属板１８が所定の位置からずれることがない。よって設計されたとおりの構造の半導体装置１０を得ることができる。
【００４１】
以上、本発明に係る半導体装置１０と半導体装置１０の製造方法について、図面に基づいて説明したが、本発明は、図示した例示に限定されるものではない。本発明は、その趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
【００４２】
【発明の効果】
本発明の半導体装置及びその半導体装置の製造方法によれば、ダイパッド部がパッケージの外部に露出していることによる内部熱応力の偏りが、ダイパッドに対向する端部に設けられた金属板により矯正される。よって半導体装置を構成する部材の内部熱応力の違いによる半導体装置内部の破壊を起こすことはない。
【図面の簡単な説明】
【図１】本発明によるダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置の断面図である。
【図２】本発明による半導体装置の断面図であって、各符号は、図１と同じ構成であることから省略している。
【図３】本発明におけるダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置の製造方法において、リードフレームの上にダイパッドを載置することを説明する断面図である。
【図４】本発明におけるダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置の製造方法において、ワイヤーボンディングする工程を説明する断面図である。
【図５】本発明におけるダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置の製造方法において、樹脂封止の工程を説明する断面図である。
【図６】本発明における半導体装置に、外部から熱を加えた場合の内部熱応力の状態を示す断面図である。
【図７】従来の、ダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置の断面図である。
【図８】従来の、ダイパッド部がパッケージの外部に露出している樹脂封止型の半導体装置に、外部から熱を加えた場合の内部熱応力の状態を示す断面図である。
【符号の説明】
１０：半導体装置
１２：半導体チップ
１４：ダイパッド部
１６：リードフレーム
１６ａ：インナーリード部
１６ｂ：アウターリード部
１８：金属板
２０：ボンディングワイヤー
２０ａ：接地用ボンディングワイヤー
２２：封止樹脂
２４：凸状突起
２６：凹状窪み
２８：金型
２８ａ：上型
２８ｂ：下型
３０：キャビティ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resin-encapsulated semiconductor device in which a die pad portion is exposed outside a package, and a method for manufacturing the semiconductor device.
[0002]
[Prior art]
As shown in FIG. 7, in the semiconductor device 50, the die pad 54 on which the semiconductor chip 52 is placed is exposed on the outer surface of the package on the mounting substrate side in the semiconductor device 50. In the semiconductor device 50, the die pad 54 is exposed on the outer surface of the package, so that heat generated in the semiconductor chip 52 is efficiently released to the outside of the semiconductor device 50 through the die pad 54.
[0003]
However, in the type of package in which the die pad 54 is exposed, since the die pad 54 is located at the bottom of the semiconductor device 50, the internal structure of the semiconductor device 50 is destroyed by internal stress due to heat such as a moisture resistance test or a reflow process. There was. This is because the die pad 54 on which the semiconductor chip 52 is placed and the sealing resin 56 have different coefficients of thermal expansion, so that they are expanded in different directions when heat is applied from the outside to the die pad 54. And the sealing resin 56 is peeled off.
[0004]
The reason will be described below. FIG. 8 shows, by arrows, the state of internal thermal stress when heat is applied from the outside to the resin-encapsulated semiconductor device 50 in which the die pad 54 is exposed to the outside of the package. In FIG. 8, the upper half of the semiconductor device 50 is the upper portion and the lower half is the lower portion with reference to the horizontal plane in which the inner leads 58 exist.
[0005]
Thermal expansion coefficient of each member constituting the semiconductor device 50, semiconductor chips in which the silicon and material 3 × 10 - was 6 mm / ° C., copper die pad 54 with material 17 × 10 - at 6 mm / ° C. There, the sealing resin in which the epoxy and material 12 × 10 - is 6 mm / ° C..
[0006]
As shown in FIG. 8, when heat is applied to the semiconductor device 50 from the outside, the upper portion of the semiconductor device 50 has an upward convex shape because the expansion of the sealing resin 56 is affected by the semiconductor chip 52. Warp. Further, the lower portion of the semiconductor device 50 warps downwardly because the expansion of the die pad 54 is affected by the semiconductor chip 52. Then, the sealing resin 56 and the die pad 54 are peeled off, and a gap is generated at the interface position between the sealing resin 56 and the die pad 54.
[0007]
For this reason, the bonding wire 60 bonded to the die pad 54 for grounding the semiconductor chip 52 causes a neck break, which deteriorates the characteristics of the semiconductor device 50.
[0008]
In the resin-encapsulated semiconductor device 50 in which the die pad 54 is exposed to the outside of the package, the encapsulating resin 56 absorbs moisture when the semiconductor device 50 is subjected to a moisture resistance test. The absorbed moisture collects in a gap generated at the interface between the die pad 54 and the sealing resin 56 described above. This moisture vaporization and expansion due to heat from the outside is one of the causes of package cracks that cause cracks in the entire package.
[0009]
[Problems to be solved by the invention]
An object of the present invention is a resin-encapsulated semiconductor device in which a die pad portion is exposed to the outside of a package, a semiconductor device that does not cause internal breakdown due to a difference in internal thermal stress of members constituting the semiconductor device, and An object of the present invention is to provide a method for manufacturing a semiconductor device.
[0010]
According to another aspect of the present invention, there is provided a semiconductor device in which a die pad portion is exposed to the outside of a package and a semiconductor chip is sealed with a sealing resin, the die pad portion on which the semiconductor chip is placed, and the semiconductor chip electrically An inner lead portion connected to the die pad portion, a lead frame including an outer lead portion that is an external terminal of the semiconductor device, and a metal plate disposed at a package end portion facing the die pad portion, The metal plate is made of an alloy forming the die pad portion and a metal having a smaller thermal expansion coefficient than the sealing resin.
[0011]
The present invention provides a method of manufacturing a semiconductor device in which a die pad portion is exposed to the outside of a package and the semiconductor chip is sealed with a sealing resin , and the step of placing the semiconductor chip on the die pad portion constituting the lead frame And a wire bonding step for connecting the semiconductor chip and the inner lead portion, the semiconductor chip and the die pad portion, and an alloy forming the die pad portion and heat generated by the sealing resin inside the cavity formed by the mold. Placing a metal plate having a small expansion coefficient , sandwiching the lead frame on which the semiconductor chip is placed with the mold, and pouring sealing resin into the cavity.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a semiconductor device and a method for manufacturing the semiconductor device according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view of a resin-encapsulated semiconductor device 10 in which a die pad portion 14 of the present invention is exposed to the outside of a package. The semiconductor device 10 includes a semiconductor device 12, a lead frame 16, a metal plate 18, and a sealing resin 22 that seals them. The semiconductor chip 12 is placed on the die pad unit 14. The lead frame 16 is formed by a die pad portion 14, an inner lead portion 16 a electrically connected to the semiconductor chip 12, and an outer lead portion 16 b that is an external terminal of the semiconductor device 10. The metal plate 18 is disposed at the package end facing the die pad portion 14. The sealing resin 22 seals the semiconductor chip 12, the die pad portion 14, the inner lead portion 16 a, and the metal plate 18. However, one side of the metal plate 18 is exposed on the outer surface of the package.
[0013]
As shown in FIG. 1, the lead frame 16 of the present embodiment is formed of a metal used for a normal lead frame such as a copper alloy. On the die pad portion 14 provided in the center of the lead frame 16, a semiconductor chip 12 to be bonded by a material having excellent thermal conductivity such as Ag paste is placed. Inner lead portions 16a are formed on both sides of the die pad portion 14, and outer lead portions 16b are provided continuously with the inner lead portions 16a.
[0014]
An electrode (not shown) of the semiconductor chip 12 and the inner lead portion 16a of the lead frame 16 are electrically connected by a bonding wire 20 made of Au. The electrodes of the semiconductor chip 12 are also electrically connected to the die pad portion 14 of the lead frame 16 by a ground bonding wire 20a made of Au.
[0015]
The reason why the semiconductor chip 12 and the die pad portion 14 are electrically connected is that the semiconductor chip 12 needs to be partially grounded in order to maintain the high electrical characteristics of the semiconductor device 10. In other words, the semiconductor chip 12 is grounded by connecting the semiconductor chip 12 and the ground terminal (not shown) of the die pad portion 14 by the ground bonding wire 20a. As for this grounding terminal, the die pad part 14 is connected to an external grounding device via the lead frame 16. Four ground terminals are provided in the die pad portion 14.
[0016]
The outer lead portion 16b in the lead frame 16 serves as an external terminal for connecting the semiconductor device 10 according to the present invention to the mounting substrate.
[0017]
As shown in FIG. 1, the metal plate 18 is disposed at a position facing the surface of the die pad portion 14 where the semiconductor chip 12 is placed, and one side surface of the metal plate 18 is outside the semiconductor device 10. Exposed. The metal plate 18 is formed using 42 alloy (42% Fe—Ni alloy). This metal plate is not limited to 42 alloy, and may be any material having a smaller thermal expansion coefficient than the material constituting the lead frame 16. Ideally, the thermal expansion coefficient of 2 × 10 - is preferably in the range of 6 mm / ℃ - 6 mm / ℃ ~10 × 10.
[0018]
The area of the surface of the metal plate 18 facing the die pad portion 14 is 120% of the area of the surface of the die pad portion 14 facing the metal plate 18. The area ratio is not limited to this value.
[0019]
FIG. 2 shows a cross section of the semiconductor device 10 according to the present embodiment, and since it has the same configuration as FIG. 1, the reference numerals are omitted. A is the area of the surface of the metal plate 18 facing the die pad portion 14. B is the area of the surface of the die pad portion 14 facing the metal plate 18 (including the area of the portion on which the semiconductor chip 12 is placed). C is the area of the bottom surface of the package in the semiconductor device 10. D is the thickness (mm) of the metal plate 18. E is the thickness (mm) of the die pad portion. F is the distance (mm) between the metal plate 18 and the semiconductor chip 12. G is the distance (mm) between the package surface and the semiconductor chip 12.
[0020]
The area (A) of the surface of the metal plate 18 facing the die pad portion 14 is in the range of 60% or more of the area (B) of the die pad portion 14 facing the metal plate 18 and less than or equal to the area (C) of the bottom of the package ( 0.6 × B ≦ A ≦ C). Preferably, the ratio of the area (A) of the surface of the metal plate 18 facing the die pad portion 14 to the area (B) of the surface of the die pad portion 14 facing the metal plate 18 is in the range of 60% to 250% ( It is desirable that 0.6 × B ≦ A ≦ 2.5 × B). These numerical values are obtained as a result of the inventor's extensive research.
[0021]
A concave recess 26 is provided at the center position of the exposed surface of the metal plate 18. The recess 26 is provided for fitting into a convex protrusion 24 provided on a lower mold 28b of a mold 28 described later.
[0022]
As shown in FIG. 2, the metal plate 18 has the same thickness (Dmm = Emm). Further, the thickness of the metal plate 18 is not limited to this value, and the ratio of the thickness (D) mm of the metal plate 18 to the thickness (E) mm of the die pad portion 14 is within the range of 80% to 300% (0.8 XE ≦ D ≦ 3 × E). These numerical values are obtained as a result of the inventor's extensive research.
[0023]
As shown in FIG. 1, the sealing resin 22 is used to electrically connect the die pad part 14 on which the semiconductor chip 12 is placed, the inner lead part 16 a electrically connected to the semiconductor chip 12, and the like. The used bonding wire 20 and the metal plate 18 are sealed. This sealing resin 22 is a material in which a silica-based filler is blended with an epoxy resin, and is generally called an epoxy resin-based sealing material.
[0024]
The central axis that bisects each of the semiconductor chip 12, the die pad portion 14, and the metal plate 18 in a bilaterally symmetrical manner is coaxially positioned with the central axis that bisects the semiconductor device 10 in a bilaterally symmetrical manner. Further, in the semiconductor device 10 according to the present embodiment, the die pad portion 14 is positioned at the end portion of the semiconductor device 10 in order to expose the die pad portion 14 to the outer surface of the semiconductor device 10. Furthermore, in the semiconductor device 10 according to the present embodiment, the size of the mold 28 is adjusted so that the distance between the metal plate 18 and the semiconductor chip 12 facing the metal plate 18 is 0.20 mm. Has been. This distance is not limited to 0.20 mm.
[0025]
As shown in FIG. 2, the distance (F) mm between the metal plate 18 and the semiconductor chip 12 is 0.2 mm or more, and the distance (G) mm between the surface of the semiconductor chip 12 and the surface of the package is It is within a range not exceeding the distance excluding the thickness (D) mm of the metal plate 18 (0.2 mm ≦ F ≦ G mm−D mm), and preferably within a range of 0.2 mm to 0.6 mm. . These numerical values are obtained as a result of the inventor's extensive research.
[0026]
Next, a method for manufacturing the semiconductor device 10 according to the present invention will be described with reference to FIGS. These drawings are cross-sectional views for explaining a method of manufacturing the semiconductor device 10 in the present embodiment.
[0027]
The semiconductor device 10 according to the present invention includes a step of placing the semiconductor chip 12 on the die pad portion 14 constituting the lead frame 16, the semiconductor chip 12 and the inner lead portion 16 a, and the semiconductor chip 12 and the die pad portion 14. A wire bonding step of connecting, a metal plate 18 is inserted into the cavity 30 formed by the mold 28, the lead frame 16 on which the semiconductor chip 12 is placed is sandwiched by the mold 28, and the sealing resin 22 is inserted into the cavity 30. And a process of pouring into the inside.
[0028]
As shown in FIG. 3, the semiconductor chip 12 is mounted on the upper surface of the die pad portion 14 constituting the lead frame 16 with an adhesive such as an Ag paste. At this time, the semiconductor chip 12 is placed so that the center of the semiconductor chip 12 is positioned at the center of the die pad portion 14.
[0029]
Next, as shown in FIG. 4, the inner lead portion 16a constituting the lead frame 16 and the electrode (not shown) of the semiconductor chip 12 are connected by a bonding wire 20 made of Au. Further, a ground bonding wire 20a made of Au is also connected between the ground terminal in the die pad portion 14 and the electrode of the semiconductor chip 12 in order to ground the semiconductor chip 12.
[0030]
Next, a process of resin-sealing the lead frame 16 on which the semiconductor chip 12 is placed with a sealing resin 22 will be described with reference to FIG. In this resin sealing step, a mold 28 formed by an upper mold 28a and a lower mold 28b that can be divided vertically is used. The sealing resin 22 is poured into the cavity 30 formed by the upper mold 28a and the lower mold 28b. A convex protrusion 24 is formed on the lower mold 28b at the center position of the cavity 30 surface of the lower mold 28b.
[0031]
First, the metal plate 18 is placed in the cavity 30 of the lower mold 28b. At this time, the metal plate 18 is placed on the lower die 28b so that the concave depression 26 of the metal plate 18 is fitted into the convex protrusion 24 of the lower die 28b. Then, the lead frame 16 on which the semiconductor chip 12 is placed is placed on the lower mold 28b so that the wire-bonded surface faces the metal plate 18 side. At that time, the lead frame 16 is placed on the lower die 28 b so that the center of the semiconductor chip 12 is positioned at the center of the metal plate 18.
[0032]
Next, the lower die 28b and the upper die 28a are overlapped so as to sandwich the lead frame 16. Then, the sealing resin 22 is poured into the cavity 30 formed by the upper mold 28a and the lower mold 28b, the sealing resin 22 is solidified, the mold 28 is removed, and the outer lead portion 16b is shaped. The post-processing is performed to complete the semiconductor device 10 shown in FIG.
[0033]
Next, the operation of the semiconductor device 10 according to the present invention will be described. Generally, the semiconductor device 10 is subjected to various reliability tests after completion. One of them is a moisture resistance test, and the test is performed under the condition of high temperature and high pressure at a humidity of 100%. There is also a reflow process using an infrared furnace or the like when the semiconductor device 10 is incorporated into the substrate. In this way, the semiconductor device 10 is applied with high heat from the outside.
[0034]
FIG. 6 is a cross-sectional view showing a state of internal thermal stress when heat is applied from the outside to semiconductor device 10 in the present embodiment. In FIG. 6, the upper half of the semiconductor device 10 is the upper portion and the lower half is the lower portion with reference to the horizontal plane where the inner lead portion 16a exists.
[0035]
In this embodiment, the thermal expansion coefficient of the semiconductor chip 12 in which the silicon and material 3 × 10 - was 6 mm / ° C., the thermal expansion coefficient of the die pad portion 14 in which the copper and material 17 × 10 - 6 mm / ° C. The thermal expansion coefficient of the sealing resin 22 in which the epoxy and material 12 × 10 - was 6 mm / ° C., the 42 alloy is thermal expansion coefficient of the metal plate 18 which is a material 5 × 10 - at 6 mm / ° C. is there.
[0036]
As shown in FIG. 6, when heat is applied from the outside to the semiconductor device 10 in the present embodiment, the lower portion of the semiconductor device 10 is affected by the expansion of the die pad by the semiconductor chip 12. Warp. Further, the upper portion of the semiconductor device 10 warps in the same downward convex shape as the lower portion of the semiconductor device 10 because the expansion of the sealing resin 22 is corrected by the metal plate 18. Accordingly, since the generation of thermal stress in the semiconductor device 10 is reduced, the sealing resin 22 and the die pad are not peeled off.
[0037]
That is, since the ground bonding wire 20a that is wire-bonded to the die pad portion 14 for grounding the semiconductor chip 12 does not cause a neck break, the grounding of the semiconductor chip 12 is ensured. That is, since the high frequency characteristics and the like of the semiconductor device 10 can be kept high, the characteristics of the semiconductor device 10 can be kept high.
[0038]
In the semiconductor device 10, the metal plate 18 is exposed to the outside of the package. Therefore, since the surface area of the sealing resin 22 exposed to the outside of the package is reduced, the amount of moisture absorbed by the sealing resin 22 is reduced. That is, peeling between the sealing resin 22 and the die pad portion 14 caused by absorbed moisture is less likely to occur.
[0039]
In the semiconductor device 10 in the present embodiment, the central axis that bisects each of the semiconductor chip 12, the die pad portion 14, and the metal plate 18 bilaterally symmetrically is coaxial with the central axis that bisects the semiconductor device 10 bilaterally symmetrically. Located on the top. As a result, in the semiconductor device 10, the thermal stress acts symmetrically about the central axis. Therefore, since the thermal stress works evenly without being biased, peeling between the sealing resin 22 and the die pad portion 14 is less likely to occur.
[0040]
Furthermore, in the manufacturing method of the semiconductor device 10 according to the present invention, the sealing resin 22 is poured after the concave depression 26 of the metal plate 18 is fitted into the convex protrusion 24 of the lower mold 28b. When pouring in, the metal plate 18 does not shift from a predetermined position. Therefore, the semiconductor device 10 having the structure as designed can be obtained.
[0041]
The semiconductor device 10 and the method for manufacturing the semiconductor device 10 according to the present invention have been described above with reference to the drawings. However, the present invention is not limited to the illustrated examples. The present invention can be implemented in variously modified, modified, and modified embodiments based on the knowledge of those skilled in the art without departing from the spirit of the present invention.
[0042]
【The invention's effect】
According to the semiconductor device and the manufacturing method of the semiconductor device of the present invention, the deviation of the internal thermal stress due to the die pad portion being exposed to the outside of the package is corrected by the metal plate provided at the end portion facing the die pad. Is done. Therefore, the semiconductor device does not break down due to the difference in internal thermal stress of the members constituting the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a resin-encapsulated semiconductor device in which a die pad portion according to the present invention is exposed to the outside of a package.
FIG. 2 is a cross-sectional view of a semiconductor device according to the present invention, where each symbol is omitted because it has the same configuration as FIG.
FIG. 3 is a cross-sectional view for explaining that a die pad is placed on a lead frame in a method of manufacturing a resin-encapsulated semiconductor device in which a die pad portion is exposed outside a package according to the present invention.
FIG. 4 is a cross-sectional view illustrating a wire bonding step in a method for manufacturing a resin-encapsulated semiconductor device in which a die pad portion is exposed outside a package according to the present invention.
FIG. 5 is a cross-sectional view illustrating a resin sealing step in a method for manufacturing a resin-encapsulated semiconductor device in which a die pad portion is exposed outside a package according to the present invention.
FIG. 6 is a cross-sectional view showing a state of internal thermal stress when heat is applied to the semiconductor device according to the present invention from the outside.
FIG. 7 is a cross-sectional view of a conventional resin-encapsulated semiconductor device in which a die pad portion is exposed to the outside of a package.
FIG. 8 is a cross-sectional view showing a state of internal thermal stress when heat is applied from the outside to a conventional resin-encapsulated semiconductor device with a die pad portion exposed to the outside of the package.
[Explanation of symbols]
10: Semiconductor device 12: Semiconductor chip 14: Die pad portion 16: Lead frame 16a: Inner lead portion 16b: Outer lead portion 18: Metal plate 20: Bonding wire 20a: Grounding bonding wire 22: Sealing resin 24: Convex protrusion 26: concave recess 28: mold 28a: upper mold 28b: lower mold 30: cavity

Claims (12)

ダイパッド部がパッケージの外部に露出し、封止樹脂により半導体チップが封止された半導体装置において、
前記半導体チップが載置されたダイパッド部と、
前記半導体チップと電気的に接続されるインナーリード部、前記ダイパッド部、及び、半導体装置の外部端子であるアウターリード部を備えるリードフレームと、
前記ダイパッド部に対向するパッケージ端部に配置された金属板と、
を含み、
前記金属板が前記ダイパッド部を形成する合金及び前記封止樹脂より熱膨張係数の小さい金属で形成されている半導体装置。 In the semiconductor device in which the die pad portion is exposed outside the package and the semiconductor chip is sealed with a sealing resin,
A die pad portion on which the semiconductor chip is placed;
A lead frame including an inner lead portion electrically connected to the semiconductor chip, the die pad portion, and an outer lead portion which is an external terminal of the semiconductor device;
A metal plate disposed at an end of the package facing the die pad portion;
Including
A semiconductor device in which the metal plate is formed of an alloy that forms the die pad portion and a metal having a smaller thermal expansion coefficient than the sealing resin. 前記半導体装置を左右対称に２分する中心軸と、
前記半導体チップを左右対称に２分する中心軸と、
前記ダイパッド部を左右対称に２分する中心軸と、
前記金属板を左右対称に２分する中心軸と、
が同軸上に位置する、請求項１に記載の半導体装置。A central axis that bisects the semiconductor device bilaterally;
A central axis that bisects the semiconductor chip symmetrically;
A central axis that bisects the die pad portion bilaterally;
A central axis that bisects the metal plate symmetrically;
The semiconductor device according to claim 1, which is positioned coaxially. 前記リードフレームが、銅合金で形成されていることを含む、請求項１又は請求項２に記載の半導体装置。  The semiconductor device according to claim 1, wherein the lead frame includes a copper alloy. 前記金属板の表面が、パッケージの外部に露出している、請求項１乃至請求項３に記載の半導体装置。  The semiconductor device according to claim 1, wherein a surface of the metal plate is exposed to the outside of the package. 前記金属板におけるパッケージ外部に露出している表面に凹状の窪みを設けた、請求項４に記載の半導体装置。  The semiconductor device according to claim 4, wherein a concave depression is provided on a surface of the metal plate exposed to the outside of the package. 前記金属板における前記ダイパッド部と対向する面の面積が、
ダイパッド部における金属板と対向する面積の６０％以上、パッケージにおける底部の面積以下の範囲内であって、
好ましくは、前記ダイパッド部における前記金属板と対向する面の面積に対する、前記金属板における前記ダイパッド部と対向する面の面積の比率が、６０％〜２５０％の範囲内である請求項１乃至請求項５に記載の半導体装置。The area of the surface facing the die pad part in the metal plate is
Within the range of 60% or more of the area facing the metal plate in the die pad part and the area of the bottom part of the package,
Preferably, to the area of the metal plate opposite to the surface in the die pad portion, the ratio of the area of the surface facing the die pad portion in the metal plate, according to claim 1 wherein in the range of 60% to 250% Item 6. The semiconductor device according to Item 5 . 前記ダイパッド部の厚みに対する、前記金属板の厚みの比率が８０％〜３００％の範囲内である請求項１乃至請求項６に記載の半導体装置。The semiconductor device according to claim 1 , wherein a ratio of a thickness of the metal plate to a thickness of the die pad portion is in a range of 80% to 300%. 前記金属板と、前記半導体チップとの間の距離が、
０．２mm以上、半導体チップの表面とパッケージの表面との間の距離から、金属板の厚みを除いた距離以下の範囲内であって、
好ましくは、０．２mm〜０．６mmの範囲内である請求項４乃至請求項７に記載の半導体装置。The distance between the metal plate and the semiconductor chip is
0.2 mm or more, within the range of the distance between the surface of the semiconductor chip and the surface of the package, less than the distance excluding the thickness of the metal plate,
The semiconductor device according to claim 4, wherein the semiconductor device is preferably within a range of 0.2 mm to 0.6 mm. 前記金属板の熱膨張係数が、２×１０- ６mm／℃〜１０×１０- ６mm／℃の範囲内である請求項１乃至請求項８に記載の半導体装置。Thermal expansion coefficient of the metal plate, 2 × 10 - 6 mm / ℃ ~10 × 10 - 6 mm / ℃ semiconductor device according to claims 1 to 8 is in the range of. ダイパッド部がパッケージの外部に露出し、封止樹脂により半導体チップの封止を行なう半導体装置の製造方法において、
前記リードフレームを構成しているダイパッド部に半導体チップを載置するステップと、前記半導体チップとインナーリード部、及び、該半導体チップとダイパッド部を接続するワイヤーボンディングステップと、
金型で形成されたキャビティ内部に、前記ダイパッド部を形成する合金及び前記封止樹脂より熱膨張係数の小さい金属板を載置し、前記半導体チップが載置されたリードフレームを前記金型で挟み込み、封止樹脂をキャビティ内部に流し込むステップと、
を含む半導体装置の製造方法。In a method of manufacturing a semiconductor device in which a die pad portion is exposed outside a package and a semiconductor chip is sealed with a sealing resin .
Placing a semiconductor chip on a die pad part constituting the lead frame; wire bonding step for connecting the semiconductor chip and the inner lead part; and the semiconductor chip and the die pad part;
A metal plate having a thermal expansion coefficient smaller than that of the alloy forming the die pad portion and the sealing resin is placed inside the cavity formed by the die , and the lead frame on which the semiconductor chip is placed is placed on the die. Sandwiching and pouring the sealing resin into the cavity;
A method of manufacturing a semiconductor device including: 前記金型が、上下に分割可能な上型と下型により形成され、前記金属板を前記下型が形成するキャビティ内部に載置する工程を含む、請求項１０に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 10 , wherein the mold is formed by an upper mold and a lower mold that can be divided into upper and lower parts, and the metal plate is placed inside a cavity formed by the lower mold. . 前記金型における下型のキャビティ面に設けられた凸状の突起に、前記金属板に設けられた凹状の窪みを嵌め込む工程を含む、請求項１１に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 11 , comprising a step of fitting a concave depression provided in the metal plate into a convex protrusion provided on a cavity surface of a lower mold in the mold.
JP2002032293A 2002-02-08 2002-02-08 Semiconductor device and method for manufacturing the same Expired - Fee Related JP3940298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002032293A JP3940298B2 (en) 2002-02-08 2002-02-08 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032293A JP3940298B2 (en) 2002-02-08 2002-02-08 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2003243598A JP2003243598A (en) 2003-08-29
JP3940298B2 true JP3940298B2 (en) 2007-07-04

Family

ID=27775463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002032293A Expired - Fee Related JP3940298B2 (en) 2002-02-08 2002-02-08 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP3940298B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4990256B2 (en) * 2007-10-15 2012-08-01 株式会社デンソー Temperature sensor and manufacturing method thereof
JP5049879B2 (en) * 2008-05-28 2012-10-17 株式会社デンソー Temperature sensor
CN102104028B (en) * 2010-11-05 2012-12-12 南通富士通微电子股份有限公司 Semiconductor plastic-sealed body and layered scanning method
JP2013175683A (en) * 2012-02-27 2013-09-05 Toyota Industries Corp Semiconductor device
DE102012223982A1 (en) 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Method for producing an electronic assembly
CN105612613B (en) * 2014-04-01 2018-11-06 富士电机株式会社 Semiconductor device
JP6489758B2 (en) * 2014-04-17 2019-03-27 株式会社デンソー Semiconductor device
JP6897056B2 (en) * 2016-10-20 2021-06-30 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2003243598A (en) 2003-08-29

Similar Documents

Publication Publication Date Title
US6703696B2 (en) Semiconductor package
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JPH06302653A (en) Semiconductor device
JPH04233263A (en) Molded hybrid package, lead frame for it
WO2006052382A2 (en) Leadframe for a semiconductor device
JP2000188366A (en) Semiconductor device
JP2000294715A (en) Semiconductor device and manufacture thereof
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
JP3940298B2 (en) Semiconductor device and method for manufacturing the same
JP2915282B2 (en) Plastic molded integrated circuit package
JP2586835B2 (en) Semiconductor integrated circuit
TWI337396B (en) Semiconductor device and manufacturing method of the same
US5606204A (en) Resin-sealed semiconductor device
JPWO2004030075A1 (en) Manufacturing method of semiconductor device
JPH0917910A (en) Semiconductor device and its manufacture, inspection method and mounting board
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JPH0817870A (en) Semiconductor device
JPH03235360A (en) Plastic molded type semiconductor device
KR100737217B1 (en) Substrateless flip chip package and fabricating method thereof
JP4651218B2 (en) Manufacturing method of semiconductor device
JP2001044326A (en) Semiconductor device and manufacture thereof
JP3406147B2 (en) Semiconductor device
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JPH0493052A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20020208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20030903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070416

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070828

LAPS Cancellation because of no payment of annual fees