JP2001044326A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2001044326A
JP2001044326A JP21683199A JP21683199A JP2001044326A JP 2001044326 A JP2001044326 A JP 2001044326A JP 21683199 A JP21683199 A JP 21683199A JP 21683199 A JP21683199 A JP 21683199A JP 2001044326 A JP2001044326 A JP 2001044326A
Authority
JP
Japan
Prior art keywords
pins
sealing body
semiconductor device
main surface
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21683199A
Other languages
Japanese (ja)
Inventor
Yasumasa Kawaguchi
泰雅 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21683199A priority Critical patent/JP2001044326A/en
Publication of JP2001044326A publication Critical patent/JP2001044326A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To protect a semiconductor device against disconnections due to warpage of a sealing body. SOLUTION: A group of inner terminals 14 and a group of outer terminals 15 are each formed on the upper and lower surfaces of a base 11 of a BGA/IC 31, where the inner terminals 14 and the outer terminals 15 are connected electrically together with electrical wirings 17. A semiconductor pellet 26 bonded to the top surface of the base 11 is connected electrically to the inner terminals 14 with wires 28. Solder bumps 21 are provided protruding to the outer terminals 15, which are out of the outer terminals provided on the under surface of the base 11 and located in an intermediate region, and pins 18 which are higher than the solder bumps 21 are provided, protruding to the outer terminals arranged on the outer peripheral part of the under surface of the base 11. At this point, since the pins 18 are anchored to through-holes provided to the a mounting board, the base 11 is prevented from warping due to heat released at mounting of a mounting board. Therefore, connection terminals can be protected against breakage due to solder bumps.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、ボール・グリッド・アレーパッケージ(以
下、BGAという。)を備えている半導体集積回路装置
(以下、ICという。)の実装に利用して有効な技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique, and more particularly, to the mounting of a semiconductor integrated circuit device (hereinafter, referred to as IC) having a ball grid array package (hereinafter, referred to as BGA). Regarding effective technology to use.

【0002】[0002]

【従来の技術】多ピン化が進む今日、クワッド・フラッ
ト・パッケージ(QFP)を備えているICやテープ・
キャリア・パッケージ(TCP)を備えているICのよ
うな周辺部からアウタリード(外部端子)を取り出すパ
ッケージでは、ピッチが狭くなるため、パッケージの製
造限界およびボード・アセンブリの限界に近づいてい
る。そこで、封止体の一主面全体に外部端子を配置する
ことによってサイズを大きくせずに多ピン(外部端子の
高密度化)を実現するパッケージとして、BGAが提案
されている。
2. Description of the Related Art As the number of pins increases, ICs and tapes having a quad flat package (QFP) have been developed.
In a package such as an IC provided with a carrier package (TCP) that takes out outer leads (external terminals) from a peripheral portion, the pitch is narrowed, so that the package is approaching a manufacturing limit and a board assembly limit. Accordingly, a BGA has been proposed as a package that realizes a large number of pins (high density of external terminals) without increasing the size by arranging the external terminals on the entire main surface of the sealing body.

【0003】すなわち、このBGAを備えているIC
(以下、BGA・ICという。)は内部端子群と外部端
子群とが表側主面と裏側主面とにそれぞれ形成され各内
部端子と各外部端子とが互いに電気的に接続された配線
基板(封止体のベース)を備えており、配線基板の内部
端子が形成された側の主面には半導体ペレットがボンデ
ィングされているとともに、内部端子群にボンディング
ワイヤによって電気的に接続されており、配線基板の反
対側主面で露出された各外部端子には半田バンプがそれ
ぞれ突設されている。
That is, an IC provided with this BGA
(Hereinafter referred to as BGA IC) is a wiring board (in which an internal terminal group and an external terminal group are formed on a front main surface and a rear main surface, respectively, and each internal terminal and each external terminal are electrically connected to each other. A semiconductor pellet is bonded to the main surface of the wiring substrate on the side on which the internal terminals are formed, and is electrically connected to the internal terminal group by bonding wires. Each external terminal exposed on the opposite main surface of the wiring board is provided with a solder bump.

【0004】そして、このBGA・ICの実装基板への
実装は、各半田バンプが実装基板の各ランドにフラック
スを介して貼着された後に加熱されてリフロー半田付け
処理されることにより実行される。すなわち、加熱によ
って溶融した半田バンプが外部端子とランドとの間で硬
化することによって接続端子が形成されるため、BGA
・ICは実装基板に接続端子群によって機械的かつ電気
的に接続された状態になる。
[0004] The mounting of the BGA-IC on the mounting board is performed by applying a solder to each land of the mounting board via a flux and then heating and performing a reflow soldering process. . In other words, the connection terminals are formed by curing the solder bumps melted by heating between the external terminals and the lands.
The IC is mechanically and electrically connected to the mounting board by the connection terminal group.

【0005】なお、BGA・ICを述べてある例として
は、株式会社日経BP社発行「VLSIパッケージング
技術(下)」1993年5月31日発行 P173〜P
178、がある。
[0005] As an example describing BGA IC, see "VLSI Packaging Technology (Lower)" published by Nikkei BP Co., Ltd., published on May 31, 1993, pages P173 to P173.
178.

【0006】[0006]

【発明が解決しようとする課題】しかし、前記したBG
A・ICにおいては、実装基板への実装後の稼働時の発
熱や温度サイクル試験等による熱的ストレスや機械的ス
トレスによって配線基板がその外周辺側が実装基板から
離れるように反りを発生するため、外周辺部に配置され
た接続端子において破断による断線が発生するという場
合がある。
However, the aforementioned BG
In A-IC, the wiring board is warped so that the outer peripheral side is separated from the mounting board due to heat generated during operation after mounting on the mounting board and thermal stress or mechanical stress caused by a temperature cycle test, etc. There is a case where disconnection due to breakage occurs in connection terminals arranged in the outer peripheral portion.

【0007】本発明の目的は、反りによる断線を防止す
ることができる半導体装置の製造技術を提供することに
ある。
An object of the present invention is to provide a semiconductor device manufacturing technique capable of preventing disconnection due to warpage.

【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0010】すなわち、半導体ペレットが封止された四
角形平盤形状の封止体の一主面に外部端子群が配置され
ており、各外部端子に半田バンプがそれぞれ突設されて
いる半導体装置において、前記封止体の前記一主面に複
数本のピンが互いに離れた位置に突設されていることを
特徴とする。
That is, in a semiconductor device in which an external terminal group is arranged on one main surface of a rectangular flat plate-shaped sealing body in which a semiconductor pellet is sealed, and solder bumps are projected from each external terminal. A plurality of pins are protruded from the one main surface of the sealing body at positions separated from each other.

【0011】例えば、前記半導体装置の実装基板への実
装は、各ピンが実装基板のスルーホールに挿入された後
に、フロー半田付け処理されることにより実行される。
実装後の熱ストレスによって封止体に反りを発生させる
機械的ストレスが加わっても、封止体はピンによって実
装基板に機械的に強固に接続されているため、反りの発
生は抑止ないしは抑制される。したがって、外周辺部に
おける外部端子の破断による断線の発生をは防止するこ
とができる。
For example, the mounting of the semiconductor device on a mounting board is performed by performing a flow soldering process after each pin is inserted into a through hole of the mounting board.
Even if mechanical stress that causes warping of the sealing body due to thermal stress after mounting is applied, the occurrence of warpage is suppressed or suppressed because the sealing body is mechanically and firmly connected to the mounting board by the pins. You. Therefore, occurrence of disconnection due to breakage of the external terminal in the outer peripheral portion can be prevented.

【0012】[0012]

【発明の実施の形態】図1は本発明の一実施形態である
BGA・ICを示しており、(a)は上半分が一部切断
平面図で下半分が底面図、(b)は正面断面図である。
図2以降は本発明の一実施形態であるBGA・ICの製
造方法を説明するための各説明図である。
1A and 1B show a BGA IC according to an embodiment of the present invention. FIG. 1A is a partially cut plan view of an upper half, a bottom view is a lower half, and FIG. It is sectional drawing.
FIG. 2 et seq. Are explanatory diagrams for describing a method of manufacturing a BGA IC according to an embodiment of the present invention.

【0013】本実施形態において、本発明に係る半導体
装置は、パッケージとしてはパッケージのサイズを小さ
く抑制しながら多ピン化可能でしかも表面実装可能なB
GAに構成されており、機能的にはCPUまたはMPU
が作り込まれた半導体集積回路装置(IC)として構成
されている。そして、このBGA・ICは図1に示され
ているように構成されている。
In the present embodiment, the semiconductor device according to the present invention is a package in which the number of pins can be increased while the size of the package is kept small, and furthermore, the surface mountable B
GA, functionally CPU or MPU
As a semiconductor integrated circuit device (IC). The BGA IC is configured as shown in FIG.

【0014】すなわち、BGA・IC31は所謂前工程
においてCPUまたはMPUが作り込まれて正方形の平
板形状にダイシングされた半導体ペレット(以下、ペレ
ットという。)26を備えている。また、BGA・IC
31は気密封止体30およびピン18群と半田バンプ2
1群からなるBGAを備えており、気密封止体30はベ
ース11とキャップ29とから構成されている。ベース
11には内部端子14群と外部端子15、16群とが表
側主面と裏側主面とにそれぞれ形成されており、各内部
端子14と各外部端子15、16とが電気配線17によ
って電気的に接続されている。ベース11の内部端子1
4が形成された側の主面(以下、上面とする。)には半
導体ペレット26がボンディングされているとともに、
内部端子14群にワイヤ28によって電気的に接続され
ている。ベース11の下面で露出された外部端子群のう
ち中間部領域に配置された外部端子15には半田バンプ
21がそれぞれ突設されている。ベース11の下面の外
周辺部に配置された外部端子16には半田バンプの高さ
以上の長さを有した各ピン18がそれぞれ突設されてい
る。半導体ペレット26のグランド端子および電源端子
はピン18のいずれかに電気的に接続されている。そし
て、以上の構成に係るBGA・IC31は以下に記述す
る製造方法によって製造されている。
That is, the BGA IC 31 includes a semiconductor pellet (hereinafter, referred to as a pellet) 26 in which a CPU or MPU is built in a so-called pre-process and diced into a square plate shape. Also, BGA / IC
31 is a hermetic sealing body 30 and a group of pins 18 and solder bumps 2
A hermetic sealing body 30 includes a base 11 and a cap 29. On the base 11, a group of internal terminals 14 and a group of external terminals 15 and 16 are formed on the front main surface and the rear main surface, respectively, and each internal terminal 14 and each external terminal 15 and 16 are electrically connected by an electric wiring 17. Connected. Internal terminal 1 of base 11
A semiconductor pellet 26 is bonded to a main surface (hereinafter, referred to as an upper surface) on the side on which the substrate 4 is formed.
It is electrically connected to the group of internal terminals 14 by wires 28. Solder bumps 21 are protruded from external terminals 15 disposed on the intermediate region of the external terminal group exposed on the lower surface of base 11. Each of the external terminals 16 arranged on the outer peripheral portion of the lower surface of the base 11 is provided with a respective pin 18 having a length equal to or greater than the height of the solder bump. The ground terminal and the power supply terminal of the semiconductor pellet 26 are electrically connected to one of the pins 18. The BGA IC 31 according to the above configuration is manufactured by the manufacturing method described below.

【0015】以下、本発明の一実施形態であるBGA・
ICの製造方法を説明する。この説明により、前記した
BGA・ICの構成の詳細が共に明らかにされる。
Hereinafter, a BGA-type according to an embodiment of the present invention will be described.
A method for manufacturing an IC will be described. With this description, the details of the configuration of the BGA-IC will be clarified.

【0016】前記したBGA・ICの製造方法には図2
に示されているベース11が使用される。図2に示され
ているように、ベース11は絶縁性を有するセラミック
材料としてのアルミナが使用されて略正方形の平盤形状
に成形されており、ベース11の上面の中央部にはキャ
ビティー12が同心的に没設されている。キャビティー
12は大中小の略正方形の穴が同心的に重ね合わされた
三段穴形状に形成されている。キャビティー12の底面
上には半導体ペレットをボンディングするためのボンデ
ィング床13が敷設されている。キャビティー12の下
段と中段の段差面には矩形の内部端子14が多数本、各
辺の長手方向にそれぞれ一列に整列されて形成されてい
る。ちなみに、ボンディング床13および内部端子14
はニッケル(Ni)被膜や金(Au)被膜等のメタライ
ズによって形成されている。
FIG. 2 shows a method of manufacturing the above-mentioned BGA IC.
The base 11 shown in FIG. As shown in FIG. 2, the base 11 is formed into a substantially square flat plate shape using alumina as an insulating ceramic material, and a cavity 12 is formed at the center of the upper surface of the base 11. Are laid down concentrically. The cavity 12 is formed in a three-stage hole shape in which large, medium, and small substantially square holes are concentrically overlapped. A bonding floor 13 for bonding semiconductor pellets is laid on the bottom surface of the cavity 12. A large number of rectangular internal terminals 14 are formed on the step surface of the lower and middle steps of the cavity 12 so as to be aligned in a line in the longitudinal direction of each side. By the way, the bonding floor 13 and the internal terminals 14
Is formed by metallizing a nickel (Ni) film or a gold (Au) film.

【0017】ベース11の下面における周辺部にはピン
接続用の外部端子(以下、ピン用外部端子という。)1
5が複数個、周方向に等間隔に配置されて形成されてい
る。ベース11の下面におけるピン用外部端子15群の
内側領域には半田バンプ接続用の外部端子(以下、バン
プ用外部端子という。)16が複数個、マトリックス状
に配列されて形成されている。各ピン用外部端子15お
よび各バンプ用外部端子16は内部端子14のそれぞれ
に、各電気配線17によって電気的に接続されている。
図2には表示されていないが、ピン用外部端子15のう
ち少なくとも数本は内部端子14群のうちのグランド端
子および電源端子に電気的に接続されている。
An external terminal for pin connection (hereinafter referred to as an external terminal for pin) 1 is provided at a peripheral portion on a lower surface of the base 11.
5 are formed at equal intervals in the circumferential direction. A plurality of solder bump connection external terminals (hereinafter, referred to as bump external terminals) 16 are arranged in a matrix on the lower surface of the base 11 inside the group of pin external terminals 15. The external terminals 15 for pins and the external terminals 16 for bumps are electrically connected to the internal terminals 14 by electric wires 17.
Although not shown in FIG. 2, at least some of the pin external terminals 15 are electrically connected to the ground terminal and the power supply terminal of the group of internal terminals 14.

【0018】図3に示されているように、ベース11の
ピン用外部端子15にはピン18が垂直に配置された状
態で機械的かつ電気的に接続される。図4(a)〜
(c)はピンの外部端子への接続方法の一例である突き
当て法を示している。図4(a)において、ピン用外部
端子15はタングステン(W)によって形成されてお
り、その表面にはニッケル(Ni)被膜15aが被着さ
れている。図4(b)に示されているように、ピン18
は上端に円盤形状の鍔部18aを有する針形状(ピン形
状)に形成されており、鍔部18aの上面がピン用外部
端子15の下面に突き当てられた状態で銀鑞付け(silv
er-alloy brazing)が施されて形成された銀鑞付け部1
9によって接続される。その後、図4(c)に示されて
いるように、ピン用外部端子15、ピン18および銀鑞
付け部19の表面には金(Au)被膜20が被着され
る。但し、図3の外においては、Ni被膜15aおよび
Au被膜20の図示は省略されている。
As shown in FIG. 3, the pins 18 are mechanically and electrically connected to the pin external terminals 15 of the base 11 with the pins 18 arranged vertically. FIG.
(C) shows a butting method which is an example of a method of connecting a pin to an external terminal. In FIG. 4A, the pin external terminal 15 is formed of tungsten (W), and a nickel (Ni) film 15a is applied to the surface thereof. As shown in FIG.
Is formed in a needle shape (pin shape) having a disk-shaped flange portion 18a at the upper end, and silver brazing (silv) is performed with the upper surface of the flange portion 18a abutting against the lower surface of the external terminal 15 for pins.
er-alloy brazing)
9. Thereafter, as shown in FIG. 4C, a gold (Au) coating 20 is applied to the surfaces of the pin external terminals 15, the pins 18, and the silver brazed portions 19. However, the illustration of the Ni coating 15a and the Au coating 20 is omitted outside FIG.

【0019】図3に示されているように、ベース11の
バンプ用外部端子16には半田バンプ21が機械的かつ
電気的に接続される。図4(d)〜(f)は半田バンプ
の外部端子への接続方法の一例を示している。図4
(d)において、バンプ用外部端子16はタングステン
によって形成されており、その表面にはNi被膜16a
およびAu被膜16bが順に被着されている。図4
(e)に示されているように、バンプ用外部端子16に
は半田ボール22がフラックス23によって粘着され
る。半田ボール22は通常のリフロー半田付け実装作業
に使用される半田材料によって球形に形成されている。
この状態で、半田ボール22が加熱溶融された後に冷却
固化されると、図4(f)に示されているように、バン
プ用外部端子16には略球形形状の半田バンプ21が表
面張力によって形成された状態になる。
As shown in FIG. 3, solder bumps 21 are mechanically and electrically connected to the bump external terminals 16 of the base 11. FIGS. 4D to 4F show an example of a method of connecting solder bumps to external terminals. FIG.
In (d), the bump external terminal 16 is formed of tungsten, and the surface thereof has a Ni coating 16a.
And an Au coating 16b are sequentially applied. FIG.
As shown in (e), a solder ball 22 is adhered to the bump external terminal 16 by a flux 23. The solder ball 22 is formed in a spherical shape by a solder material used for a normal reflow soldering mounting operation.
In this state, when the solder ball 22 is heated and melted and then cooled and solidified, a substantially spherical solder bump 21 is applied to the bump external terminal 16 by surface tension as shown in FIG. It is in a formed state.

【0020】ここで、図4に示されているように、ピン
18のベース11の下面から下端までの長さLの値は、
半田バンプ21のベース11から下端までの高さHの値
よりも大きく、すなわち、L>H、に設定されている。
さらに、本実施形態においては、ピン18の長さLの値
は半田バンプ21の高さHの値と後記する実装基板のス
ルーホールの深さDの値との和よりも大きく、すなわ
ち、L>(H+D)、に設定されている。
Here, as shown in FIG. 4, the value of the length L of the pin 18 from the lower surface to the lower end of the base 11 is
The height H of the solder bump 21 from the base 11 to the lower end is set to be larger than the value H, that is, L> H.
Further, in the present embodiment, the value of the length L of the pin 18 is larger than the sum of the value of the height H of the solder bump 21 and the value of the depth D of the through hole of the mounting board described later, that is, L > (H + D).

【0021】以上のように構成されたベース11にはペ
レットボンディング工程およびワイヤボンディング工程
において、ペレットボンディングおよびワイヤボンディ
ングが実行されて、図5に示されている組立体24が製
造される。
In the pellet bonding step and the wire bonding step, pellet bonding and wire bonding are performed on the base 11 configured as described above, and the assembly 24 shown in FIG. 5 is manufactured.

【0022】まず、ペレットボンディング工程におい
て、ベース11のキャビティー12の穴底面のボンディ
ング床13にはペレット26がフエイスアップ(アクテ
ィブエリア側の主面が穴底面と反対側を向けられた状
態)に配置されて、ボンディング層25によってボンデ
ィングされる。ペレット26のボンディング面と反対側
の主面には電極パッド27が複数個、外周辺部に環状に
配置されてそれぞれ形成されている。なお、ボンディン
グ層25は銀ペーストによって形成することが好ましい
が、金−シリコン共晶層や高融点半田材料等によって形
成してもよい。
First, in the pellet bonding step, the pellets 26 face up on the bonding floor 13 on the bottom surface of the hole of the cavity 12 of the base 11 (a state in which the main surface on the active area side faces the side opposite to the bottom surface of the hole). It is arranged and bonded by the bonding layer 25. A plurality of electrode pads 27 are formed on the main surface of the pellet 26 on the side opposite to the bonding surface, and are arranged in a ring around the outer periphery. The bonding layer 25 is preferably formed of a silver paste, but may be formed of a gold-silicon eutectic layer or a high melting point solder material.

【0023】次に、ワイヤボンディング工程において、
ペレット26の各電極パッド27にはワイヤ28がベー
ス11の各内部端子14との間にそれぞれ橋絡される。
ワイヤボンディングは超音波ボンディング方式によって
実行することが好ましいが、超音波熱圧着方式等によっ
て実行してもよい。また、ペレットボンディングおよび
ワイヤボンディングの実行に際しては、キャリア治具
((図示せず)を使用することによって、ピン18の曲
がりや半田バンプ21の潰れ等の損傷を防止することが
望ましい。
Next, in the wire bonding step,
A wire 28 is bridged between each electrode pad 27 of the pellet 26 and each internal terminal 14 of the base 11.
The wire bonding is preferably performed by an ultrasonic bonding method, but may be performed by an ultrasonic thermocompression bonding method or the like. When performing the pellet bonding and the wire bonding, it is desirable to prevent damage such as bending of the pin 18 and crushing of the solder bump 21 by using a carrier jig (not shown).

【0024】以上のようにして製造された組立体24に
おいて、ペレット26の集積回路は電極パッド27、ワ
イヤ28、内部端子14、電気配線17および外部端子
15、16を通じてピン18および半田バンプ21に電
気的に引き出された状態になる。ここで、ペレット26
の電極パッド27群のうちグランド電極および電源電極
はピン用外部端子15のうち少なくとも数本に電気的に
接続された状態になり、ペレット26の電極パッド27
群のうち信号電極の多くはバンプ用外部端子16に電気
的に接続された状態になる。
In the assembly 24 manufactured as described above, the integrated circuit of the pellet 26 is connected to the pin 18 and the solder bump 21 through the electrode pad 27, the wire 28, the internal terminal 14, the electric wiring 17 and the external terminals 15 and 16. It will be in the state of being pulled out electrically. Here, the pellet 26
In the group of electrode pads 27, the ground electrode and the power supply electrode are electrically connected to at least some of the pin external terminals 15, and the electrode pads 27 of the pellet 26 are formed.
Most of the signal electrodes in the group are electrically connected to the bump external terminals 16.

【0025】その後、ベース11の上面にはキャップ2
9がキャビティー12を閉塞するように被せられて低融
点ガラス等によって溶着され、図1に示されているよう
に、ペレット26、内部端子14群およびワイヤ28群
を気密封止した気密封止体30が形成される。これによ
り、図1に示されている前記したBGA・IC31が製
造されたことになる。
Thereafter, the cap 2 is placed on the upper surface of the base 11.
9 is sealed so as to close the cavity 12 and is welded with a low-melting glass or the like, and hermetically seals the pellet 26, the internal terminals 14 and the wires 28 as shown in FIG. The body 30 is formed. Thus, the BGA IC 31 shown in FIG. 1 is manufactured.

【0026】以上のようにして製造され構成されたBG
A・IC31は図6(a)に示されているように実装基
板40に実装されて使用される。
The BG manufactured and configured as described above
The A.IC 31 is mounted on a mounting board 40 and used as shown in FIG.

【0027】図6に示されている実装基板40はBGA
・IC31よりも充分に大きい四角形の平盤形状に形成
された基板本体41を備えており、基板本体41はガラ
ス・エポキシ樹脂基板等の絶縁性を有する絶縁基板が使
用されて形成されている。基板本体41にはスルーホー
ル42が複数本、BGA・IC31のピン18群に対応
するように略正方形の枠形状に配されて厚さ方向に開設
されている。各スルーホール42はピン18の外径と略
等しい円柱形状の貫通孔の開口端面および内周面に銅等
の導電性材料からなる導体層が被着されて形成されてお
り、その導体層の表面にはソルダビリティーを高めるた
めの表面処理が施されている。
The mounting substrate 40 shown in FIG.
A substrate main body 41 formed in a square flat plate shape sufficiently larger than the IC 31 is provided, and the substrate main body 41 is formed using an insulating substrate having an insulating property such as a glass epoxy resin substrate. A plurality of through holes 42 are provided in the substrate body 41 in a substantially square frame shape so as to correspond to the group of pins 18 of the BGA / IC 31 and are opened in the thickness direction. Each through hole 42 is formed by covering a conductor layer made of a conductive material such as copper on the opening end surface and the inner peripheral surface of a cylindrical through hole substantially equal to the outer diameter of the pin 18. The surface has been subjected to a surface treatment to enhance solderability.

【0028】また、基板本体41の上面におけるスルー
ホール42群の正方形枠の内側領域にはランド43が多
数個、BGA・IC31の半田バンプ21群に対応する
ようにマトリクス形状に配されて形成されている。各ラ
ンド43は銅等の導電性材料が使用されてバンプ用外部
端子16と略等しい大きさの円形平板形状に形成されて
おり、その表面にはソルダビリティーを高めるための表
面処理が施されている。図示しないが、各スルーホール
42および各ランド43には電気配線が接続されてお
り、各スルーホール42および各ランド43は各電気配
線によって実装基板40のコネクタや、実装基板40に
実装された他の電子部品や電子機器等に電気的に接続さ
れている。特に、スルーホール42のいくつかはグラン
ド端子および電源端子に接続されている。
A large number of lands 43 are formed in a matrix shape so as to correspond to the solder bumps 21 of the BGA / IC 31 in an area inside the square frame of the through holes 42 on the upper surface of the substrate main body 41. ing. Each land 43 is made of a conductive material such as copper and is formed in a circular flat plate shape having a size substantially equal to that of the external terminal 16 for bumps, and the surface thereof is subjected to a surface treatment for enhancing solderability. ing. Although not shown, an electric wiring is connected to each through hole 42 and each land 43, and each through hole 42 and each land 43 are connected to the connector of the mounting board 40 by each electric wiring, Electronic components and electronic devices. In particular, some of the through holes 42 are connected to a ground terminal and a power terminal.

【0029】次に、前記構成に係るBGA・IC31の
同じく実装基板40への実装方法を説明する。
Next, a method of mounting the BGA IC 31 having the above-described configuration on the mounting board 40 will be described.

【0030】BGA・IC31が実装基板40に実装さ
れるに際して、BGA・IC31の各ピン18は実装基
板40の各スルーホール42に上からそれぞれ挿通され
る。ここで、ピン18の長さLは、L>(H+D)、に
接続されているため、スルーホール42に挿通されたピ
ン18の下端部はスルーホール42の下端から突き出た
状態になる。各ピン18が各スルーホール42にそれぞ
れ挿通されると、BGA・IC31が実装基板40に保
持された状態になるとともに、BGA・IC31の各半
田バンプ21が各ランド43にそれぞれ整合されて当接
された状態になる。
When the BGA IC 31 is mounted on the mounting board 40, the pins 18 of the BGA IC 31 are inserted into the through holes 42 of the mounting board 40 from above. Here, since the length L of the pin 18 is connected such that L> (H + D), the lower end of the pin 18 inserted into the through hole 42 projects from the lower end of the through hole 42. When each of the pins 18 is inserted into each of the through holes 42, the BGA / IC 31 is held by the mounting board 40, and the solder bumps 21 of the BGA / IC 31 are aligned with the respective lands 43 and abutted. It will be in the state that was done.

【0031】この保持状態で、BGA・IC31と実装
基板40との組立体がフロー半田付け処理されると、各
ピン18と各スルーホール42との間に半田付け部44
が形成される。ここで、ピン18の下端部がスルーホー
ル42の下端から突出した状態になっているので、半田
付け部44は実装基板40の下面側にも形成される。ま
た、各半田バンプ21は溶融した後に固化することによ
り、各バンプ用外部端子16と各ランド43との間に接
続端子45が形成される。これらピン18および接続端
子45によってBGA・IC31は実装基板40に機械
的かつ電気的に接続された状態になり、図6(a)に示
されているBGA・ICの実装構造体46が製造された
ことになる。
In this holding state, when the assembly of the BGA IC 31 and the mounting board 40 is subjected to the flow soldering process, a soldering portion 44 is provided between each pin 18 and each through hole 42.
Is formed. Here, since the lower ends of the pins 18 project from the lower ends of the through holes 42, the soldering portions 44 are also formed on the lower surface side of the mounting board 40. In addition, each solder bump 21 is solidified after being melted, so that a connection terminal 45 is formed between each bump external terminal 16 and each land 43. The BGA IC 31 is mechanically and electrically connected to the mounting board 40 by the pins 18 and the connection terminals 45, and the BGA IC mounting structure 46 shown in FIG. 6A is manufactured. It will be.

【0032】次に、作用を説明する。Next, the operation will be described.

【0033】以上のようにして製造された前記構成に係
るBGA・ICの実装構造体46は出荷前に最終検査を
実施される。最終検査としては温度サイクル試験や熱衝
撃試験を含む環境試験が実施される。また、BGA・I
C31はその稼動時に温度上昇および冷却を繰り返す。
The BGA-IC mounting structure 46 according to the above-described structure manufactured as described above is subjected to a final inspection before shipment. As a final inspection, an environmental test including a temperature cycle test and a thermal shock test is performed. Also, BGA ・ I
C31 repeats temperature rise and cooling during its operation.

【0034】このように環境試験や実際の稼動に伴って
熱ストレスがBGA・ICの実装構造体46に加わる
と、BGA・IC31と実装基板40との熱膨張係数差
による膨張収縮によって各接続端子45に機械的ストレ
スが加わる。ここで、接続端子45は塑性変形し易い半
田材料によって形成されているため、半田材料の塑性変
形性によって膨張収縮に伴う機械的ストレスを吸収する
ことができる。
As described above, when thermal stress is applied to the mounting structure 46 of the BGA / IC according to the environmental test or actual operation, each connection terminal is expanded and contracted due to a difference in thermal expansion coefficient between the BGA / IC 31 and the mounting board 40. 45 is subjected to mechanical stress. Here, since the connection terminal 45 is formed of a solder material that is easily plastically deformed, mechanical stress accompanying expansion and contraction can be absorbed by the plastic deformability of the solder material.

【0035】ところで、前記した環境試験や実際の稼動
に伴って熱ストレスがBGA・ICの実装構造体46に
加わると、気密封止体30は外周辺部が実装基板40か
ら離れるように反りを発生し、図6(b)に示されてい
るように、BGA・ICが実装基板に全て接続端子45
によって機械的かつ電気的に接続されたBGA・ICの
実装構造体47においては外周辺部の接続端子45にお
いて破断部48が発生する場合がある。
When a thermal stress is applied to the mounting structure 46 of the BGA / IC according to the above-described environmental test or actual operation, the hermetic sealing body 30 warps so that the outer peripheral portion is separated from the mounting substrate 40. As shown in FIG. 6B, all the BGA ICs are connected to the mounting substrate 45 as shown in FIG.
In the mounting structure 47 of the BGA / IC mechanically and electrically connected by the above, a broken portion 48 may be generated at the connection terminal 45 in the outer peripheral portion.

【0036】すなわち、塑性変形し易い半田材料によっ
て形成された接続端子45は熱膨張係数差による機械的
ストレスを吸収することができるが、図6(b)に示さ
れているように、反りが発生した場合においては、接続
端子45の塑性変形限界を越えてしまうため、接続端子
45に破断部48が発生してしまう。
That is, the connection terminal 45 formed of a solder material that is easily plastically deformed can absorb mechanical stress due to a difference in thermal expansion coefficient. However, as shown in FIG. When this occurs, since the plastic deformation limit of the connection terminal 45 is exceeded, a break 48 is generated in the connection terminal 45.

【0037】これに対して、本実施形態に係るBGA・
ICの実装構造体46においては、気密封止体30の外
周辺部に配置された各ピン18が実装基板40の各スル
ーホール42に半田付け部44によって半田付けされて
いるため、気密封止体30の外周辺部が実装基板40か
ら離れる反りの発生は防止される。すなわち、各ピン1
8はスルーホール42に半田付け部44によってアンカ
ーされた状態になっているため、気密封止体30の反り
の変形は防止されることになる。ここで、半田付け部4
4が実装基板40の下面側に形成されている場合には強
固にアンカーされるため、反りはより一層確実に防止さ
れる。
On the other hand, the BGA according to the present embodiment
In the IC mounting structure 46, the pins 18 arranged on the outer periphery of the hermetic sealing body 30 are soldered to the through holes 42 of the mounting board 40 by the soldering portions 44, so that the hermetic sealing is performed. Warpage in which the outer peripheral portion of the body 30 separates from the mounting board 40 is prevented. That is, each pin 1
8 is anchored to the through-hole 42 by the soldering portion 44, so that the warp deformation of the hermetic sealing body 30 is prevented. Here, the soldering part 4
In the case where 4 is formed on the lower surface side of the mounting substrate 40, the anchor is firmly anchored, so that warpage is more reliably prevented.

【0038】万一、気密封止体30の外周辺部が反った
としても、各ピン18はスルーホール42に対して摺動
断線するため、各ピン18の半田付け部44に破断によ
る不良が発生することは防止することができる。
Even if the outer peripheral portion of the hermetically sealed body 30 is warped, the pins 18 slide and break with respect to the through-holes 42, so that the soldering portions 44 of the pins 18 have defects due to breakage. This can be prevented.

【0039】前記実施形態によれば、次の効果が得られ
る。
According to the above embodiment, the following effects can be obtained.

【0040】1) BGAの封止体の外周辺部に半田バン
プとは別にピンを配設することにより、BGA・ICが
実装基板に実装された実装構造体において、実装構造体
の環境試験時や稼働時の熱ストレスに伴って封止体が反
るのを防止することができるため、周辺部の外部端子に
おいて破断による断線不良が発生するのを防止すること
ができる。
1) By disposing pins separately from the solder bumps on the outer peripheral portion of the BGA sealing body, a mounting structure in which the BGA / IC is mounted on a mounting board can be used for an environmental test of the mounting structure. In addition, since the sealing body can be prevented from warping due to thermal stress during operation or during operation, it is possible to prevent the occurrence of disconnection failure due to breakage in the external terminals in the peripheral portion.

【0041】2) 万一、気密封止体に反りが発生したと
しても、ピンはスルーホールに対して摺動することによ
り、スルーホールとの接触は維持することができるた
め、断線不良が発生するのを防止することができる。
2) Even if a warp occurs in the hermetic sealing body, the pin slides in the through hole, so that the contact with the through hole can be maintained. Can be prevented.

【0042】3) 前記1)、2)により、BGA・ICが実
装基板に実装された実装構造体の品質および信頼性を高
めることができるとともに、寿命を延ばすことができ
る。
3) According to the above 1) and 2), the quality and reliability of the mounting structure in which the BGA / IC is mounted on the mounting substrate can be improved, and the life can be extended.

【0043】4) ピンの長さLをL>(H+D)に設定
することにより、ピンをスルーホールに強固にアンカー
させることができるため、封止体の反りの発生をより一
層確実に防止することができる。
4) By setting the length L of the pins to be L> (H + D), the pins can be firmly anchored in the through holes, so that the warpage of the sealing body can be prevented more reliably. be able to.

【0044】5) ピンにグランド端子および電源端子を
電気的に接続することにより、接触面積が大きく電気的
抵抗が小さいため比較的大電流を流すことができる。
5) By electrically connecting the ground terminal and the power supply terminal to the pin, a relatively large current can flow since the contact area is large and the electric resistance is small.

【0045】図7は本発明の実施形態であるBGA・I
Cを示している。
FIG. 7 shows a BGA · I according to an embodiment of the present invention.
C is shown.

【0046】本実施形態が前記実施形態と異なる点は、
ピン18が気密封止体30の中間部にも配設されている
点である。
This embodiment is different from the above embodiment in that
The point is that the pin 18 is also provided at the intermediate portion of the hermetic sealing body 30.

【0047】本実施形態に係るBGA・IC31Aにお
いては、ピン18が気密封止体30の中間部にも配設さ
れているため、気密封止体30の外周辺部が実装基板か
ら離れる反りの発生を確実に防止することができるとと
もに、中央部が実装基板から離れる反りの発生も防止す
ることができる。
In the BGA IC 31A according to the present embodiment, since the pins 18 are also provided at the intermediate portion of the hermetic seal 30, the outer peripheral portion of the hermetic seal 30 is warped away from the mounting substrate. Generation can be reliably prevented, and warpage in which the central portion separates from the mounting substrate can also be prevented.

【0048】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0049】例えば、ピンは封止体に環状に配設するに
限らず、四隅や他の場所に分散配置してもよい。
For example, the pins are not limited to being disposed annularly in the sealing body, but may be disposed at four corners or other places.

【0050】ベースとペレットとの電気的接続は、ワイ
ヤボンディング法を使用するに限らず、フリップ・チッ
プ法やテープ・オートメイテッド・ボンディング(TA
B)法等の一括ボンディング(ギャングボンディング)
法を使用してもよい。
The electrical connection between the base and the pellet is not limited to the wire bonding method, but may be a flip chip method or a tape automated bonding (TA).
B) Batch bonding (gang bonding) such as method
A method may be used.

【0051】ペレットや内部端子およびワイヤ等を封止
する封止体は、気密封止体に限らず樹脂封止体であって
もよい。
The sealing body for sealing the pellets, internal terminals, wires and the like is not limited to a hermetic sealing body but may be a resin sealing body.

【0052】ピンおよび半田バンプは封止体にペレット
がボンディングされる前に突設するに限らず、封止体に
ペレットがボンディングされた後に突設してもよい。
The pins and the solder bumps are not limited to projecting before the pellet is bonded to the sealing body, but may be projecting after the pellet is bonded to the sealing body.

【0053】ペレットや封止体および実装基板の形状は
正方形に限らず、長方形等に形成してもよい。
The shape of the pellet, the sealing body and the mounting substrate is not limited to a square, but may be a rectangle or the like.

【0054】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるCPU
やMPUが作り込まれたICに適用した場合について説
明したが、それに限定されるものではなく、システムL
SIや論理回路等が作り込まれた半導体装置全般に適用
することができる。
In the above description, the CPU, which is a field of application in which the invention made mainly by the present inventor is the background, has been described.
And the case where the present invention is applied to an IC in which an MPU is built has been described. However, the present invention is not limited to this.
The present invention can be applied to all semiconductor devices in which an SI, a logic circuit, and the like are built.

【0055】[0055]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0056】封止体の外周辺部に半田バンプとは別にピ
ンを配設することにより、半導体装置の実装構造体の環
境試験時や稼働時の熱ストレスに伴って封止体が反るの
を防止することができるため、周辺部の外部端子に断線
不良が発生するのを防止することができる。
By disposing pins separately from the solder bumps on the outer periphery of the sealing body, the sealing body warps due to thermal stress during an environmental test or operation of the mounting structure of the semiconductor device. Therefore, it is possible to prevent the occurrence of disconnection failure in the external terminals in the peripheral portion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるBGA・ICを示し
ており、(a)は上半分が一部切断平面図で下半分が底
面図、(b)は正面断面図である。
1A and 1B show a BGA IC according to an embodiment of the present invention, in which FIG. 1A is a partially cut plan view of an upper half, a bottom view is a lower half, and FIG.

【図2】本発明の一実施形態であるBGA・ICの製造
方法に使用されるベースを示しており、(a)は上半分
が平面図で下半分が底面図であり、(b)は正面断面図
である。
FIGS. 2A and 2B show a base used in a method of manufacturing a BGA IC according to an embodiment of the present invention, wherein FIG. 2A is a plan view of an upper half and a bottom view of a lower half, and FIG. It is a front sectional view.

【図3】同じくピンおよび半田バンプの接続後のベース
を示しており、(a)は上半分が平面図で下半分が底面
図、(b)は正面断面図である。
3A and 3B show a base after connection of pins and solder bumps, wherein FIG. 3A is a plan view of an upper half, a bottom view is a lower half, and FIG.

【図4】(a)、(b)、(c)はピンの接続工程を示
す各拡大部分断面図で、(d)、(e)、(f)は半田
バンプの接続工程を示す各拡大部分断面図である。
FIGS. 4A, 4B, and 4C are enlarged partial cross-sectional views showing a step of connecting a pin, and FIGS. 4D, 4E, and 4F are enlarged views showing a step of connecting a solder bump; FIGS. It is a partial sectional view.

【図5】ワイヤボンディング後を示しており、(a)は
上半分が平面図で下半分が底面図、(b)は正面断面図
である。
5A and 5B show a state after wire bonding, in which FIG. 5A is a plan view of an upper half, a bottom view is a lower half, and FIG.

【図6】BGA・ICの実装構造体の各正面断面図であ
り、(a)は本発明の一実施形態を示し、(b)は比較
例を示している。
FIGS. 6A and 6B are front cross-sectional views of a mounting structure of a BGA / IC, wherein FIG. 6A shows an embodiment of the present invention and FIG. 6B shows a comparative example.

【図7】本発明の他の実施形態であるBGA・ICを示
しており、(a)は上半分が一部切断平面図で下半分が
底面図、(b)は正面断面図である。
7A and 7B show a BGA-IC according to another embodiment of the present invention, wherein FIG. 7A is a partially cutaway plan view of an upper half, a bottom view of a lower half, and FIG.

【符号の説明】[Explanation of symbols]

11…ベース、12…キャビティー、13…ボンディン
グ床、14…内部端子、15…ピン用外部端子、16…
バンプ用外部端子、17…電気配線、18…ピン、18
a…鍔部、19…銀蝋付け部、20…金被膜、21…半
田バンプ、22…半田ボール、23…フラックス、24
…組立体、25…ボンディング層、26…ペレット、2
7…電極パッド、28…ワイヤ、29…キャップ、30
…気密封止体(封止体)、31、31A…BGA・IC
(半導体装置)、40…実装基板、41…基板本体、4
2…スルーホール、43…ランド、44…半田付け部、
45…接続端子、46…BGA・ICの実装構造体(半
導体装置の実装構造体)、47…BGA・ICの実装構
造体、48…破断部。
11 ... base, 12 ... cavity, 13 ... bonding floor, 14 ... internal terminal, 15 ... pin external terminal, 16 ...
External terminals for bumps, 17: electrical wiring, 18: pins, 18
a: flange portion, 19: silver brazing portion, 20: gold coating, 21: solder bump, 22: solder ball, 23: flux, 24
... assembly, 25 ... bonding layer, 26 ... pellet, 2
7 ... electrode pad, 28 ... wire, 29 ... cap, 30
... hermetically sealed body (sealed body), 31, 31A ... BGA / IC
(Semiconductor device), 40: mounting board, 41: board body, 4
2: Through hole, 43: Land, 44: Soldering part,
45: connection terminal; 46, BGA / IC mounting structure (semiconductor device mounting structure); 47, BGA / IC mounting structure;

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体ペレットが封止された四角形平盤
形状の封止体の一主面に外部端子群が配置されており、
各外部端子に半田バンプがそれぞれ突設されている半導
体装置において、前記封止体の前記一主面に複数本のピ
ンが互いに離れた位置に突設されていることを特徴とす
る半導体装置。
An external terminal group is arranged on one main surface of a rectangular flat plate-shaped sealing body in which a semiconductor pellet is sealed,
In a semiconductor device in which solder bumps are provided on each external terminal, a plurality of pins are provided on the one main surface of the sealing body at positions separated from each other.
【請求項2】 前記ピンの長さは前記半田バンプの高さ
以上に設定されていることを特徴とする請求項1に記載
の半導体装置。
2. The semiconductor device according to claim 1, wherein a length of said pin is set to be equal to or greater than a height of said solder bump.
【請求項3】 前記複数本のピンが前記封止体の一主面
の外周辺部に配置されていることを特徴とする請求項1
または2に記載の半導体装置。
3. The device according to claim 1, wherein the plurality of pins are arranged on an outer peripheral portion of one main surface of the sealing body.
Or the semiconductor device according to 2.
【請求項4】 前記複数本のピンが前記封止体の一主面
の中間部に配置されていることを特徴とする請求項1ま
たは2に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the plurality of pins are arranged at an intermediate portion of one main surface of the sealing body.
【請求項5】 前記半導体ペレットのグランド端子およ
び/または電源端子が前記複数本のピンのいずれかに電
気的に接続されていることを特徴とする請求項1、2、
3または4に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein a ground terminal and / or a power supply terminal of the semiconductor pellet is electrically connected to one of the plurality of pins.
5. The semiconductor device according to 3 or 4.
【請求項6】 半導体ペレットが封止された四角形平盤
形状の封止体の一主面に外部端子群が配置されており、
各外部端子に半田バンプがそれぞれ突設されている半導
体装置の製造方法において、前記封止体の前記一主面に
複数本のピンが互いに離れた位置に突設される工程を備
えていることを特徴とする半導体装置の製造方法。
6. An external terminal group is arranged on one main surface of a rectangular flat plate-shaped sealing body in which a semiconductor pellet is sealed,
A method of manufacturing a semiconductor device in which solder bumps are respectively provided on external terminals, the method further comprising a step of projecting a plurality of pins on the one main surface of the sealing body at positions separated from each other. A method for manufacturing a semiconductor device, comprising:
【請求項7】 前記半田バンプ群が前記外部端子群に突
設される前に、前記複数本のピンが前記封止体の一主面
に突設されることを特徴とする請求項6に記載の半導体
装置の製造方法。
7. The method according to claim 6, wherein the plurality of pins are provided on one main surface of the sealing body before the solder bump group is provided on the external terminal group. The manufacturing method of the semiconductor device described in the above.
【請求項8】 前記複数本のピンが前記封止体の一主面
に形成された外部端子のそれぞれに突き当てられて鑞付
けされることを特徴とする請求項6または7に記載の半
導体装置の製造方法。
8. The semiconductor according to claim 6, wherein the plurality of pins abut against each of the external terminals formed on one main surface of the sealing body and are brazed. Device manufacturing method.
【請求項9】 前記封止体に前記半導体ペレットがボン
ディングされる前に、前記複数本のピンおよび前記半田
バンプが前記封止体の一主面に突設されることを特徴と
する請求項6、7または8に記載の半導体装置の製造方
法。
9. The semiconductor device according to claim 1, wherein the plurality of pins and the solder bumps are provided on one main surface of the sealing body before the semiconductor pellet is bonded to the sealing body. 9. The method for manufacturing a semiconductor device according to 6, 7, or 8.
【請求項10】 前記封止体に前記半導体ペレットがボ
ンディングされた後に、前記複数本のピンおよび前記半
田バンプが前記封止体の一主面に突設されることを特徴
とする請求項6、7または8に記載の半導体装置の製造
方法。
10. The semiconductor device according to claim 6, wherein the plurality of pins and the solder bumps are provided on one main surface of the sealing body after the semiconductor pellet is bonded to the sealing body. 9. The method for manufacturing a semiconductor device according to claim 7, 7 or 8.
JP21683199A 1999-07-30 1999-07-30 Semiconductor device and manufacture thereof Pending JP2001044326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21683199A JP2001044326A (en) 1999-07-30 1999-07-30 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21683199A JP2001044326A (en) 1999-07-30 1999-07-30 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001044326A true JP2001044326A (en) 2001-02-16

Family

ID=16694587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21683199A Pending JP2001044326A (en) 1999-07-30 1999-07-30 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001044326A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143796A (en) * 2015-02-03 2016-08-08 日本特殊陶業株式会社 Electrostatic chuck
WO2018017222A1 (en) * 2016-07-18 2018-01-25 Intel Corporation Ball grid array (bga) with anchoring pins
US10137518B2 (en) 2015-02-27 2018-11-27 Fujitsu Limited Semiconductor package, electronic device, and solder mounting method
CN117038646A (en) * 2023-10-08 2023-11-10 之江实验室 Ceramic packaging structure and design method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143796A (en) * 2015-02-03 2016-08-08 日本特殊陶業株式会社 Electrostatic chuck
US10137518B2 (en) 2015-02-27 2018-11-27 Fujitsu Limited Semiconductor package, electronic device, and solder mounting method
WO2018017222A1 (en) * 2016-07-18 2018-01-25 Intel Corporation Ball grid array (bga) with anchoring pins
US9953909B2 (en) 2016-07-18 2018-04-24 Intel Corporation Ball grid array (BGA) with anchoring pins
CN117038646A (en) * 2023-10-08 2023-11-10 之江实验室 Ceramic packaging structure and design method thereof
CN117038646B (en) * 2023-10-08 2024-01-26 之江实验室 Ceramic packaging structure and design method thereof

Similar Documents

Publication Publication Date Title
US6313521B1 (en) Semiconductor device and method of manufacturing the same
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
JP2738568B2 (en) Semiconductor chip module
JP3228339B2 (en) Semiconductor device and method of manufacturing the same
JP4777692B2 (en) Semiconductor device
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
JP2001044326A (en) Semiconductor device and manufacture thereof
JPWO2004030075A1 (en) Manufacturing method of semiconductor device
JP4038021B2 (en) Manufacturing method of semiconductor device
KR100192758B1 (en) Method of manufacturing semiconductor package and structure of the same
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JPH0964080A (en) Semiconductor device and method of manufacturing it
JPH10261735A (en) Semiconductor device and its manufacture
KR20030012994A (en) Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package
KR100737217B1 (en) Substrateless flip chip package and fabricating method thereof
JP3311867B2 (en) Ball grid array type semiconductor device and manufacturing method thereof
KR960000221B1 (en) Semiconductor package
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100771860B1 (en) Semiconductor package module without a solder ball and manufacturing method the same
JP3127948B2 (en) Semiconductor package and mounting method thereof
JPH09298253A (en) Semiconductor device and mounting structure thereof
JP2003017624A (en) Semiconductor device