JP3037903B2

JP3037903B2 - 圧電トランス式電力変換装置及びその駆動方法

Info

Publication number: JP3037903B2
Application number: JP8304683A
Authority: JP
Inventors: 徹阿部
Original assignee: 日立金属株式会社
Priority date: 1996-01-11
Filing date: 1996-11-15
Publication date: 2000-05-08
Anticipated expiration: 2016-11-15
Also published as: JPH09252583A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば液晶ディス
プレイのバックライトインバータやＤＣ−ＤＣコンバー
タに用いられる圧電トランス式電力変換装置に関する。

【０００２】

【従来の技術】一般に、液晶ディスプレイにあっては液
晶自身が発光しないことから液晶表示体の背面や側面に
冷陰極管等の放電管を配置するバックライト方式が主流
となっている。この放電管を駆動するためには、それ自
体の長さや直径にもよるが数１００ボルト以上の交流高
電圧が要求される。この交流高電圧を発生させる方法と
して、圧電トランスを用いた放電管の点弧および作動装
置が特開昭５２−１１３５７８号公報に示されている。
また、圧電トランスの共振特性を利用して、その駆動部
の周波数を制御することにより、出力電圧の調整が可能
であることが昭和６０年電気学会全国大会講演論文集論
文番号４５４「電圧−周波数変換器を用いた磁器変圧器
定電圧装置」に示されている。

【０００３】ここで、圧電トランスの一例として、１９
５６年に米国のＣ．Ａ．Ｒｏｓｅｎが発表したローゼン
型圧電トランスを図９に示す。図９を参照してこのロー
ゼン型圧電トランスの構造を説明すると、板状の圧電セ
ラミックス素子２は例えばチタン酸ジルコン酸鉛系（Ｐ
ＺＴ）よりなり、このセラミック素子の図中左半分の駆
動部の上下面に例えば銀焼付けなどにより設けられた入
力電極４、５の対を形成し、右側端面にも同様な方法で
出力電極６を形成する。そして、セラミック素子２の左
半分の駆動部は厚み方向に、右半分の発電部は長手方向
に予め分極処理を行っておく。

【０００４】このように形成された圧電トランスにおい
て、入力電極４、５間に交流電圧源８よりセラミック素
子２の長さ方向の固有共振周波数とほぼ同じ周波数の交
流電圧を印加するとこのセラミック素子２は長手方向に
強い機械振動を生じ、これにより右半分の発電部では圧
電効果により電荷が発生し、出力電極６と入力電極の一
方、例えば入力電極５との間に出力電圧Ｖ_Oが生ずる。

【０００５】圧電トランスを使った従来の電力変換装置
の回路例を図１０に示す。この回路ではＭＯＳＦＥＴ２
０が圧電トランス５０の共振周波数近傍の周波数でオン
オフ駆動されており、インダクタ３０のインダクタンス
Ｌ₁とＭＯＳＦＥＴ２０の出力静電容量Ｃ_OS、圧電トラ
ンス５０の入力静電容量Ｃ₀₁による共振により、圧電ト
ランス５０の励振電圧Ｖ₃は図１１に示すように半波正
弦波状となる。圧電トランス５０は励振電圧Ｖ₃により
励振され、出力電圧Ｖ_Oを冷陰極管などの負荷６０に印
加する。入力電圧Ｖ₁が変動しても負荷６０を流れる出
力電流Ｉ_Oを一定に制御するため、検出部７０によりＩ_O
を検出し、Ｉ_Oが一定になるように駆動周波数を発振周
波数可変部８０で制御して、駆動部１０によりＭＯＳＦ
ＥＴ２０をオンオフ駆動している。

【０００６】一般に電子機器内の給電直流電圧には変動
幅がある。特に携帯型のパーソナルコンピュータなどで
は、商用交流電源からアダプタを介して給電される場合
と内蔵電池で給電される場合では、給電直流電圧が異な
るため、電力変換装置の入力電圧は広範囲となる。ま
た、一般に電子部品の寿命は周囲温度が高いほど短くな
ることから、電子機器内の温度上昇を低くする必要があ
る。携帯型電子機器では小型化により熱の放散スペース
が限られているため、極力機器内部での損失を抑えなけ
ればならない。また、内蔵電池の動作時間を長くするた
めに、電子機器内の電力変換部では高効率が要求されて
いる。このように電子機器内で使われる電力変換装置で
は広範囲の入力電圧で低損失・高効率動作するものが望
まれている。

【０００７】図１０に示す従来例では、入力電圧が変動
しても、駆動周波数を変化させて圧電トランスの昇圧比
を制御することにより出力電圧Ｖ_Oを一定に保ってい
る。ところが入力電圧が高くなると、図１１に示すよう
にインダクタ３０への印加電圧ＶLは入力電圧Ｖ1に比例
して増大し、圧電トランス５０の励振電圧Ｖ₃も大きく
なる。このため、インダクタ３０の鉄損と圧電トランス
５０の誘電体損が増大する。さらに、出力を一定に保つ
ため、電力変換回路内に流入した電力の一部は入力電源
側に回生されるため、この回生電流による損失がインダ
クタ３０やＭＯＳＦＥＴ２０で生じる。このため、出力
を一定とした場合、入力電圧の低い時は低損失・高効率
動作となるが、入力電圧が高くなるに従い、損失が増大
して効率が低下して行く。

【０００８】また、圧電トランスは特開昭５２−１１３
５７８号公報の第８図に示されているように、比較的狭
い領域で高効率が得られるものであり、この領域を実使
用負荷領域としている。また、この領域は圧電トランス
の形状で異なる。図１２は図１０に示す従来例の一定入
力電圧における負荷抵抗と効率の関係を示したものであ
る。この例の圧電トランスは長さ２０．４ｍｍ、幅４．
７ｍｍ、厚さ１．３ｍｍの１９層の積層型圧電トランス
である。図１２から負荷抵抗が１０ｋΩから８００ｋΩ
の領域では高い効率が得られており、この領域を実使用
負荷領域としているが、負荷抵抗が１ＭΩ以上の領域
や、数ｋΩ以下の領域では効率が著しく低下しており、
このような領域で長時間使用すると損失が熱となり圧電
トランス素子が破損する問題点があった。

【０００９】

【発明が解決しようとする課題】携帯型電子機器におい
ては、前述したように給電直流電圧が異なるため、電力
変換装置の入力電圧は広範囲となる。また、寿命を長く
するため内部の温度上昇を低くする必要があり、さらに
内蔵電池の動作時間を長くするためにも、電子機器内の
電力変換部では低損失・高効率が要求されているが、従
来の圧電トランス式電力変換装置では広範囲の入力電圧
では十分な低損失・高効率動作が得られなかった。さら
に実使用負荷領域から外れた負荷で長時間使用すると圧
電トランス素子が破損することがあった。

【００１０】本発明は、以上のような問題点に着目し、
これを有効に解決すべく創案されたものである。本発明
の課題は、広範囲の入力電圧で低損失・高効率動作を行
い、負荷が実使用負荷領域から外れた場合でも圧電トラ
ンス素子の破損を防止できる圧電トランス式電力変換装
置及びその駆動方法を提供することである。

【００１１】

【課題を解決するための手段】本発明は、前記問題点を
解決するために、第一のスイッチ手段と直列接続するイ
ンダクタ素子と、前記インダクタ素子または前記スイッ
チ手段のうちの少なくとも１つと並列接続される圧電ト
ランスと、前記圧電トランスの出力電圧または出力電流
のうちの少なくとも１つを検出する検出手段と、前記検
出手段の検出結果に基づいて発振周波数を可変する発振
周波数可変手段と、前記発振周波数可変手段からの周波
数に基づいて前記第一のスイッチ手段を駆動する駆動手
段と、前記インダクタ素子への印加電圧時間積を制御す
る第二のスイッチ手段と、前記発振周波数可変手段から
の周波数に基づいて前記第二のスイッチ手段を駆動し、
入力電圧が高くなるに応じて前記第一のスイッチ手段の
オン期間前に前記第二のスイッチ手段をターンオフさせ
第二のスイッチ手段のオン時比率を小さくし前記インダ
クタ素子への印加電圧時間積の増加を抑制する時比率制
御・駆動手段と、前記第二のスイッチ手段のオフ期間に
前記インダクタ素子の電流を流す整流器とを備えている
ことを特徴とする圧電トランス式電力変換装置である。

【００１２】さらに、前記第一のスイッチ手段の電流、
前記第二のスイッチ手段の電流、前記整流器の電流、前
記インダクタ素子の電流、前記圧電トランスの入力電
流、前記圧電トランスの出力電流、のいずれかが規定値
を越えた場合に前記駆動手段、または前記時比率制御・
駆動手段のオン時比率を低下させる保護手段を備えたこ
とを特徴とする前述の圧電トランス式電力変換装置であ
る。さらに、本発明は上記した圧電トランス式電力変換
装置の駆動方法であって、入力電圧が高くなるに応じて
前記第一のスイッチ手段のオン期間前に前記第二のスイ
ッチ手段をターンオフさせて第二のスイッチ手段のオン
時比率を小さくし、前記インダクタ素子への印加電圧時
間積の増加を抑制するようにしたことを特徴とする圧電
トランス式電力変換装置の駆動方法である。

【００１３】本発明は以上のように構成したので、入力
電圧が高くなるに従い、第二のスイッチ手段のオン時比
率が小さくなるように制御することができるため、イン
ダクタ素子への印加電圧時間積の増加が抑制され、圧電
トランスの励振電圧の増分も抑制される。さらに出力の
検出手段の結果に基づいて、第一のスイッチ手段を駆動
する発振周波数が調整されるため、設定した出力が得ら
れるように制御される。最も効率の高い入力電圧最低時
に対しての高入力電圧時の効率低下は抑制されており、
広範囲の入力電圧にわたって低損失・高効率動作を行う
ことができる。

【００１４】また、第一のスイッチ手段の電流、第二の
スイッチ手段の電流、整流器の電流、インダクタ素子の
電流、前記圧電トランスの入力電流、出力電流、これら
の電流は負荷が実使用負荷領域から外れた場合、実使用
負荷領域での状態より大きくなる。この特性を用い、負
荷が使用負荷抵抗領域から外れた状態を検出し、この時
に第一または第二のスイッチ手段のオン時比率を低下さ
せることにより、その多くが圧電トランスの損失となる
入力電力の増大を防ぐことができる。したがって、圧電
トランスの損失増大を防止して、圧電トランス素子の破
損を回避できる。

【００１５】

【発明の実施の形態】以下本発明の実施例を図を用いて
説明する。（実施例１）図１は本発明に係る圧電トランス式電力変
換装置の第一の実施例を示す回路図であり、図２は図１
の回路図の各部の波形を示したものである。以下、本実
施例について説明する。図１の回路構成は従来例の図１
０の回路に加えて、ＭＯＳＦＥＴ２１、環流ダイオード
４０、時比率制御・駆動部１５が新たに設けられてい
る。図１では、ＭＯＳＦＥＴ２１にＰチャンネルを用い
ており、この場合、ＮチャンネルであるＭＯＳＦＥＴ２
０とは反対でソース端子に対してゲート端子が負電位の
時にオン状態となる。この回路では入力電圧Ｖ₁が高く
なるに従い、ＭＯＳＦＥＴ２１のオン時比率Ｄ２を小さ
くするように時比率制御・駆動部１５は作動する。ＭＯ
ＳＦＥＴ２１の駆動周期はＭＯＳＦＥＴ２０の駆動周期
と同期するように、発振周波数可変部８０の発振周波数
を時比率制御・駆動部１５に入力している。ＭＯＳＦＥ
Ｔ２１のターンオフは図２に示す期間Ｔ₁（励振電圧Ｖ₃
が最大となる時刻ｔ₁からＭＯＳＦＥＴ２０がターンオ
ンする時刻ｔ₂まで）内に行われるのが望ましい。入力
電圧Ｖ₁が低いときにはＭＯＳＦＥＴ２１が常時オンで
あるため、従来例の図１０の回路と同様の動作である
が、入力電圧Ｖ₁が高くなると、ＭＯＳＦＥＴ２１オフ
の期間が現れる。この作用によりインダクタ３０に印加
される電圧時間積（図２の斜線部）の増加は抑えられる
ため、インダクタ３０の鉄損増分は小さい。また、圧電
トランス５０の励振電圧Ｖ₃の振幅の増分も従来に比べ
て小さいため、圧電トランス５０の誘電体損の増加も少
ない。さらに、インダクタ３０に蓄えられるエネルギー
増分も小さいため、過剰なエネルギー分の回生が減少
し、回生電流によるインダクタ３０、ＭＯＳＦＥＴ２０
の損失が小さくなる。

【００１６】（実施例２）図３は本発明に係る圧電トラ
ンス式電力変換装置の第二の実施例を示す回路図であ
り、図４は図３の回路図の各部の波形を示したものであ
る。本実施例と前述の第一の実施例の差異は、ＭＯＳＦ
ＥＴ２０のオン時比率を入力電圧Ｖ₁に応じて制御する
ように駆動部１０が作動することである。入力電圧Ｖ₁
が高くなるに従い、ＭＯＳＦＥＴ２０のオン時比率Ｄ１
を僅かに減少させて、さらに効率の改善を図った。表１
は、図１０に示す従来例と図１に示す本発明の第一の実
施例と図３に示す本発明の第二の実施例の特性を比較し
たものである。ここで用いた圧電トランスは長さ２０．
４ｍｍ、幅４．７ｍｍ、厚さ１．３ｍｍの１９層の積層
型圧電トランスである。入力電圧７Ｖでは、従来例と本
実施例に損失、効率でほとんど差異は生じていない。僅
かに本実施例の損失が多いが、これはＭＯＳＦＥＴ２１
のオン抵抗による損失による増加分である。これに対し
て入力電圧１４Ｖでは、従来例と本実施例に大きな差異
が生じている。従来例では入力電圧７Ｖに比べて損失が
約３倍にまで増大して効率が大きく低下しているのに対
し、第一の実施例では入力電圧７Ｖに比べて損失が約３
３％増大しているに過ぎず、さらに第二の実施例での損
失増大分は僅か２０ｍＷに過ぎず、効率も７９．６％で
あり、電力変換装置として十分な高効率を達成できた。
さらに本実施例では、励振電圧Ｖ３の振幅のピーク値Ｖ
_3Pが低くなっているため、ＭＯＳＦＥＴ２０はドレイン
電圧定格の低い、別の言い方をすればオン抵抗損失の小
さいものを選択することができた。また、発振周波数の
変化幅も小さくすることができた。ここで、本発明にお
いて、入力電圧Ｖ₁に関して、圧電トランスおよびその
駆動回路の設計条件で変わるが、実用上の一例としてＶ
₁の低い時とは１０Ｖ以下、Ｖ₁の高い時とは１０Ｖを越
える場合をいう。

【００１７】

【表１】

【００１８】（実施例３）図５は本発明の第三の実施例
を示すものである。第一の実施例と異なる点は、インダ
クタ３０の代わりに１次巻線３６と２次巻線３７を有す
る電磁トランス３５を使い、この昇圧比で圧電トランス
５０の昇圧比不足を補っている点と、第二のスイッチ手
段として接合型トランジスタ２５を用いている点であ
る。ここで破線で示されているダイオード２６は必ずし
も必須の部品ではなく、接合型トランジスタ２５のオフ
期間の設け方によっては、不要の場合もある。この例で
も前述の第一の実施例と同様に、入力電圧Ｖ₁が高くな
るに従い、接合型トランジスタ２５のオン期間を狭くす
るように時比率制御・駆動部１５は作動する。接合型ト
ランジスタ２５の駆動周期はＭＯＳＦＥＴ２０の駆動周
期と同期するように、発振周波数可変部８０の発振周波
数を時比率制御・駆動部１５に入力している。よって、
入力電圧が高くなっても電磁トランス３５に印加される
電圧時間積の増加は抑制され、電磁トランス３５の鉄損
の増分は小さい。また、圧電トランス５０の励振電圧Ｖ
₃の振幅の増分も抑制されているため、圧電トランス５
０の誘電体損の増加も小さい。

【００１９】（実施例４）図６は本発明の第四の実施例
を示すものである。ここで破線で示してある電流検出部
９２、９３、９４、９５、９６は全部必要とするもので
はなく、どれか一つ以上あれば良いものである。前述し
たように圧電トランスは比較的狭い範囲で高効率が得ら
れ、この領域を使用負荷領域としている。例えば長さ２
０．４ｍｍ、幅４．７ｍｍ、厚さ１．３ｍｍの１９層の
積層型圧電トランスでは、負荷抵抗が１０ｋΩから８０
０ｋΩの領域である。負荷６０が実使用負荷領域から外
れたことを検出する方法として、電流検出部９２、９
３、９４、９５、９６、７０の設けられた各部の電流の
ピーク値を捉える方法がある。例えばＭＯＳＦＥＴ２０
を流れる電流Ｉ_Dの場合、図７に示すように実使用負荷
領域のＩ_D波形と実使用負荷領域から外れた場合のＩ_D波
形は異なる。ピーク値Ｉ_DPで比較すると実使用負荷領域
から外れた場合の方が大きくなる。したがって、本実施
例ではオン時比率低下回路９０内で予め設定した値と電
流検出部９５で検出したＩ_DPを比較し、設定値よりＩ_DP
が大きくなった時には負荷６０が実使用負荷領域を外れ
たものと判断し、オン時比率低下回路９０は駆動部１０
のオン駆動パルス幅を減少させ、ＭＯＳＦＥＴ２０のオ
ン時比率Ｄ１を低下させている。ＭＯＳＦＥＴ２０のオ
ン時比率Ｄ１が低下すると、圧電トランス５０の励振レ
ベルは低下する。以上の動作により、圧電トランス５０
の損失増大を防いで圧電トランス素子の破損を回避して
いる。この方法は他の電流検出部９２、９３、９４、９
６、７０でも同様に可能である。本実施例では、図中の
破線で示してある電流検出部のいずれか一つを使えば、
負荷６０が実使用負荷領域から外れたことを検出でき、
圧電トランス５０の損失増大を防いで圧電トランス素子
の破損を回避できた。特に、圧電トランスの出力側が断
線した場合、圧電トランスから見た負荷は無限大となり
高電圧を発生するが、断線しているため直接その高電圧
を検出することは困難である。しかし、本実施例では電
流検出部９２、９３、９４、９５、９６が圧電トランス
の駆動部側にあるので、出力断線でも異常を検出して圧
電トランス素子の破損を回避できる。

【００２０】（実施例５）図８は本発明の第五の実施例
を示すものである。この実施例はほぼ前記の第四実施例
と同様であるが、圧電トランス５０の励振電圧レベルを
低下させる方法として、ＭＯＳＦＥＴ２１のオン時比率
Ｄ２を低下させる方法を用いている。本実施例でも第四
の実施例と同じく、負荷６０が実使用負荷領域を外れた
場合でも、圧電トランス素子の破損は生じなかった。

【００２１】なお、本発明において、オン時比率の低下
とは、オン時比率ゼロである発振停止をも含むものであ
る。

【００２２】

【発明の効果】本発明によれば、入力電圧が高くなって
も、インダクタ素子への印加電圧や圧電トランスの励振
電圧の増分が抑制されるため、高入力時の効率低下が改
善される。また、負荷が実使用負荷領域から外れた状態
では第一または第二のスイッチ手段のオン時比率を低下
させて、圧電トランス素子の破損を回避できる。よっ
て、他の電力変換装置を上回る効率が広範囲の入力電圧
で得られるとともに、圧電トランスの破損の危険性が大
幅に低下する。さらに、第一のスイッチ手段に印加され
る電圧が低減されるため、オン抵抗損失の小さいスイッ
チ手段を選択できる。

【図面の簡単な説明】

【図１】本発明に係る圧電トランス式電力変換装置の第
一の実施例を示す回路図である。

【図２】図１の回路の入力電圧の低い時と高い時の各部
の波形を比較した図である。

【図３】本発明に係る圧電トランス式電力変換装置の第
二の実施例を示す回路図である。

【図４】図３の回路の入力電圧の低い時と高い時の各部
の波形を比較した図である。

【図５】本発明に係る圧電トランス式電力変換装置の第
三の実施例を示す回路図である。

【図６】本発明に係る圧電トランス式電力変換装置の第
四の実施例を示す回路図である。

【図７】負荷が実使用負荷領域の場合と実使用負荷領域
から外れた場合の電流ＩＤの波形を比較した図である。

【図８】本発明に係る圧電トランス式電力変換装置の第
五の実施例を示す回路図である。

【図９】ローゼン型圧電トランスの説明図である。

【図１０】圧電トランス式電力変換装置の従来例を示す
回路図である。

【図１１】図１０の回路の入力電圧の低い時と高い時の
各部の波形を比較した図である。

【図１２】図１０の回路の効率の負荷抵抗依存性を示す
特性図である。

【符号の説明】

１０駆動部、１５時比率制御・駆動部、２０、２１
ＭＯＳＦＥＴ、２５接合型トランジスタ、２６ダイ
オード、３０インダクタ、３５電磁トランス、３６
１次巻線、３７２次巻線、４０環流ダイオード、
５０圧電トランス、６０負荷、７０出力電流検出
部、８０発振周波数可変部、９０オン時比率低下回
路、９２、９３、９４、９５、９６電流検出部。

Claims

(57)【特許請求の範囲】

【請求項１】第一のスイッチ手段と直列接続するイン
ダクタ素子と、前記インダクタ素子または前記スイッチ
手段のうちの少なくとも１つと並列接続される圧電トラ
ンスと、前記圧電トランスの出力電圧または出力電流の
うちの少なくとも１つを検出する検出手段と、前記検出
手段の検出結果に基づいて発振周波数を可変する発振周
波数可変手段と、前記発振周波数可変手段からの周波数
に基づいて前記第一のスイッチ手段を駆動する駆動手段
と、前記インダクタ素子への印加電圧時間積を制御する
第二のスイッチ手段と、前記発振周波数可変手段からの
周波数に基づいて前記第二のスイッチ手段を駆動し、入
力電圧が高くなるに応じて前記第一のスイッチ手段のオ
ン期間前に前記第二のスイッチ手段をターンオフさせ第
二のスイッチ手段のオン時比率を小さくし前記インダク
タ素子への印加電圧時間積の増加を抑制する時比率制御
・駆動手段と、前記第二のスイッチ手段のオフ期間に前
記インダクタ素子の電流を流す整流器とを備えているこ
とを特徴とする圧電トランス式電力変換装置。
【請求項２】前記駆動手段が前記第一のスイッチ手段
の時比率を入力電圧に応じて制御することを特徴とする
請求項１に記載の圧電トランス式電力変換装置。
【請求項３】前記インダクタ素子が一次巻線と二次巻
線を備える電磁トランスであることを特徴とする請求項
１又は請求項２に記載の圧電トランス式電力変換装置。
【請求項４】前記第一のスイッチ手段の電流、前記第
二のスイッチ手段の電流、前記整流器の電流、前記イン
ダクタ素子の電流、前記圧電トランスの入力電流、前記
圧電トランスの出力電流、のいずれかが規定値を越えた
場合に前記駆動手段のオン時比率を低下させる保護手段
を備えたことを特徴とする請求項１乃至３のいずれかに
記載の圧電トランス式電力変換装置。
【請求項５】前記第一のスイッチ手段の電流、前記第
二のスイッチ手段の電流、前記整流器の電流、前記イン
ダクタ素子の電流、前記圧電トランスの入力電流、前記
圧電トランスの出力電流、のいずれかが規定値を越えた
場合に前記時比率制御・駆動手段のオン時比率を低下さ
せる保護手段を備えたことを特徴とする請求項１乃至３
のいずれかに記載の圧電トランス式電力変換装置。
【請求項６】第一のスイッチ手段と直列接続するイン
ダクタ素子と、前記インダクタ素子または前記スイッチ
手段のうちの少なくとも１つと並列接続される圧電トラ
ンスと、前記圧電トランスの出力電圧または出力電流の
うちの少なくとも１つを検出する検出手段と、前記検出
手段の検出結果に基づいて発振周波数を可変する発振周
波数可変手段と、前記発振周波数可変手段からの周波数
に基づいて前記第一のスイッチ手段を駆動する駆動手段
と、前記インダクタ素子への印加電圧時間積を制御する
第二のスイッチ手段と、前記発振周波数可変手段からの
周波数に基づいて前記第二のスイッチ手段を駆動し、前
記インダクタ素子への印加電圧時間積を制御する時比率
制御・駆動手段と、前記第二のスイッチ手段のオフ期間
に前記インダクタ素子の電流を流す整流器とを備えた圧
電トランス式電力変換装置の駆動方法であって、入力電
圧が高くなるに応じて前記第一のスイッチ手段のオン期
間前に前記第二のスイッチ手段をターンオフさせて第二
のスイッチ手段のオン時比率を小さくし、前記インダク
タ素子への印加電圧時間積の増加を抑制するようにした
ことを特徴とする圧電トランス式電力変換装置の駆動方
法。