JP3031171B2 - 半導体装置及びそのパッケージ構造並びに電力変換装置 - Google Patents
半導体装置及びそのパッケージ構造並びに電力変換装置Info
- Publication number
- JP3031171B2 JP3031171B2 JP17511294A JP17511294A JP3031171B2 JP 3031171 B2 JP3031171 B2 JP 3031171B2 JP 17511294 A JP17511294 A JP 17511294A JP 17511294 A JP17511294 A JP 17511294A JP 3031171 B2 JP3031171 B2 JP 3031171B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- contact
- lead
- auxiliary
- electrode lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲート電流によりスイ
ッチング制御可能な半導体装置のパッケージ構造に関す
るものである。
ッチング制御可能な半導体装置のパッケージ構造に関す
るものである。
【０００２】
【従来の技術】ゲートターンオフサイリスタ（以下ＧＴ
Ｏと略記する）はゲート電流によりスイッチング制御可
能な電流制御型半導体装置である。このＧＴＯは、高耐
圧化及び大電流化が進められ、それに伴ってＧＴＯペレ
ット及びこれを封入するパッケージも大型化してきた。
Ｏと略記する）はゲート電流によりスイッチング制御可
能な電流制御型半導体装置である。このＧＴＯは、高耐
圧化及び大電流化が進められ、それに伴ってＧＴＯペレ
ット及びこれを封入するパッケージも大型化してきた。
【０００３】図１６は従来の平型パッケージ構造であ
る。ＧＴＯペレット１０はカソードバッファ３２を介し
てパッケージのカソードポスト２２に加圧接触され、さ
らにまたアノードバッファ３１を介してアノードポスト
２１に加圧接触される。
る。ＧＴＯペレット１０はカソードバッファ３２を介し
てパッケージのカソードポスト２２に加圧接触され、さ
らにまたアノードバッファ３１を介してアノードポスト
２１に加圧接触される。
【０００４】ＧＴＯをターンオン及びターンオフさせる
ゲート電流は、制御回路（図示されてはいない）からゲ
ートリード２３を通り、ゲート圧接部３３によりペレッ
ト１０に供給されている。ゲート圧接部３３は皿バネ３
５等を介しカソード電極２２によって加圧され、ＧＴＯ
ペレット１０に加圧接触される。ゲートリード２３及び
ゲート圧接部３３は、カソード電極２２と電気的に絶縁
されている必要があるため、テフロンなどの絶縁物によ
り覆われている。ペレットのゲート取り出し領域は、ゲ
ート電流を各単位素子に等方的に供給し、かつ引き抜く
ためペレット中央部に設けられるのが一般的である。ゲ
ートの電位はカソード電極２２が基準となる。そのため
図に示すようにカソードポスト２２と電気的に接続され
たカソードフランジ４２に補助カソードリード２４が接
続されている。ゲート電流はゲートＧと補助カソードＡ
Ｋ間に図示していないゲート電源により電位が与えら
れ、通電される。これによりＧＴＯのターンオン及びタ
ーンオフがなされる。
ゲート電流は、制御回路（図示されてはいない）からゲ
ートリード２３を通り、ゲート圧接部３３によりペレッ
ト１０に供給されている。ゲート圧接部３３は皿バネ３
５等を介しカソード電極２２によって加圧され、ＧＴＯ
ペレット１０に加圧接触される。ゲートリード２３及び
ゲート圧接部３３は、カソード電極２２と電気的に絶縁
されている必要があるため、テフロンなどの絶縁物によ
り覆われている。ペレットのゲート取り出し領域は、ゲ
ート電流を各単位素子に等方的に供給し、かつ引き抜く
ためペレット中央部に設けられるのが一般的である。ゲ
ートの電位はカソード電極２２が基準となる。そのため
図に示すようにカソードポスト２２と電気的に接続され
たカソードフランジ４２に補助カソードリード２４が接
続されている。ゲート電流はゲートＧと補助カソードＡ
Ｋ間に図示していないゲート電源により電位が与えら
れ、通電される。これによりＧＴＯのターンオン及びタ
ーンオフがなされる。
【０００５】
【発明が解決しようとする課題】上記従来のパッケージ
構造では、ＧＴＯの大電流化に伴いペレット１０の口径
が増大すると、ターンオフ時の耐量が低下し、素子が破
壊されやすくなるという問題があった。これを図１７か
ら図１９により説明する。
構造では、ＧＴＯの大電流化に伴いペレット１０の口径
が増大すると、ターンオフ時の耐量が低下し、素子が破
壊されやすくなるという問題があった。これを図１７か
ら図１９により説明する。
【０００６】図１７は導通状態の電流の流れを示した動
作説明図であり、簡単のためにゲート圧接部３３に近接
した素子領域１１であるＧＴＯ１と圧接部３３から最も
離れた素子領域１２であるＧＴＯ２だけに注目すること
とし、ペレット１０がこの２つからなるものとした。こ
こでＡはアノードを示し、Ｋはカソードを示す。１３は
ＧＴＯペレット１０面内のゲート配線抵抗、６１から６
５はカソードバッファ３２の電気抵抗である。またカソ
ード電極２２のうち、５１はＧＴＯ１にカソードバッフ
ァ３２を介して接触する領域の電気抵抗、５２はＧＴＯ
２にカソードバッファ３２を介して接触する領域の電気
抵抗である。導通状態ではＧＴＯ１，ＧＴＯ２ともＡ−
Ｋ間にオン電流が流れている。７２１はＧＴＯ１のオン
電流，７２２はＧＴＯ１のオン電流である。
作説明図であり、簡単のためにゲート圧接部３３に近接
した素子領域１１であるＧＴＯ１と圧接部３３から最も
離れた素子領域１２であるＧＴＯ２だけに注目すること
とし、ペレット１０がこの２つからなるものとした。こ
こでＡはアノードを示し、Ｋはカソードを示す。１３は
ＧＴＯペレット１０面内のゲート配線抵抗、６１から６
５はカソードバッファ３２の電気抵抗である。またカソ
ード電極２２のうち、５１はＧＴＯ１にカソードバッフ
ァ３２を介して接触する領域の電気抵抗、５２はＧＴＯ
２にカソードバッファ３２を介して接触する領域の電気
抵抗である。導通状態ではＧＴＯ１，ＧＴＯ２ともＡ−
Ｋ間にオン電流が流れている。７２１はＧＴＯ１のオン
電流，７２２はＧＴＯ１のオン電流である。
【０００７】図１８はターンオフ初期の電流の流れを示
した動作説明図である。補助カソードリード２４に対し
負のバイアスがゲートリード２３に加わった状態であ
る。ＧＴＯ１ではターンオフが始まり、アノードから入
った電流はほとんどがゲート電流７３１となりペレット
１０外部へと流出し、一部がカソードに流れる。ゲート
に引き抜かれた電流７３１は図示していないゲート電源
を通り、さらに補助カソードリード２４からカソードフ
ランジ抵抗８１を通り、補助カソード電流724となって
カソードへ流れる。一方ＧＴＯ２では、ゲートの配線抵
抗１３による電位勾配のため、引き抜かれるゲート電流
７３２は少ない。ほとんどはＡ−Ｋ間電流７２２となり
カソードに流れているままである。
した動作説明図である。補助カソードリード２４に対し
負のバイアスがゲートリード２３に加わった状態であ
る。ＧＴＯ１ではターンオフが始まり、アノードから入
った電流はほとんどがゲート電流７３１となりペレット
１０外部へと流出し、一部がカソードに流れる。ゲート
に引き抜かれた電流７３１は図示していないゲート電源
を通り、さらに補助カソードリード２４からカソードフ
ランジ抵抗８１を通り、補助カソード電流724となって
カソードへ流れる。一方ＧＴＯ２では、ゲートの配線抵
抗１３による電位勾配のため、引き抜かれるゲート電流
７３２は少ない。ほとんどはＡ−Ｋ間電流７２２となり
カソードに流れているままである。
【０００８】図１９はさらに時刻が進んだ状態における
電流の流れを示した図である。GTO2からもゲート電流７
３２の引抜きも多くなる。しかしながらＧＴＯ２のＡ−
Ｋ間はまだ導通状態であり、ＧＴＯ２のカソードに電流
は流れている。この電流のうち一部はカソードバッファ
３２を通過し、ＧＴＯ１にカソードから流れ込み、ＧＴ
Ｏ１のゲート電流７３３となってゲートに引き抜かれ
る。従ってＧＴＯ１のカソード電流はこの状態では負に
なる。ゲート電流７３２と７３３は図示していないゲー
ト電源を介し、補助カソード電流７２４となりカソード
へ流れる。その後ＧＴＯ２のＡ−Ｋ間電流７２２が遮断
されれば、素子全体がターンオフすることになる。しか
しながらペレット１０の直径が大きくなるとゲート配線
抵抗１３が大きくなるため、ゲート電流の引き抜きが不
十分になる。ＧＴＯ２がターンオフしない内にＧＴＯ２
内でアノード電流が集中し、破壊に至る。
電流の流れを示した図である。GTO2からもゲート電流７
３２の引抜きも多くなる。しかしながらＧＴＯ２のＡ−
Ｋ間はまだ導通状態であり、ＧＴＯ２のカソードに電流
は流れている。この電流のうち一部はカソードバッファ
３２を通過し、ＧＴＯ１にカソードから流れ込み、ＧＴ
Ｏ１のゲート電流７３３となってゲートに引き抜かれ
る。従ってＧＴＯ１のカソード電流はこの状態では負に
なる。ゲート電流７３２と７３３は図示していないゲー
ト電源を介し、補助カソード電流７２４となりカソード
へ流れる。その後ＧＴＯ２のＡ−Ｋ間電流７２２が遮断
されれば、素子全体がターンオフすることになる。しか
しながらペレット１０の直径が大きくなるとゲート配線
抵抗１３が大きくなるため、ゲート電流の引き抜きが不
十分になる。ＧＴＯ２がターンオフしない内にＧＴＯ２
内でアノード電流が集中し、破壊に至る。
【０００９】図１７から図１９を波形でまとめたのが図
２０である。図２０はＧＴＯ素子全体のターンオフ波形
を示した図であり、アノード電流とアノード電圧の時間
変化を模式的に表したものである。図中の時刻Ａは図１
７に対応し、導通状態であることを示している。また時
刻Ｂは図１８に対応しており、ストレージの終盤付近で
ある。ＧＴＯ１はオフしつつあるもののＧＴＯ２が導通
状態であるため、アノード電流はＧＴＯ２に集中し素子
全体でみると流れたままである。時刻Ｃは図１９に対応
しており、フォールの終了付近である。ＧＴＯ１はオフ
状態となりＧＴＯ２もオフしつつある。そのため素子全
体のアノード電流は急激に減少する。しかしＧＴＯ２が
完全にオフしていないために、フォールも完全ではな
く、電流の落ち込みはあるものの不十分である。その後
アノード電圧は所定の電圧上昇率で上昇する。ＧＴＯ２
がオフすればテイル期間を経た後、図中点線で示した様
な波形でオフ状態に至るが、フォール終了時の電流落ち
込みが不十分であると、ＧＴＯ２のオフが不完全である
ため素子の耐量を越え破壊に至る。急激にアノード電圧
は低下し、アノード電流は上昇する。
２０である。図２０はＧＴＯ素子全体のターンオフ波形
を示した図であり、アノード電流とアノード電圧の時間
変化を模式的に表したものである。図中の時刻Ａは図１
７に対応し、導通状態であることを示している。また時
刻Ｂは図１８に対応しており、ストレージの終盤付近で
ある。ＧＴＯ１はオフしつつあるもののＧＴＯ２が導通
状態であるため、アノード電流はＧＴＯ２に集中し素子
全体でみると流れたままである。時刻Ｃは図１９に対応
しており、フォールの終了付近である。ＧＴＯ１はオフ
状態となりＧＴＯ２もオフしつつある。そのため素子全
体のアノード電流は急激に減少する。しかしＧＴＯ２が
完全にオフしていないために、フォールも完全ではな
く、電流の落ち込みはあるものの不十分である。その後
アノード電圧は所定の電圧上昇率で上昇する。ＧＴＯ２
がオフすればテイル期間を経た後、図中点線で示した様
な波形でオフ状態に至るが、フォール終了時の電流落ち
込みが不十分であると、ＧＴＯ２のオフが不完全である
ため素子の耐量を越え破壊に至る。急激にアノード電圧
は低下し、アノード電流は上昇する。
【００１０】これまで述べたように素子の破壊は、ゲー
ト圧接部から離れた素子領域がゲートの配線抵抗の存在
によりオフしづらいことが原因である。このため特開平
2−137371号公報に記載のように、ゲート圧接部からの
距離に応じて各素子領域のライフタイムを短くし、ター
ンオフしやすくすることが提案されている。しかしなが
らその場合ライフタイム調整の影響が導通状態にも現
れ、導通状態における各素子領域間の電流バランスを悪
くするという問題があった。具体的にはペレット全体の
オン電圧が、ライフタイム調整無しに比べて増加するこ
と等が考えられる。
ト圧接部から離れた素子領域がゲートの配線抵抗の存在
によりオフしづらいことが原因である。このため特開平
2−137371号公報に記載のように、ゲート圧接部からの
距離に応じて各素子領域のライフタイムを短くし、ター
ンオフしやすくすることが提案されている。しかしなが
らその場合ライフタイム調整の影響が導通状態にも現
れ、導通状態における各素子領域間の電流バランスを悪
くするという問題があった。具体的にはペレット全体の
オン電圧が、ライフタイム調整無しに比べて増加するこ
と等が考えられる。
【００１１】一方、特公昭63−58376 号公報には、ゲー
ト圧接部をペレット中心ではなく、中心と外周部の中間
に配置するという中間リングゲート方式も提案されてい
る。しかしながらこの場合パッケージ構造が複雑にな
り、素子全体を均一に加圧することが難しくなることが
懸念される。さらにはゲート圧接部から離れた領域が必
ず存在するため、このような領域では結局ターンオフし
づらくなるという問題は解決されていない。
ト圧接部をペレット中心ではなく、中心と外周部の中間
に配置するという中間リングゲート方式も提案されてい
る。しかしながらこの場合パッケージ構造が複雑にな
り、素子全体を均一に加圧することが難しくなることが
懸念される。さらにはゲート圧接部から離れた領域が必
ず存在するため、このような領域では結局ターンオフし
づらくなるという問題は解決されていない。
【００１２】本発明は、上記の問題点を考慮してなされ
たものであり、ターンオフ時の遮断耐量が大きく、かつ
電力変換装置の大容量化を可能にする半導体装置及びそ
のパッケージ構造を提供する。
たものであり、ターンオフ時の遮断耐量が大きく、かつ
電力変換装置の大容量化を可能にする半導体装置及びそ
のパッケージ構造を提供する。
【００１３】
【課題を解決するための手段】本発明の半導体装置にお
いては、半導体ペレットが、パッケージに収納される。
そして、パッケージ内では、半導体ペレットに電極板が
接触し、この電極板に外部電極が加圧接触される。さら
に、制御電極と接触する制御電極リードが備えられると
ともに、電極板に接触する補助電極リードが設けられ
る。
いては、半導体ペレットが、パッケージに収納される。
そして、パッケージ内では、半導体ペレットに電極板が
接触し、この電極板に外部電極が加圧接触される。さら
に、制御電極と接触する制御電極リードが備えられると
ともに、電極板に接触する補助電極リードが設けられ
る。
【００１４】また、本発明の半導体装置においては、上
記のような補助電極リードが、電極板における、制御電
極リードと制御電極との接触部から最も離れた領域に隣
接して接触している。
記のような補助電極リードが、電極板における、制御電
極リードと制御電極との接触部から最も離れた領域に隣
接して接触している。
【００１５】
【作用】本発明では、制御電極リードと補助電極リード
に制御回路を接続し、制御回路からの信号によって半導
体ペレットに流れる主電流を制御する。このとき、補助
電極リードが半導体ペレットに接する電極板と接触して
いるので（すなわち、パッケージ内の半導体ペレットの
近くで接触しているので）、この補助電極リードと半導
体ペレットとの間の電気的抵抗を小さくすることができ
る。このため、ターンオフ時に半導体ペレットの制御電
極から引き抜かれた電流が、補助電極リードを通って、
さらに電極板を介して再び半導体ペレット内へ流れ込む
ことができるようになる。ここで、補助電極リードを通
って半導体ペレット内へ流れ込む電流は、半導体ペレッ
ト内に流れる主電流と逆方向に流れ込むので、半導体装
置のターンオフを助長する。従って、半導体装置の遮断
耐量が向上する。
に制御回路を接続し、制御回路からの信号によって半導
体ペレットに流れる主電流を制御する。このとき、補助
電極リードが半導体ペレットに接する電極板と接触して
いるので（すなわち、パッケージ内の半導体ペレットの
近くで接触しているので）、この補助電極リードと半導
体ペレットとの間の電気的抵抗を小さくすることができ
る。このため、ターンオフ時に半導体ペレットの制御電
極から引き抜かれた電流が、補助電極リードを通って、
さらに電極板を介して再び半導体ペレット内へ流れ込む
ことができるようになる。ここで、補助電極リードを通
って半導体ペレット内へ流れ込む電流は、半導体ペレッ
ト内に流れる主電流と逆方向に流れ込むので、半導体装
置のターンオフを助長する。従って、半導体装置の遮断
耐量が向上する。
【００１６】また、補助電極リードを、制御電極リード
と半導体ペレットの制御電極との接触部から最も離れた
領域で電極板と接触させることにより、制御電極リード
と半導体ペレットの制御電極との接触部から離れた素子
領域に、上記のように補助電極から電流が流れ込む。こ
の電流の流れ込みにより、制御電極リードと半導体ペレ
ットの制御電極の接触部と素子領域との間の制御電極の
電気抵抗の影響で従来はターンオフしずらかった素子領
域において、ターンオフが助長される。従って、半導体
装置の遮断耐量が向上する。
と半導体ペレットの制御電極との接触部から最も離れた
領域で電極板と接触させることにより、制御電極リード
と半導体ペレットの制御電極との接触部から離れた素子
領域に、上記のように補助電極から電流が流れ込む。こ
の電流の流れ込みにより、制御電極リードと半導体ペレ
ットの制御電極の接触部と素子領域との間の制御電極の
電気抵抗の影響で従来はターンオフしずらかった素子領
域において、ターンオフが助長される。従って、半導体
装置の遮断耐量が向上する。
【００１７】
【実施例】以下、本発明の実施例を図により説明する。
【００１８】［実施例１］図１は本発明によるパッケー
ジ構造の第１の実施例を示す断面図であり、図２はその
別断面図である。本実施例はＧＴＯパッケージで最も一
般的であり、ゲート圧接部がペレット中央の設けられた
センタゲート方式の例である。１０はGTOペレットであ
り、２１はパッケージのアノードポストであり、２２は
パッケージのカソードポスト、２３はゲートリード、２
４は補助カソードリード、３１はモリブデン等の金属か
らなるアノードバッファ、３２はモリブデン等の金属か
らなるカソードバッファ、３３はゲート圧接部、３４は
補助カソードリード２４とカソードバッファ電極３２を
接触させる補助カソード電極である。図１においては参
考のため、ゲートリード２３を点線で示した。カソード
バッファ３２にはゲート圧接部を配置するための空隙が
中央に設けられており、カソードポスト電極２２には凹
部が設けられている。補助カソードリード電極３４はゲ
ート圧接部３３から最も離れた位置であるカソードバッ
ファの周辺部に接触するように配置されている。
ジ構造の第１の実施例を示す断面図であり、図２はその
別断面図である。本実施例はＧＴＯパッケージで最も一
般的であり、ゲート圧接部がペレット中央の設けられた
センタゲート方式の例である。１０はGTOペレットであ
り、２１はパッケージのアノードポストであり、２２は
パッケージのカソードポスト、２３はゲートリード、２
４は補助カソードリード、３１はモリブデン等の金属か
らなるアノードバッファ、３２はモリブデン等の金属か
らなるカソードバッファ、３３はゲート圧接部、３４は
補助カソードリード２４とカソードバッファ電極３２を
接触させる補助カソード電極である。図１においては参
考のため、ゲートリード２３を点線で示した。カソード
バッファ３２にはゲート圧接部を配置するための空隙が
中央に設けられており、カソードポスト電極２２には凹
部が設けられている。補助カソードリード電極３４はゲ
ート圧接部３３から最も離れた位置であるカソードバッ
ファの周辺部に接触するように配置されている。
【００１９】図３は補助カソードリードをカソードバッ
ファに接触する方法を示した拡大断面図である。補助カ
ソードリード２４は銅等の金属からなる補助カソード引
出し部３４１と固定接触しており、補助カソード引出し
部３４１が銅等の金属からなる補助カソードバッファ３
４２を介し、モリブデン等の金属からなる補助カソード
バッファ３４２，補助カソード電極３４に積層され、カ
ソードバッファ３２の周辺部に接触されている。一方補
助カソード引出し部３４１は座金と皿バネからなる補助
用皿バネ３４５によりカソードポスト２２に接してい
る。従ってカソードポスト２２を加圧することにより、
補助用皿バネ３４５を介して補助カソード引出し部３４
１と補助カソードバッファ３４２，補助カソード電極３
４が順次加圧され、カソードバッファ３２に加圧接触さ
れる。補助カソード電流がカソードバッファ３２を通ら
ずに直接カソードポスト２２に流れ込むことを防ぐため
に、補助カソード引出し部３４１と補助カソードバッフ
ァ３４２及び補助カソード電極３４はまとめてテフロン
などの絶縁物３４３と３４４により覆われ、固定されて
いる。この場合、補助用皿バネ３４５側からカソードポ
スト２２への電流の流れ込みは、補助用皿バネが線接触
であることなどから極めて高抵抗であるため、ほとんど
無視し得る。低抵抗であるような接触方式の場合はカソ
ードポスト２２との間にテフロン、あるいはマイカ等の
絶縁物を介在させる必要がある。補助カソード電極３４
のＧＴＯペレットとの接触位置関係は重要である。両者
は同心であることがこのましい。そのため本実施例にお
いては、アノードバッファ３１とＧＴＯペレット１０及
びカソードバッファ３２を一体として固定しているテフ
ロン１５と、補助カソード電極３４等の被覆である絶縁
物３４３にほぼ接するようにすることにより、補助カソ
ード電極３４の位置を決定させている。なお、補助カソ
ードリード２４は一部が金属細線の編み込み等からなる
フレキシブル部分を有し、位置の変化に容易に対応でき
る構造となっている。
ファに接触する方法を示した拡大断面図である。補助カ
ソードリード２４は銅等の金属からなる補助カソード引
出し部３４１と固定接触しており、補助カソード引出し
部３４１が銅等の金属からなる補助カソードバッファ３
４２を介し、モリブデン等の金属からなる補助カソード
バッファ３４２，補助カソード電極３４に積層され、カ
ソードバッファ３２の周辺部に接触されている。一方補
助カソード引出し部３４１は座金と皿バネからなる補助
用皿バネ３４５によりカソードポスト２２に接してい
る。従ってカソードポスト２２を加圧することにより、
補助用皿バネ３４５を介して補助カソード引出し部３４
１と補助カソードバッファ３４２，補助カソード電極３
４が順次加圧され、カソードバッファ３２に加圧接触さ
れる。補助カソード電流がカソードバッファ３２を通ら
ずに直接カソードポスト２２に流れ込むことを防ぐため
に、補助カソード引出し部３４１と補助カソードバッフ
ァ３４２及び補助カソード電極３４はまとめてテフロン
などの絶縁物３４３と３４４により覆われ、固定されて
いる。この場合、補助用皿バネ３４５側からカソードポ
スト２２への電流の流れ込みは、補助用皿バネが線接触
であることなどから極めて高抵抗であるため、ほとんど
無視し得る。低抵抗であるような接触方式の場合はカソ
ードポスト２２との間にテフロン、あるいはマイカ等の
絶縁物を介在させる必要がある。補助カソード電極３４
のＧＴＯペレットとの接触位置関係は重要である。両者
は同心であることがこのましい。そのため本実施例にお
いては、アノードバッファ３１とＧＴＯペレット１０及
びカソードバッファ３２を一体として固定しているテフ
ロン１５と、補助カソード電極３４等の被覆である絶縁
物３４３にほぼ接するようにすることにより、補助カソ
ード電極３４の位置を決定させている。なお、補助カソ
ードリード２４は一部が金属細線の編み込み等からなる
フレキシブル部分を有し、位置の変化に容易に対応でき
る構造となっている。
【００２０】図４は補助カソードバッファ３４２とゲー
トリード２３の関係を説明するための本実施例における
パッケージ構造の部分横断面図である。本実施例におい
ては、補助カソードバッファ３４２に設けた一部を切り
欠きにゲートリード２３を配置する構成である。補助カ
ソードバッファ３４２及び図示していない補助カソード
電極３４は、ペレット周辺のＧＴＯユニットに対しほぼ
均等に補助カソード電流が影響を及ぼすようにリング状
の形状となっている。また図では参考のために補助カソ
ード引出し部３４１と補助カソードリード２４を点線で
示した。両者はゲートリード２３に対しわずかな角度を
なすように配置されている。なおこの角度は任意であ
り、例えば、４５度，６０度，９０度，１２０度、ある
いは１８０度などが考えられるが補助カソード電流及び
ゲート電流のインダクタンスを考慮すると、ゲートリー
ド２４と補助カソードリード２３は絶縁が保てる最小限
の間隔であることが好ましく、両者の角度も例えば２０
度等の小さい方が好ましい。以下本実施例における動作
について、図５から図８により説明する。
トリード２３の関係を説明するための本実施例における
パッケージ構造の部分横断面図である。本実施例におい
ては、補助カソードバッファ３４２に設けた一部を切り
欠きにゲートリード２３を配置する構成である。補助カ
ソードバッファ３４２及び図示していない補助カソード
電極３４は、ペレット周辺のＧＴＯユニットに対しほぼ
均等に補助カソード電流が影響を及ぼすようにリング状
の形状となっている。また図では参考のために補助カソ
ード引出し部３４１と補助カソードリード２４を点線で
示した。両者はゲートリード２３に対しわずかな角度を
なすように配置されている。なおこの角度は任意であ
り、例えば、４５度，６０度，９０度，１２０度、ある
いは１８０度などが考えられるが補助カソード電流及び
ゲート電流のインダクタンスを考慮すると、ゲートリー
ド２４と補助カソードリード２３は絶縁が保てる最小限
の間隔であることが好ましく、両者の角度も例えば２０
度等の小さい方が好ましい。以下本実施例における動作
について、図５から図８により説明する。
【００２１】図５は本パッケージ構造における導通状態
の電流の流れを示した図であり、簡単のためにゲート圧
接部３３に近接した素子１１であるＧＴＯ１と圧接部３
３から離れた素子１２であるＧＴＯ２に注目することと
し、ペレット１０がこの２つからなるものとした。ここ
でＡはアノードを示し、Ｋはカソードを示す。１３はＧ
ＴＯペレット１０面内のゲート配線抵抗、６１から６４
はカソードバッファ３２の電気抵抗である。またカソー
ドポスト２２のうち、５１はＧＴＯ１にカソードバッフ
ァ３２を介して接触する領域の抵抗、５２はＧＴＯ２に
カソードバッファ３２を介して接触する領域の抵抗であ
る。また補助カソードリード２４は補助カソード電極３
４により、カソードバッファ３２に接触されている。導
通状態ではＧＴＯ１，ＧＴＯ２ともＡ−Ｋ間に電流が流
れている。７２１はＧＴＯ１のオン電流、７２２はＧＴ
Ｏ１のオン電流である。７２１はゲート圧接部３３近傍
のカソードバッファの小抵抗６１と６２を経て、ゲート
圧接部３３近傍のカソードポストの抵抗５１を通り、カ
ソードに流れる。また７２２はゲート圧接部３３から離
れたカソードバッファの小抵抗６４と６５を経て、ゲー
ト圧接部３３から離れたカソードポストの抵抗５２を通
り、カソードに流れる。
の電流の流れを示した図であり、簡単のためにゲート圧
接部３３に近接した素子１１であるＧＴＯ１と圧接部３
３から離れた素子１２であるＧＴＯ２に注目することと
し、ペレット１０がこの２つからなるものとした。ここ
でＡはアノードを示し、Ｋはカソードを示す。１３はＧ
ＴＯペレット１０面内のゲート配線抵抗、６１から６４
はカソードバッファ３２の電気抵抗である。またカソー
ドポスト２２のうち、５１はＧＴＯ１にカソードバッフ
ァ３２を介して接触する領域の抵抗、５２はＧＴＯ２に
カソードバッファ３２を介して接触する領域の抵抗であ
る。また補助カソードリード２４は補助カソード電極３
４により、カソードバッファ３２に接触されている。導
通状態ではＧＴＯ１，ＧＴＯ２ともＡ−Ｋ間に電流が流
れている。７２１はＧＴＯ１のオン電流、７２２はＧＴ
Ｏ１のオン電流である。７２１はゲート圧接部３３近傍
のカソードバッファの小抵抗６１と６２を経て、ゲート
圧接部３３近傍のカソードポストの抵抗５１を通り、カ
ソードに流れる。また７２２はゲート圧接部３３から離
れたカソードバッファの小抵抗６４と６５を経て、ゲー
ト圧接部３３から離れたカソードポストの抵抗５２を通
り、カソードに流れる。
【００２２】図６はターンオフ初期の電流の流れを示し
た図であり、補助カソードリード２４に対し負のバイア
スがゲートリード２３に加わった状態である。ＧＴＯ１
ではターンオフが始まり、アノードから入った電流はほ
とんどがゲート電流７３１となり、残りの電流７２１が
カソードバッファの抵抗６１と６２を経てカソードポス
トの抵抗５１を通り、カソードに流れる。ゲートに引き
抜かれた電流７３１は図示していないゲート電源を通
り、補助カソードリード２４からカソードバッファ３２
へ補助カソード電流７１２となり流入する。一方ＧＴＯ
２では、ゲートの配線抵抗１３による電位勾配のため、
ほとんどはＡ−Ｋ間電流７２２となりカソードバッファ
３２に流れようとする。しかしながら流入した補助カソ
ード電流の一部の成分７１２がカソードバッファ抵抗６
４を通り、ＧＴＯ２のカソードに流入し、さらに素子の
カソードからゲート電流となって流出しようとする。補
助カソード電流の押し込み効果である。結果として、Ｇ
ＴＯ２のゲート電流７３２が増加しＡ−Ｋ間電流７２２
は減少する。ゲート配線抵抗１３が小さくなった場合と
同様の効果が及ぼされることになる。すなわち補助カソ
ード電流の作用により、ＧＴＯ２でもターンオフが加速
され、Ａ−Ｋ間電流の遮断が早まる。さらにカソードバ
ッファ３２に流入したＧＴＯ２のＡ−Ｋ間電流７２２は
そのままカソードバッファ２２に流入するのではなく、
補助カソード電流の押し込み効果によりカソードバッフ
ァ３２内においてゲート圧接部側に押され、カソードバ
ッファの面内抵抗６３からゲート圧接部３３近傍のカソ
ードバッファ抵抗６２を経て、カソードポスト抵抗５１
を通り、カソードに流れる。なお残りの補助カソード電
流７１４はカソードバッファの小さな抵抗６５を経てカ
ソードポストの抵抗５２を通り、カソードに流れる。
た図であり、補助カソードリード２４に対し負のバイア
スがゲートリード２３に加わった状態である。ＧＴＯ１
ではターンオフが始まり、アノードから入った電流はほ
とんどがゲート電流７３１となり、残りの電流７２１が
カソードバッファの抵抗６１と６２を経てカソードポス
トの抵抗５１を通り、カソードに流れる。ゲートに引き
抜かれた電流７３１は図示していないゲート電源を通
り、補助カソードリード２４からカソードバッファ３２
へ補助カソード電流７１２となり流入する。一方ＧＴＯ
２では、ゲートの配線抵抗１３による電位勾配のため、
ほとんどはＡ−Ｋ間電流７２２となりカソードバッファ
３２に流れようとする。しかしながら流入した補助カソ
ード電流の一部の成分７１２がカソードバッファ抵抗６
４を通り、ＧＴＯ２のカソードに流入し、さらに素子の
カソードからゲート電流となって流出しようとする。補
助カソード電流の押し込み効果である。結果として、Ｇ
ＴＯ２のゲート電流７３２が増加しＡ−Ｋ間電流７２２
は減少する。ゲート配線抵抗１３が小さくなった場合と
同様の効果が及ぼされることになる。すなわち補助カソ
ード電流の作用により、ＧＴＯ２でもターンオフが加速
され、Ａ−Ｋ間電流の遮断が早まる。さらにカソードバ
ッファ３２に流入したＧＴＯ２のＡ−Ｋ間電流７２２は
そのままカソードバッファ２２に流入するのではなく、
補助カソード電流の押し込み効果によりカソードバッフ
ァ３２内においてゲート圧接部側に押され、カソードバ
ッファの面内抵抗６３からゲート圧接部３３近傍のカソ
ードバッファ抵抗６２を経て、カソードポスト抵抗５１
を通り、カソードに流れる。なお残りの補助カソード電
流７１４はカソードバッファの小さな抵抗６５を経てカ
ソードポストの抵抗５２を通り、カソードに流れる。
【００２３】図７はさらに時刻が進んだ状態の電流の流
れを示した図である。ＧＴＯ２でも押し込まれた補助カ
ソード電流７１２によりＡ−Ｋ間電流は遮断される。ア
ノードから入った電流は補助カソード電流とともにゲー
ト電流７３２となり、ゲートに引き抜かれる。この場合
ＧＴＯ２のカソード電流は負になっている。さらにカソ
ードバッファ３２に流入した補助カソード電流の一部の
成分７１３はカソードバッファの面内抵抗６３からゲー
ト圧接部３３近傍のカソードバッファ抵抗６１を経て、
ＧＴＯ１カソードに流入し、ゲート電流となる。この場
合ＧＴＯ１のカソード電流も負になっている。ゲートに
引き抜かれた電流７１３と７３２は図示していないゲー
ト電源を通り、補助カソードリード２４からカソードバ
ッファ３２へ補助カソード電流となり流入する。なお残
りの補助カソード電流７１４はカソードバッファの小さ
な抵抗６５を経てカソードポストの抵抗５２を通り、カ
ソードに流れる。さらに時刻が経過するとＧＴＯ１，Ｇ
ＴＯ２ともに完全にターンオフし、破壊に至ることはな
い。
れを示した図である。ＧＴＯ２でも押し込まれた補助カ
ソード電流７１２によりＡ−Ｋ間電流は遮断される。ア
ノードから入った電流は補助カソード電流とともにゲー
ト電流７３２となり、ゲートに引き抜かれる。この場合
ＧＴＯ２のカソード電流は負になっている。さらにカソ
ードバッファ３２に流入した補助カソード電流の一部の
成分７１３はカソードバッファの面内抵抗６３からゲー
ト圧接部３３近傍のカソードバッファ抵抗６１を経て、
ＧＴＯ１カソードに流入し、ゲート電流となる。この場
合ＧＴＯ１のカソード電流も負になっている。ゲートに
引き抜かれた電流７１３と７３２は図示していないゲー
ト電源を通り、補助カソードリード２４からカソードバ
ッファ３２へ補助カソード電流となり流入する。なお残
りの補助カソード電流７１４はカソードバッファの小さ
な抵抗６５を経てカソードポストの抵抗５２を通り、カ
ソードに流れる。さらに時刻が経過するとＧＴＯ１，Ｇ
ＴＯ２ともに完全にターンオフし、破壊に至ることはな
い。
【００２４】図５から図７を波形でまとめたのが図８で
あり、ＧＴＯ素子全体のアノード電流とアノード電圧の
時間変化を模式的に表したターンオフ波形の図である。
図中の時刻Ａは図５に対応し、導通状態であることを示
している。また時刻Ｂは図６に対応しており、ストレー
ジの終盤付近である。アノード電流は流れたままである
ものの、ＧＴＯ１，ＧＴＯ２ともオフが始まっているた
めゲート電流との差であるカソード電流は減少してい
る。時刻Ｃは図７に対応しており、フォールの終了付近
である。ＧＴＯ１，ＧＴＯ２ともオフしつつあるためア
ノード電流は急激に減少し、電流の落ち込みも十分であ
る。これはＧＴＯ１，ＧＴＯ２ともにカソード電流が負
になるためである。これはペレット全体の遮断耐量向上
に重要なことである。その後アノード電圧は所定の電圧
上昇率で上昇する。テイル期間を経た後、オフ状態に至
る。このように補助カソード電流を利用することによ
り、ゲート圧接部から離れた素子であってもターンオフ
が加速されるので、ターンオフ動作の面内バラツキを抑
えることができ、破壊することはない。
あり、ＧＴＯ素子全体のアノード電流とアノード電圧の
時間変化を模式的に表したターンオフ波形の図である。
図中の時刻Ａは図５に対応し、導通状態であることを示
している。また時刻Ｂは図６に対応しており、ストレー
ジの終盤付近である。アノード電流は流れたままである
ものの、ＧＴＯ１，ＧＴＯ２ともオフが始まっているた
めゲート電流との差であるカソード電流は減少してい
る。時刻Ｃは図７に対応しており、フォールの終了付近
である。ＧＴＯ１，ＧＴＯ２ともオフしつつあるためア
ノード電流は急激に減少し、電流の落ち込みも十分であ
る。これはＧＴＯ１，ＧＴＯ２ともにカソード電流が負
になるためである。これはペレット全体の遮断耐量向上
に重要なことである。その後アノード電圧は所定の電圧
上昇率で上昇する。テイル期間を経た後、オフ状態に至
る。このように補助カソード電流を利用することによ
り、ゲート圧接部から離れた素子であってもターンオフ
が加速されるので、ターンオフ動作の面内バラツキを抑
えることができ、破壊することはない。
【００２５】［実施例２］図９は本発明によるパッケー
ジ構成の第２の実施例を示す部分拡大断面図である。本
実施例はセンタゲート方式とした例であり、ゲートリー
ド２３を実施例１のように補助カソードバッファ３４４
の一部に設けられた切欠きに配置する方式ではなく、補
助カソードバッファ３４４を薄くするあるいは取り除く
ことなどにより、カソードポストから直接取り出す方式
としたものである。補助カソード電極３４は実施例１と
同様にカソードバッファの周辺部に配置されており、補
助用皿バネ３４５により加圧接触される。本実施例にお
いても、補助カソード電流をカソードポストを介するこ
となくカソードバッファに流入させることができるの
で、実施例１と同様に遮断耐量が向上する。
ジ構成の第２の実施例を示す部分拡大断面図である。本
実施例はセンタゲート方式とした例であり、ゲートリー
ド２３を実施例１のように補助カソードバッファ３４４
の一部に設けられた切欠きに配置する方式ではなく、補
助カソードバッファ３４４を薄くするあるいは取り除く
ことなどにより、カソードポストから直接取り出す方式
としたものである。補助カソード電極３４は実施例１と
同様にカソードバッファの周辺部に配置されており、補
助用皿バネ３４５により加圧接触される。本実施例にお
いても、補助カソード電流をカソードポストを介するこ
となくカソードバッファに流入させることができるの
で、実施例１と同様に遮断耐量が向上する。
【００２６】なお本実施例は、センタゲート方式のみな
らず、他のゲート方式にも適用できる。
らず、他のゲート方式にも適用できる。
【００２７】［実施例３］図１０は本発明によるパッケ
ージ構成の第３の実施例を示す部分拡大断面図である。
本実施例では実施例１および２とは異なり、補助カソー
ド電極３４を直接補助カソードリード２４に固定させる
方式とし、かつ補助カソード電極はカソードポスト２２
の側壁にテフロンあるいはマイカ等の絶縁物３４４を介
して固定させる方式である。固定方法としては、本実施
例ではネジ３４６を用いている。さらに補助カソード電
極３４の断面形状をＵ型もしくはＪ型とし、湾曲による
弾性力でカソードポストの加圧によりカソードバッファ
３２に加圧接触される。なお、ネジを介して補助カソー
ド電流がカソードバッファ３２に流入することなくカソ
ードポスト２２に流入することを防ぐため、本実施例で
はネジ３４６，補助カソード電極３４の間にテフロンあ
るいはマイカ等の絶縁物３４３を設ける構成としてあ
る。なおゲートリード２３は補助カソード電極３４に空
孔あるいは切欠き等を設けることで配置するのではな
く、別個の配置とした。これは補助カソード電極３４に
空孔あるいは切欠き等を設けることで配置する方法でも
可能であるが、補助カソード電極３４が湾曲形状による
弾性力でカソードバッファ３２に加圧接触する方式であ
る場合、空孔あるいは切欠き等が設けられた部分には応
力不均一が存在する。その結果、カソードバッファ３２
との接触が不均一になり、部分的には補助カソード電流
が十分流入しなくなる恐れがある。従って好ましくは、
空孔あるいは切欠き等を湾曲形状の補助カソード電極に
は設けない構造とするのが良い。
ージ構成の第３の実施例を示す部分拡大断面図である。
本実施例では実施例１および２とは異なり、補助カソー
ド電極３４を直接補助カソードリード２４に固定させる
方式とし、かつ補助カソード電極はカソードポスト２２
の側壁にテフロンあるいはマイカ等の絶縁物３４４を介
して固定させる方式である。固定方法としては、本実施
例ではネジ３４６を用いている。さらに補助カソード電
極３４の断面形状をＵ型もしくはＪ型とし、湾曲による
弾性力でカソードポストの加圧によりカソードバッファ
３２に加圧接触される。なお、ネジを介して補助カソー
ド電流がカソードバッファ３２に流入することなくカソ
ードポスト２２に流入することを防ぐため、本実施例で
はネジ３４６，補助カソード電極３４の間にテフロンあ
るいはマイカ等の絶縁物３４３を設ける構成としてあ
る。なおゲートリード２３は補助カソード電極３４に空
孔あるいは切欠き等を設けることで配置するのではな
く、別個の配置とした。これは補助カソード電極３４に
空孔あるいは切欠き等を設けることで配置する方法でも
可能であるが、補助カソード電極３４が湾曲形状による
弾性力でカソードバッファ３２に加圧接触する方式であ
る場合、空孔あるいは切欠き等が設けられた部分には応
力不均一が存在する。その結果、カソードバッファ３２
との接触が不均一になり、部分的には補助カソード電流
が十分流入しなくなる恐れがある。従って好ましくは、
空孔あるいは切欠き等を湾曲形状の補助カソード電極に
は設けない構造とするのが良い。
【００２８】本実施例においても、実施例１と同様に遮
断耐量が向上する。また、本実施例も、実施例２と同様
に、種々のゲート方式に対して適用できる。
断耐量が向上する。また、本実施例も、実施例２と同様
に、種々のゲート方式に対して適用できる。
【００２９】［実施例４］図１１は本発明によるパッケ
ージ構成の第４の実施例を示す部分拡大断面図である。
本実施例においては補助カソード電極３４の形状及び補
助カソードリード２４との固定方法は実施例の３と同様
であるが、実施例３とは異なり、ネジなどによるカソー
ドポスト２２への固定は実施していない。またカソード
バッファとの加圧接触をテフロンあるいはマイカ等の絶
縁物３４４を介して直接加圧することにより、実施する
方式である。しかしながらカソードポスト２２とは絶縁
物３４４で分離されているため、実施例３と同様補助カ
ソード電流がカソードバッファ３２を介することなく直
接カソードポスト２２に流入することはなく、遮断耐量
の向上が図れる。
ージ構成の第４の実施例を示す部分拡大断面図である。
本実施例においては補助カソード電極３４の形状及び補
助カソードリード２４との固定方法は実施例の３と同様
であるが、実施例３とは異なり、ネジなどによるカソー
ドポスト２２への固定は実施していない。またカソード
バッファとの加圧接触をテフロンあるいはマイカ等の絶
縁物３４４を介して直接加圧することにより、実施する
方式である。しかしながらカソードポスト２２とは絶縁
物３４４で分離されているため、実施例３と同様補助カ
ソード電流がカソードバッファ３２を介することなく直
接カソードポスト２２に流入することはなく、遮断耐量
の向上が図れる。
【００３０】本実施例も、種々のゲート方式に対して適
用できる。
用できる。
【００３１】［実施例５］図１２は本発明によるパッケ
ージ構成の第５の実施例を示す断面図であり、図１３は
別断面図である。本実施例は実施例１で説明したセンタ
ゲート方式とは異なり、ゲート圧接部３３がペレット周
辺部にリング状に設けられた周辺ゲート方式の場合の例
である。この場合最もゲート電流の引抜きが困難になる
のは、ペレット中央部となるため、本発明の主たる目的
を達成するには補助カソード電流をペレット中央近傍に
配置されたユニットに流入するように、補助カソードリ
ードを配置する必要がある。そこで本実施例では補助カ
ソードリード２４が固定接続された補助カソード電極３
４をペレット中央に配置する構成とし、カソードバッフ
ァ３４に加圧接触させた。これによりペレット面内のゲ
ート配線抵抗によりゲート電流の引抜きが不十分になる
ペレット中央付近のユニットであっても、補助カソード
電流の押し込み効果により、ターンオフ時における負の
カソード電流状態が実現され、アノード電流の落ち込み
が十分なものとなる。従って実施例１で説明したのと同
様、素子は破壊することなくオフ状態に至る。
ージ構成の第５の実施例を示す断面図であり、図１３は
別断面図である。本実施例は実施例１で説明したセンタ
ゲート方式とは異なり、ゲート圧接部３３がペレット周
辺部にリング状に設けられた周辺ゲート方式の場合の例
である。この場合最もゲート電流の引抜きが困難になる
のは、ペレット中央部となるため、本発明の主たる目的
を達成するには補助カソード電流をペレット中央近傍に
配置されたユニットに流入するように、補助カソードリ
ードを配置する必要がある。そこで本実施例では補助カ
ソードリード２４が固定接続された補助カソード電極３
４をペレット中央に配置する構成とし、カソードバッフ
ァ３４に加圧接触させた。これによりペレット面内のゲ
ート配線抵抗によりゲート電流の引抜きが不十分になる
ペレット中央付近のユニットであっても、補助カソード
電流の押し込み効果により、ターンオフ時における負の
カソード電流状態が実現され、アノード電流の落ち込み
が十分なものとなる。従って実施例１で説明したのと同
様、素子は破壊することなくオフ状態に至る。
【００３２】なお本実施例では補助カソード電極３４の
位置を決めるために、カソードバッファに浅い凹部を設
け、これに収まるように補助カソード電極３４を配置し
た。これは補助カソード電極３４の位置決め方法の例で
あり、本発明はこれに限るものではなく、例えばカソー
ドバッファ３２を平坦とした他の方法でもよい。同様の
結果が得られることは明かである。ただし補助カソード
電極３４は可能な限り正確にペレット中央に配置されて
いることが望ましい。またカソードポスト２２と補助カ
ソード３４が直接接することがないように、テフロン等
の絶縁物で補助カソード電極を被覆するのは、本発明の
主たる目的から当然のことである。さらにまた補助カソ
ードリード２４も同様の理由により、カソードポスト２
２に直接接することなく絶縁物で被覆されている必要が
ある。
位置を決めるために、カソードバッファに浅い凹部を設
け、これに収まるように補助カソード電極３４を配置し
た。これは補助カソード電極３４の位置決め方法の例で
あり、本発明はこれに限るものではなく、例えばカソー
ドバッファ３２を平坦とした他の方法でもよい。同様の
結果が得られることは明かである。ただし補助カソード
電極３４は可能な限り正確にペレット中央に配置されて
いることが望ましい。またカソードポスト２２と補助カ
ソード３４が直接接することがないように、テフロン等
の絶縁物で補助カソード電極を被覆するのは、本発明の
主たる目的から当然のことである。さらにまた補助カソ
ードリード２４も同様の理由により、カソードポスト２
２に直接接することなく絶縁物で被覆されている必要が
ある。
【００３３】［実施例６］図１４は本発明によるパッケ
ージ構成の第６の実施例を示す断面図であり、ゲート圧
接部３３がペレット内にリング状に設けられた中間ゲー
ト方式の場合の例である。このためカソードバッファ３
３はゲート圧接部３３をペレットに接触させるためのリ
ング状の空隙が設けられた構造である。この場合最もゲ
ート電流の引抜きが困難になるのは、ペレット中央部及
びペレット周辺部となるため、本発明の主たる目的を達
成するには補助カソード電流をペレット中央近傍に配置
されたユニットとペレット周辺部に配置されたユニット
流入にするように、補助カソードリードを配置する必要
がある。そこで本実施例では補助カソードリード２４が
固定接続された補助カソード電極３４を内側のカソード
バッファ３３の中央に接触させることによりペレット中
央に配置し、かつ外側のリング状のカソードバッファ３
２の周辺に接触させることによりペレット周辺部に配置
する構成とし、カソードバッファ３４に加圧接触させ
た。これによりペレット面内のゲート配線抵抗によりゲ
ート電流の引抜きが不十分になるペレット中央付近及び
ペレット周辺部のユニットであっても、補助カソード電
流の押し込み効果により、ターンオフ時における負のカ
ソード電流状態が実現され、アノード電流の落ち込みが
十分なものとなる。従って実施例１で説明したのと同
様、素子は破壊することなくオフ状態に至る。
ージ構成の第６の実施例を示す断面図であり、ゲート圧
接部３３がペレット内にリング状に設けられた中間ゲー
ト方式の場合の例である。このためカソードバッファ３
３はゲート圧接部３３をペレットに接触させるためのリ
ング状の空隙が設けられた構造である。この場合最もゲ
ート電流の引抜きが困難になるのは、ペレット中央部及
びペレット周辺部となるため、本発明の主たる目的を達
成するには補助カソード電流をペレット中央近傍に配置
されたユニットとペレット周辺部に配置されたユニット
流入にするように、補助カソードリードを配置する必要
がある。そこで本実施例では補助カソードリード２４が
固定接続された補助カソード電極３４を内側のカソード
バッファ３３の中央に接触させることによりペレット中
央に配置し、かつ外側のリング状のカソードバッファ３
２の周辺に接触させることによりペレット周辺部に配置
する構成とし、カソードバッファ３４に加圧接触させ
た。これによりペレット面内のゲート配線抵抗によりゲ
ート電流の引抜きが不十分になるペレット中央付近及び
ペレット周辺部のユニットであっても、補助カソード電
流の押し込み効果により、ターンオフ時における負のカ
ソード電流状態が実現され、アノード電流の落ち込みが
十分なものとなる。従って実施例１で説明したのと同
様、素子は破壊することなくオフ状態に至る。
【００３４】なお補助カソード３４と補助カソードリー
ド２４は実施例５と同様の理由により、カソードポスト
２２に直接接することなく絶縁物で被覆されている必要
がある。
ド２４は実施例５と同様の理由により、カソードポスト
２２に直接接することなく絶縁物で被覆されている必要
がある。
【００３５】［実施例７］図１５は本発明によるパッケ
ージ構成の第７の実施例を示す断面図であり、ゲート圧
接部がペレット中央部と周辺リング状に設けられた複合
ゲート方式の場合の例である。この場合最もゲート電流
の引抜きが困難になるのは、中央のゲート圧接部３３と
ペレット周辺のゲート圧接部３３の中間である。具体的
にはペレット面内のユニットパタン配列により決まり、
中央のゲート圧接部３３と周辺のゲート圧接部３３から
等距離になるとは限らないが、必ずどちらのゲート圧接
部からもゲート電流の引抜きが困難になる中間領域が存
在する。そこで、補助カソード電流をペレットの中央と
周辺との中間に配置されたユニットに流入するように、
補助カソードリードを配置する必要がある。そのため本
実施例では補助カソードリード２４が固定接続されたリ
ング状の補助カソード電極３４をペレットの中央と周辺
部との中間に配置する構成とし、カソードバッファ３４
に加圧接触させた。これによりペレット面内のゲート配
線抵抗によりゲート電流の引抜きが不十分になるペレッ
ト中央とペレット周辺部との中間のユニットであって
も、補助カソード電流の押し込み効果により、ターンオ
フ時における負のカソード電流状態が実現され、アノー
ド電流の落ち込みが十分なものとなる。従って実施例１
で説明したのと同様、素子は破壊することなくオフ状態
に至る。
ージ構成の第７の実施例を示す断面図であり、ゲート圧
接部がペレット中央部と周辺リング状に設けられた複合
ゲート方式の場合の例である。この場合最もゲート電流
の引抜きが困難になるのは、中央のゲート圧接部３３と
ペレット周辺のゲート圧接部３３の中間である。具体的
にはペレット面内のユニットパタン配列により決まり、
中央のゲート圧接部３３と周辺のゲート圧接部３３から
等距離になるとは限らないが、必ずどちらのゲート圧接
部からもゲート電流の引抜きが困難になる中間領域が存
在する。そこで、補助カソード電流をペレットの中央と
周辺との中間に配置されたユニットに流入するように、
補助カソードリードを配置する必要がある。そのため本
実施例では補助カソードリード２４が固定接続されたリ
ング状の補助カソード電極３４をペレットの中央と周辺
部との中間に配置する構成とし、カソードバッファ３４
に加圧接触させた。これによりペレット面内のゲート配
線抵抗によりゲート電流の引抜きが不十分になるペレッ
ト中央とペレット周辺部との中間のユニットであって
も、補助カソード電流の押し込み効果により、ターンオ
フ時における負のカソード電流状態が実現され、アノー
ド電流の落ち込みが十分なものとなる。従って実施例１
で説明したのと同様、素子は破壊することなくオフ状態
に至る。
【００３６】上記各実施例は、加圧接触型の半導体装置
であるため、半導体装置で発生する熱を効率良く放出で
きたり、電極と半導体ペレットを確実に接触できるとい
う利点があり、これにより高い信頼性を持っている。
であるため、半導体装置で発生する熱を効率良く放出で
きたり、電極と半導体ペレットを確実に接触できるとい
う利点があり、これにより高い信頼性を持っている。
【００３７】以上本発明を実施したＧＴＯの例を説明し
た。しかし、本発明は、ＧＴＯに限らず、ターンオフ時
に制御電極から電流を引き抜く半導体装置、例えば静電
誘導サイリスタやバイポーラトランジスタなどにも適用
できる。
た。しかし、本発明は、ＧＴＯに限らず、ターンオフ時
に制御電極から電流を引き抜く半導体装置、例えば静電
誘導サイリスタやバイポーラトランジスタなどにも適用
できる。
【００３８】また、本発明を適用した半導体装置は、パ
ッケージ構造によって遮断大量を向上するので、導通状
態において素子内部におけるオン電流のアンバランスや
オン電圧の増大は起こらない。
ッケージ構造によって遮断大量を向上するので、導通状
態において素子内部におけるオン電流のアンバランスや
オン電圧の増大は起こらない。
【００３９】［実施例８］以下、本発明を適用した半導
体装置を用いた電力変換装置の一例について述べる。
体装置を用いた電力変換装置の一例について述べる。
【００４０】図２１は、実施例１のＧＴＯ（ＳＷ11，Ｓ
Ｗ12，ＳＷ21，ＳＷ22，ＳＷ31，ＳＷ33）を使って構成
した電動機駆動回路用インバータ装置の１例を示す。２
個のＧＴＯ（例えばＳＷ11とＳＷ12）が直列に接続され
て１相分のインバータ単位が構成されている。また各々
のＧＴＯには、フライホイールダイオードＦＤが逆並列
に接続されている。さらに、各々のＧＴＯには、ＧＴＯ
を急峻な電圧の上昇から保護するために、いわゆるスナ
バ回路Ｓが並列に接続される。このスナバ回路は、ダイ
オードＳＤと抵抗ＳＲの並列回路にコンデンサＳＣを直
列に接続したものである。各相における２個のＧＴＯの
直列接続点は、それぞれ交流端子Ｔ3，Ｔ4，Ｔ5に接続
される。各交流端子に３相誘導電動機が接続される。上
アーム側のＧＴＯのアノードは、３個とも共通であり、
直流端子Ｔ1 において直流電圧源の高電位側と接続され
ている。下アーム側のＧＴＯのカソードは、３個とも共
通であり、直流端子Ｔ2 において直流電圧源の低電位側
と接続されている。このような構成の装置において、各
ＧＴＯのスイッチング動作により直流を交流に変換する
ことにより、３相誘導電動機を駆動する。上下アーム側
の各ＧＴＯのゲートとカソード間には、スイッチング動
作を制御するためのゲート回路が接続される。
Ｗ12，ＳＷ21，ＳＷ22，ＳＷ31，ＳＷ33）を使って構成
した電動機駆動回路用インバータ装置の１例を示す。２
個のＧＴＯ（例えばＳＷ11とＳＷ12）が直列に接続され
て１相分のインバータ単位が構成されている。また各々
のＧＴＯには、フライホイールダイオードＦＤが逆並列
に接続されている。さらに、各々のＧＴＯには、ＧＴＯ
を急峻な電圧の上昇から保護するために、いわゆるスナ
バ回路Ｓが並列に接続される。このスナバ回路は、ダイ
オードＳＤと抵抗ＳＲの並列回路にコンデンサＳＣを直
列に接続したものである。各相における２個のＧＴＯの
直列接続点は、それぞれ交流端子Ｔ3，Ｔ4，Ｔ5に接続
される。各交流端子に３相誘導電動機が接続される。上
アーム側のＧＴＯのアノードは、３個とも共通であり、
直流端子Ｔ1 において直流電圧源の高電位側と接続され
ている。下アーム側のＧＴＯのカソードは、３個とも共
通であり、直流端子Ｔ2 において直流電圧源の低電位側
と接続されている。このような構成の装置において、各
ＧＴＯのスイッチング動作により直流を交流に変換する
ことにより、３相誘導電動機を駆動する。上下アーム側
の各ＧＴＯのゲートとカソード間には、スイッチング動
作を制御するためのゲート回路が接続される。
【００４１】本実施例によれば、ＧＴＯの遮断耐量が高
いので、インバータ装置を大電流化できる。さらに、Ｇ
ＴＯの高遮断耐量により、スナバ回路のコンデンサ容量
を小さくすることができるので、スナバ回路の電力損失
が小さくなる。このため、装置が小型化するとともに、
装置の効率が向上する。なお、本電力変換装置において
は、実施例１のＧＴＯのみならず他の実施例のＧＴＯも
用いることができ、この場合も同様な効果がある。
いので、インバータ装置を大電流化できる。さらに、Ｇ
ＴＯの高遮断耐量により、スナバ回路のコンデンサ容量
を小さくすることができるので、スナバ回路の電力損失
が小さくなる。このため、装置が小型化するとともに、
装置の効率が向上する。なお、本電力変換装置において
は、実施例１のＧＴＯのみならず他の実施例のＧＴＯも
用いることができ、この場合も同様な効果がある。
【００４２】
【発明の効果】以上詳述したように、本発明によれば補
助カソードリードをカソードバッファ電極に接触させる
構造としたので、オン電圧の増大等を招くことなく遮断
耐量を高めることができる。これにより、ペレット直径
の増大による素子の大電流化が容易になる。さらに遮断
耐量が高まるので、ＧＴＯ素子の保護回路であるスナバ
回路のコンデンサを小さくでき、スナバの損失を小さく
できるという効果を持つ。
助カソードリードをカソードバッファ電極に接触させる
構造としたので、オン電圧の増大等を招くことなく遮断
耐量を高めることができる。これにより、ペレット直径
の増大による素子の大電流化が容易になる。さらに遮断
耐量が高まるので、ＧＴＯ素子の保護回路であるスナバ
回路のコンデンサを小さくでき、スナバの損失を小さく
できるという効果を持つ。
【図１】本発明の第１の実施例であるパッケージ構造の
縦断面図。
縦断面図。
【図２】図１の別断面図。
【図３】本発明の第１の実施例を説明するパッケージ構
造の部分拡大縦断面図。
造の部分拡大縦断面図。
【図４】本発明の第１の実施例を説明するパッケージ構
造の部分横断面図。
造の部分横断面図。
【図５】本発明の第１の実施例の動作を説明する図。
【図６】本発明の第１の実施例の動作を説明する図。
【図７】本発明の第１の実施例の動作を説明する図。
【図８】本発明の第１の実施例を説明するＧＴＯのター
ンオフ波形図。
ンオフ波形図。
【図９】本発明の第２の実施例を説明するパッケージ構
造の部分拡大縦断面図。
造の部分拡大縦断面図。
【図１０】本発明の第３の実施例を説明するパッケージ
構造の部分拡大縦断面図。
構造の部分拡大縦断面図。
【図１１】本発明の第４の実施例を説明するパッケージ
構造の部分拡大縦断面図。
構造の部分拡大縦断面図。
【図１２】本発明の第５の実施例であるパッケージ構造
の縦断面図。
の縦断面図。
【図１３】図１２の別断面図。
【図１４】本発明の第６の実施例であるパッケージ構成
の縦断面図。
の縦断面図。
【図１５】本発明の第７の実施例であるパッケージ構造
の縦断面図。
の縦断面図。
【図１６】従来例であるパッケージ構造の縦断面図。
【図１７】従来例の動作説明図。
【図１８】従来例の動作説明図。
【図１９】従来例の動作説明図。
【図２０】従来例を説明するＧＴＯのターンオフ波形
図。
図。
【図２１】本発明のＧＴＯを用いた電力変換装置の一
例。
例。
１０…ＧＴＯなどのシリコンペレット、１１，１２…単
位ＧＴＯ、１３…ペレット面内のゲート電極配線、２１
…アノードポスト、２２…パッケージのカソードポス
ト、２３…ゲートリード、２４…補助カソードリード、
３１…アノードバッファ、３２…カソードバッファ、３
３…ゲート圧接部、３４…補助カソード電極、４２…カ
ソードフランジ、５１，５２…カソードポスト内の電気
抵抗、６１，６２，６３，６４…カソードバッファ内の
電気抵抗、８１…カソードフランジ内の抵抗、３４１…
補助カソード引出し部、３４２…補助カソードバッフ
ァ、３４３，３４４…絶縁物、３４５…補助用皿バネ、
３４６…補助カソードの固定ネジ、７１２，７１３，７
１４，７２１，７２２，７２４，７３１，７３２，７３
３…電流。
位ＧＴＯ、１３…ペレット面内のゲート電極配線、２１
…アノードポスト、２２…パッケージのカソードポス
ト、２３…ゲートリード、２４…補助カソードリード、
３１…アノードバッファ、３２…カソードバッファ、３
３…ゲート圧接部、３４…補助カソード電極、４２…カ
ソードフランジ、５１，５２…カソードポスト内の電気
抵抗、６１，６２，６３，６４…カソードバッファ内の
電気抵抗、８１…カソードフランジ内の抵抗、３４１…
補助カソード引出し部、３４２…補助カソードバッフ
ァ、３４３，３４４…絶縁物、３４５…補助用皿バネ、
３４６…補助カソードの固定ネジ、７１２，７１３，７
１４，７２１，７２２，７２４，７３１，７３２，７３
３…電流。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/332 H01L 29/74 - 29/749
Claims (20)
- 【請求項１】半導体ペレットと、 前記半導体ペレット内に流れる電流を制御する制御電極
と、 前記半導体ペレットに接触する電極板と、 前記電極板と加圧接触する外部電極と、 前記制御電極と接触する制御電極リードと、 前記電極板に接触する補助電極リードとを有する半導体
装置 。 - 【請求項２】請求項１に記載の半導体装置において、 前記 電極板と前記補助電極リードとの接触部が、前記電
極板における、前記制御電極リードと前記制御電極との
接触部から最も離れた領域に隣接された半導体装置。 - 【請求項３】請求項１または請求項２に記載の半導体装
置において、前記 制御電極リード及び前記補助電極リードは、制御回
路に接続される半導体装置。 - 【請求項４】請求項１ないし請求項３のいずれか１項に
記載の半導体装置において、前記 制御電極リードと前記制御電極との接触部が前記半
導体ペレットの中央部にあり、前記電極板と前記補助電
極リードとの接触部が前記半導体ペレットの周辺部にあ
る半導体装置。 - 【請求項５】請求項１ないし請求項３のいずれか１項に
記載の半導体装置において、前記 制御電極リードと前記制御電極との接触部が前記半
導体ペレットの周辺部にあり、前記電極板と前記補助電
極リードとの接触部が前記半導体ペレットの中央部にあ
る半導体装置。 - 【請求項６】請求項１ないし請求項３のいずれか１項に
記載の半導体装置において、前記 制御電極リードと前記制御電極との接触部が前記半
導体ペレットの中央部と周辺部の間にあり、前記電極板
と前記補助電極リードとの接触部が前記半導体ペレット
の中央部及び周辺部にある半導体装置。 - 【請求項７】請求項１ないし請求項３のいずれか１項に
記載の半導体装置において、前記 制御電極リードと前記制御電極との接触部が前記半
導体ペレットの中央部及び周辺部にあり、前記電極板と
前記補助電極リードとの接触部が前記半導体ペレットの
中央部と周辺部の間にある半導体装置。 - 【請求項８】請求項１ないし請求項７のいずれか１項に
記載の半導体装置において、前記 電極板と前記補助電極リードは加圧接触している半
導体装置。 - 【請求項９】請求項１ないし請求項７のいずれか１項に
記載の半導体装置において、前記 補助電極リードは、絶縁物を介して前記外部電極に
固定され、さらに前記外部電極を電極板に加圧接触して
いる半導体装置。 - 【請求項１０】半導体ペレットと、 前記半導体ペレット内に流れる電流を制御する制御電極
と、 前記半導体ペレットに接触する電極板と、 前記電極板と加圧接触する外部電極と、 前記制御電極と接触する制御電極リードと、 前記電極板に接触する補助電極リードとを有する半導体
装置のパッケージ構造 。 - 【請求項１１】請求項１０に記載の半導体装置のパッケ
ージ構造において、 前記 電極板における前記補助電極リードとの接触部が、
前記制御電極リードにおける前記制御電極との接触部か
ら最も離れた領域に隣接している半導体装置のパッケー
ジ構造。 - 【請求項１２】請求項１０または請求項１１に記載の半
導体装置のパッケージ構造において、前記 制御電極リード及び前記補助電極リードは、制御回
路に接続される半導体装置のパッケージ構造。 - 【請求項１３】請求項１０ないし請求項１２のいずれか
１項に記載の半導体装置のパッケージ構造において、前記 制御電極リードにおける前記制御電極との接触部が
前記電極板の中央部に配置され、前記電極板と前記補助
電極リードとの接触部が前記電極板の周辺部にある半導
体装置のパッケージ構造。 - 【請求項１４】請求項１０ないし請求項１２のいずれか
１項に記載の半導体装置のパッケージ構造において、前記 制御電極リードにおける前記制御電極との接触部が
前記電極板の外周部に位置し、前記電極板と前記補助電
極リードとの接触部が前記電極板の中央部にある半導体
装置のパッケージ構造。 - 【請求項１５】請求項１０ないし請求項１２のいずれか
１項に記載の半導体装置のパッケージ構造において、前記 制御電極リードにおける前記制御電極との接触部が
前記電極板の中央部と外周部の間に位置し、前記電極板
と前記補助電極リードとの接触部が前記電極板の中央部
及び周辺部にある半導体装置のパッケージ構造。 - 【請求項１６】請求項１０ないし請求項１２のいずれか
１項に記載の半導体装置のパッケージ構造において、前記 制御電極リードにおける前記制御電極との接触部が
前記電極板の中央部及び周辺部に位置し、前記電極板と
前記補助電極リードとの接触部が前記電極板の中央部と
外周部の間にある半導体装置のパッケージ構造。 - 【請求項１７】請求項１０ないし請求項１６のいずれか
１項に記載の半導体装置のパッケージ構造において、前記 電極板と前記補助電極リードは加圧接触される半導
体装置のパッケージ構造。 - 【請求項１８】請求項１０ないし請求項１６のいずれか
１項に記載の半導体装置のパッケージ構造において、前記 補助電極リードは、絶縁物を介して前記外部電極に
固定され、さらに前記外部電極を前記電極板に加圧接触
される半導体装置のパッケージ構造。 - 【請求項１９】一対の直流端子と、 交流出力の相数と同数の交流端子と、 一対の直流端子間に接続され、スイッチング素子と逆極
性のダイオードとの並列回路を有するアームを２個直列
に接続した構成から成り、アームの相互接続点が異なる
交流端子に接続された、交流出力と同数のインバータ単
位と、を備え、 スイッチング素子が、半導体ペレットと、 半導体ペレット内に流れる電流を制御するための制御電
極と、 半導体ペレットに接触する電極板と、 電極板と加圧接触する外部電極と、 制御電極と接触する制御電極リードと、 を備え、 電極板に接触する補助電極リードを設けることを特徴と
する電力変換装置。 - 【請求項２０】一対の直流端子と、交流出力の相数と同
数の交流端子と、 一対の直流端子間に接続され、スイッチング素子と逆極
性のダイオードとの並列回路を有するアームを２個直列
に接続した構成から成り、アームの相互接続点が異なる
交流端子に接続された、交流出力と同数のインバータ単
位と、 を備え、 スイッチング素子が、半導体ペレットと、 半導体ペレット内に流れる電流を制御するための制御電
極と、 半導体ペレットに接触する電極板と、 電極板と加圧接触する外部電極と、 制御電極と接触する制御電極リードと、 を備え、 電極板に接触する補助電極リードを設け、 電極板と補助電極リードとの接触部が、電極板におけ
る、制御電極リードと制御電極との接触部から最も離れ
た領域に隣接していることを特徴とする電力変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17511294A JP3031171B2 (ja) | 1994-07-27 | 1994-07-27 | 半導体装置及びそのパッケージ構造並びに電力変換装置 |
| EP19950305151 EP0694964A3 (en) | 1994-07-27 | 1995-07-24 | Semiconductor device and packaging structure therefor and power inverter with this semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17511294A JP3031171B2 (ja) | 1994-07-27 | 1994-07-27 | 半導体装置及びそのパッケージ構造並びに電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846176A JPH0846176A (ja) | 1996-02-16 |
| JP3031171B2 true JP3031171B2 (ja) | 2000-04-10 |
Family
ID=15990486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17511294A Expired - Lifetime JP3031171B2 (ja) | 1994-07-27 | 1994-07-27 | 半導体装置及びそのパッケージ構造並びに電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0694964A3 (ja) |
| JP (1) | JP3031171B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19739083C2 (de) * | 1997-09-06 | 2001-09-27 | Bosch Gmbh Robert | Gehäuse mit einem planaren Leistungstransistor |
| DE10065495C2 (de) * | 2000-12-28 | 2002-11-14 | Semikron Elektronik Gmbh | Leistungshalbleitermodul |
| EP2161746A1 (en) * | 2008-09-08 | 2010-03-10 | Converteam Technology Ltd | Semiconductor switching devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949709B2 (ja) * | 1979-10-13 | 1984-12-04 | 三菱電機株式会社 | 光点弧サイリスタ装置 |
| JPS56131955A (en) | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| JPS58134470A (ja) * | 1982-02-05 | 1983-08-10 | Meidensha Electric Mfg Co Ltd | 増幅ゲ−ト構造のゲ−トタ−ンオフサイリスタ |
| JPS61281552A (ja) * | 1985-06-06 | 1986-12-11 | Fuji Electric Co Ltd | 光点弧サイリスタ |
| JPH02137371A (ja) | 1988-11-18 | 1990-05-25 | Fuji Electric Co Ltd | ゲートターンオフサイリスタ |
-
1994
- 1994-07-27 JP JP17511294A patent/JP3031171B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-24 EP EP19950305151 patent/EP0694964A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846176A (ja) | 1996-02-16 |
| EP0694964A3 (en) | 1996-07-10 |
| EP0694964A2 (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4492975A (en) | Gate turn-off thyristor stack | |
| JPH0828464B2 (ja) | 電力モジュール | |
| JP3652934B2 (ja) | 電力変換装置 | |
| JPH11155286A (ja) | 電力変換装置 | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| KR20180065888A (ko) | 인버터 내 하이 사이드 스위치용 마이너스 전압의 생성을 위한 장치 및 방법 | |
| JP3031171B2 (ja) | 半導体装置及びそのパッケージ構造並びに電力変換装置 | |
| EP0455322B1 (en) | Semiconductor device | |
| US5652467A (en) | Semiconductor device and package structure therefore and power inverter having semiconductor device | |
| CN111164746A (zh) | 具有故障保护的半导体组合件 | |
| JP2010259139A (ja) | 絶縁ブスバー及びこれを使用した電力変換装置 | |
| JPH0719166Y2 (ja) | 電力変換装置の素子取付構造 | |
| JP5016965B2 (ja) | 電力変換回路、当該導体構造および電力用スイッチング素子 | |
| JP4212694B2 (ja) | 電力変換装置 | |
| JP2001238460A (ja) | 電力変換装置 | |
| US10804189B2 (en) | Power device package structure | |
| JP2005065414A (ja) | インバータ装置 | |
| JP3390679B2 (ja) | インバータ装置 | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| JPH11299240A (ja) | 電力変換装置 | |
| WO2024002248A1 (zh) | 固态电机启动器 | |
| WO2023181493A1 (ja) | 半導体装置、電力変換装置 | |
| JPH07177727A (ja) | 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法 | |
| JP3617764B2 (ja) | インバータ装置 | |
| JPH0515170A (ja) | 電力変換装置 |