JP3024709B2 - 電流形インバータ - Google Patents

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、交流出力端子を共通に
接続した複数の電流形インバ―タの直流電源を共通に出
来る電流形インバ―タに関する。

【０００２】

【従来の技術】図５は従来の電流形インバ―タの構成図
である。図において、１Ａ〜６Ａ，１Ｂ〜６Ｂは例えば
ゲ―トタ―ンオフサイリスタ（ＧＴＯ）など、自己消弧
形のスイッチング素子である。７Ａ，７Ｂはスイッチン
グ素子１Ａ〜６Ａ，１Ｂ〜６Ｂをブリッジ接続して構成
したインバ―タ、８Ａ，８Ｂ，９Ａ，９Ｂはインバ―タ
７Ａ，７Ｂに供給される直流電流を平滑する直流リアク
トルである。以上の１Ａ〜９Ａ，１Ｂ〜９Ｂにより、直
流電流を交流電流に変換する、いわゆる電流形インバ―
タが構成される。１０〜１２はインバ―タ７Ａ，７Ｂの
出力電圧を平滑するコンデンサ、１３は負荷である。１
４はインバ―タ７Ａ，７Ｂの出力電流の位相指令値であ
る。１５は出力電流の位相指令値に従ってインバ―タ７
Ａ，７Ｂの転流を制御する論理回路である。

【０００３】１６Ａはインバ―タ７Ａへ直流電流を供給
する第１の直流電源、１６Ｂはインバ―タ７Ｂへ直流電
流を供給する第２直流電源である。１７はインバ―タ７
Ａ，７Ｂの出力電流振幅指令値である。１８Ａ，１８Ｂ
は直流電源１６Ａ，１６Ｂの出力電流を検出する電流検
出器、１９Ａ，１９Ｂは加算器で、出力電流振幅指令値
１７と、電流検出器１８Ａ，１８Ｂで検出される直流電
源１６Ａ，１６Ｂの出力電流をそれぞれ比較して、その
偏差を検出する。２０Ａ，２０Ｂは電流制御回路で、加
算器１９Ａ，１９Ｂの出力に得られる偏差をそれぞれ増
幅して、直流電源１６Ａ，１６Ｂの出力電流を制御す
る。

【０００４】図６は、図５に示す論理回路１５の詳細構
成図である。図において、１４は図５の１４と同一のイ
ンバ―タ７Ａ，７Ｂの出力電流位相指令値である。２１
Ａ〜２６Ａはインバ―タ７Ａの転流指令、２１Ｂ〜２６
Ｂはインバ―タ７Ｂの転流指令、２７，２９，３０は加
算器、２８は加算器２７の出力を積分する積分器、３
１，３２は一定のバイアス、３３，３４は加算器２９，
３０の出力の変化をパルスに変換するパルス発生器、３
５は出力電流位相決定回路で例えば、パルス発生器３３
の出力パルスを加算し、パルス発生器３４の出力パルス
を減算する１２進可逆カウンタで構成されている。３６
は１２進可逆カウンタ３５の出力電流位相に対応した信
号から前記インバ―タ７Ａのゲ―トを制御しパルス幅制
御された出力電流を得るためのインバ―タ転流指令２１
Ａ〜２６Ａを発生する第１の論理回路で例えばオア回路
で構成されてい。３７も同様に、１２進可逆カウンタ３
５の出力電流位相に対応した信号から前記インバ―タ７
Ｂのゲ―トを制御しパルス幅制御され且つインバ―タ７
Ａの出力電流に対し、３０°遅れの出力電流を得るため
のインバ―タ転流指令２１Ｂ〜２６Ｂを発生する第２の
論理回路で例えばオア回路で構成されている。

【０００５】図７は図５の従来の電流形インバ―タの作
用を説明するための波形図である。以下図５、図６、図
７を参照しながら従来の電流形インバ―タの作用を説明
する。 図において、（イ）は出力電流位相指令値１４
である。（ロ）はインバ―タ７Ａ，７Ｂのスイッチング
状態によって決る出力電流位相である。出力電流位相は
１，２，３，４，５，６，７，８，９，１０，１１，１
２の１２の状態を有し、 ケ―ス１の場合は、 スイッチング素子６Ａ，１Ａ，６Ｂ，１Ｂがオンの状態
を１ スイッチング素子１Ａ，２Ａ，６Ｂ，１Ｂがオンの状態
を２ スイッチング素子１Ａ，２Ａ，１Ｂ，２Ｂがオンの状態
を３ スイッチング素子２Ａ，３Ａ，１Ｂ，２Ｂがオンの状態
を４ スイッチング素子２Ａ，３Ａ，２Ｂ，３Ｂがオンの状態
を５ スイッチング素子３Ａ，４Ａ，２Ｂ，３Ｂがオンの状態
を６ スイッチング素子３Ａ，４Ａ，３Ｂ，４Ｂがオンの状態
を７ スイッチング素子４Ａ，５Ａ，３Ｂ，４Ｂがオンの状態
を８ スイッチング素子４Ａ，５Ａ，４Ｂ，５Ｂがオンの状態
を９ スイッチング素子５Ａ，６Ａ，４Ｂ，５Ｂがオンの状態
を１０ スイッチング素子５Ａ，６Ａ，５Ｂ，６Ｂがオンの状態
を１１ スイッチング素子６Ａ，１Ａ，５Ｂ，６Ｂがオンの状態
を１２ の１２の状態で変化する。 又ケ―ス２の場合は、 スイッチング素子６Ａ，１Ａ，６Ｂ，１Ｂがオンの状態
を１ スイッチング素子６Ａ，１Ａ，１Ｂ，２Ｂがオンの状態
を２ スイッチング素子１Ａ，２Ａ，１Ｂ，２Ｂがオンの状態
を３ スイッチング素子１Ａ，２Ａ，２Ｂ，３Ｂがオンの状態
を４ スイッチング素子２Ａ，３Ａ，２Ｂ，３Ｂがオンの状態
を５ スイッチング素子２Ａ，３Ａ，３Ｂ，４Ｂがオンの状態
を６ スイッチング素子３Ａ，４Ａ，３Ｂ，４Ｂがオンの状態
を７ スイッチング素子３Ａ，４Ａ，４Ｂ，５Ｂがオンの状態
を８ スイッチング素子４Ａ，５Ａ，４Ｂ，５Ｂがオンの状態
を９ スイッチング素子４Ａ，５Ａ，５Ｂ，６Ｂがオンの状態
を１０ スイッチング素子５Ａ，６Ａ，５Ｂ，６Ｂがオンの状態
を１１ スイッチング素子５Ａ，６Ａ，１Ｂ，６Ｂがオンの状態
を１２ の１２の状態で変化する。

【０００６】（ハ）は積分器２８の出力である。出力電
流位相（ロ）より位相指令値（イ）が大きくなると、こ
の偏差が加算器２７で検出され、積分器２８で積分され
る。積分器２８の出力（ハ）は、図に示すように増加
し、時刻ｔ1 において、バイアス３１で設定された正側
の一定値に達すると、加算器２９の出力が変化し、パル
ス発生器３３がパルスを発生し、カウンタ３５の値は１
だけ加算される。その結果、出力電流位相（ロ）が１の
状態から２の状態に変化し、出力電流位相（ロ）が位相
指令値（イ）より大きくなる。この偏差が加算器２７で
検出され、積分器２８で積分される。積分器２８の出力
（ハ）は今度は図に示すように減少し、時刻ｔ2 におい
て、バイアス３２で設定された負側の一定値に達する
と、加算器３０の出力が変化し、パルス発生器３４がパ
ルスを発生し、カウンタ３５の値は１だけ減算される。
その結果、出力電流位相（ロ）が２の状態から１の状態
に変化し、出力電流位相（ロ）が位相指令値（イ）より
小さくなり、積分器２８の出力（ハ）は図に示すように
再び増加する。以上のように、位相指令値（イ）と出力
電流位相（ロ）が比較され、その偏差の積分値（ハ）が
一定の値に達する毎に、出力電流位相（ロ）が増加また
は減少することにより、出力電流位相（ロ）が位相指令
値（イ）に追従して制御される。

【０００７】以上の出力電流位相（ロ）の１〜１２の１
２状態にそれぞれ対応して、カウンタ３５の出力端子１
〜１２がそれぞれ「１」の信号を発生するものとする。
従って、オア回路３６の出力２１Ａは出力電流位相
（ロ）が１２または１のとき、２２Ａは２または３のと
き、２３Ａは４または５のとき、２４Ａは６または７の
とき、２５Ａは８または９のとき、２６Ａは１０または
１１のときそれぞれ「１」となる。また、オア回路３７
の出力２１Ｂは出力電流位相（ロ）が１または２のと
き、２２Ｂは３または４のとき、２３Ｂは５または６の
とき、２４Ｂは７または８のとき、２５Ｂは９または１
０のとき、２６Ｂは１１または１２のときそれぞれ
「１」となる。

【０００８】（ヘ）はインバ―タ７Ａのスイッチング状
態によって決る出力電流位相である。出力電流位相
（ヘ）は２１Ａが「１」の状態を１ａ、２２Ａが「１」
の状態を２ａ、２３Ａが「１」の状態を３ａ、２４Ａが
「１」の状態を４ａ、２５Ａが「１」の状態を５ａ、２
６Ａが「１」の状態を６ａとする。又、状態１ａのとき
スイッチング素子６Ａ，１Ａがオン、状態２ａのとき１
Ａ，２Ａがオン、状態３ａのとき２Ａ，３Ａがオン、状
態４ａのとき３Ａ，４Ａがオン、状態５ａのとき４Ａ，
５Ａがオン、状態６ａのとき５Ａ，６Ａがオンする。

【０００９】（ト）はインバ―タ７Ｂのスイッチング状
態によって決る出力電流位相である。出力電流位相は
（ト）は、２１Ｂが「１」の状態を１ｂ、２２Ｂが
「１」の状態を２ｂ、２３Ｂが「１」の状態を３ｂ、２
４Ｂが「１」の状態を４ｂ、２５Ｂが「１」の状態を５
ｂ、２６Ｂが「１」の状態を６ｂとする。また、状態１
ｂのときスイッチング素子６Ｂ，１Ｂがオン、状態２ｂ
のとき１Ｂ，２Ｂがオン、状態３ｂのとき２Ｂ，３Ｂが
オン、状態４ｂのとき３Ｂ，４Ｂがオン、状態５ｂのと
き４Ｂ，５Ｂがオン、状態６ｂのとき５Ｂ，６Ｂがオン
する。

【００１０】従って、時刻ｔ1 直前までは、２１Ａが
「１」の状態１ａで、この時はインバ―タ７Ａのスイッ
チング素子６Ａ，１Ａがオン、２１Ｂが「１」の状態１
ｂで、この時はインバ―タ７Ｂのスイッチング素子６
Ｂ，１Ｂがオンとなっており、これは前述の１の状態に
相当しており、時刻ｔ1 直前ではスイッチング素子６
Ａ，１Ａ，６Ｂ，１Ｂがオン状態となっている。

【００１１】時刻ｔ1 になると、インバ―タ７Ａは状態
１ａら状態２ａに変るため、スイッチング素子１Ａ，２
Ａがオンとなるが、インバ―タ７Ｂは状態１ｂを継続す
るためスイッチング素子６Ｂ．１Ｂのオン状態は変らな
い。この状態は前述の２の状態に相当しており、時刻ｔ
1 ではスイッチング素子１Ａ，２Ａ，６Ｂ．１Ｂがオン
状態となっている。この２の状態は時刻ｔ1 からｔ2 ま
で続き、時刻ｔ2 直後には再度、１の状態となり、これ
はインバ―タ７Ａでは状態１ａ、インバ―タ７Ｂでは状
態１ｂに相当する。このようにして、時刻ｔ1 から時刻
ｔ3 直前まで１の状態と、２の状態が交互に繰り返され
る

【００１２】時刻ｔ3 になると、インバ―タ７Ａは状態
２ａを継続しているが、インバ―タ７Ｂは状態１ｂから
状態２ｂに変る。この時はインバ―タ７Ａではスイッチ
ング素子１Ａ，２Ａのオン状態は変らないが、インバ―
タ７Ｂではスイッチング素子１Ｂ，２Ｂがオン状態と
な。スイッチング素子１Ａ，２Ａ，１Ｂ，２Ｂののオン
状態は、前述したように３の状態である。

【００１３】以上のように制御することにより、インバ
―タ７ＡのＵ相出力に（チ）に示す電流がインバ―タ７
ＢのＵ相出力に（リ）に示す電流が得られる。（ヌ）は
インバ―タ７ＡのＵ相出力電流（チ）と、インバ―タ７
ＢのＵ相出力電流（リ）の合成値である。

【００１４】図８も、従来の電流形インバ―タの作用を
説明するための波形図で、図７の波形図に対して、より
広範囲の波形を示すために、時間軸を１／２にしたもの
である。図において、（チ），（リ），（ヌ）は、図７
の（チ），（リ），（ヌ）と同一である。

【００１５】（ル）は図５のリアクトル８Ａに流れる電
流である。（オ）は（ヌ）の波形をコンデンサ１０，１
１，１２平滑したＵ相負荷電流波形である。（ワ）はイ
ンバ―タ出力側のＵＶ間線間電圧である。（カ）はイン
バ―タ７Ａの直流電圧、（ヨ）はインバ―タ７Ｂの直流
電圧である。

【００１６】

【発明が解決しようとする課題】以上説明のように、従
来の電流形インバ―タでは、インバ―タ７ＡのＵ相出力
電流（チ）に対して、インバ―タ７ＢのＵ相出力電流
（リ）は３０°遅れて制御される。同様にインバ―タ７
ＡのＶ，Ｗ相出力電流に対して、インバ―タ７ＢのＶ，
Ｗ相出力電流も３０°遅れて制御される。そのため、イ
ンバ―タ７Ａの直流電圧（カ）はインバ―タ７Ｂの直流
電圧（ヨ）より電圧が高くなる。又、前述のケ―ス２の
場合で制御すれば、インバ―タ７Ｂの出力電流に対し
て、インバ―タ７Ａの出力電流は３０°遅れて制御され
るためインバ―タ７Ｂの直流電圧の方がインバ―タ７Ａ
の直流電圧より電圧が高くなる。そのため図５に示すよ
うに、インバ―タ７Ａに電流を供給する第１の直流電源
１６Ａと、インバ―タ７Ｂに電流を供給する第２の直流
電源１６Ｂを別々に設ける必要があり、構成が複雑にな
る欠点があった。また、図５は２重化の場合であるが、
３重化，４重化…の場合については、直流電源が３個，
４個…と多重数だけ必要になり、益々複雑になる欠点が
あった。

【００１７】従って本発明は、以上述べた従来の欠点を
除去するために、インバ―タ７Ａとインバ―タ７Ｂの直
流電圧を平均化して、直流電源を共通化することによ
り、構成を簡単化することができ、更に転流損失を低減
できる電流形インバ―タを提供することを目的とする。
［発明の構成］

【００１８】

【課題を解決するための手段】上記目的を達成するため
に本発明は、直流側正極端子と負極端子がそれぞれ直流
リアクトルを介して共通の直流電源に接続される第１及
び第２のインバ―タと、このインバ―タの出力電流位相
指令と出力電流位相に対応した信号を発生する出力電流
位相決定回路の出力を比較して、その誤差の積分値が正
側の所定値及び負側の所定値に達する毎に、前記出力電
流位相決定回路の出力電流位相を変化させ、この出力電
流位相に対応した信号から前記第１のインバ―タのゲ―
トを制御しパルス幅制御された出力電流を得るための第
１の論理回路と、前記出力電流位相に対応した信号から
前記第２のインバ―タのゲ―トを制御しパルス幅制御さ
れ且つ前記第１のインバ―タの出力電流に対して所定の
位相遅れを持った出力電流を得るための第２の論理回路
と、前記第１の論理回路で前記第２のインバ―タを、前
記第２の論理回路で前記第１のインバ―タのゲ―トも制
御できるように切換える切換回路と、前記誤差の積分値
が正側の所定値或いは負側の所定値のいずれかに達する
毎に発生する信号に基づいて前記切換回路に切換指令を
与える切換指令回路を具備したことを特徴としたもので
ある。

【００１９】

【作用】本発明は前述のように構成することによって、
インバ―タ７Ａは第１の論理回路のみでなく、第２の論
理回路によっても制御され、又インバ―タ７Ｂは第２の
論回路のみでなく、第１の論理回路によっても制御され
るため、即ち、インバ―タ７Ａ及び７Ｂは適宜のタイミ
ングで、前記ケ―ス１及びケ―ス２の状態で制御される
ため、インバ―タ７Ａの直流電圧の平均値とインバ―タ
７Ｂの直流電圧の平均値は等しくなるため、その直流電
源を共通にすることができる。

【００２０】

【実施例】以下本発明の一実施例を図１を参照して説明
する。

【００２１】図１において、１Ａ〜６Ａ，１Ｂ〜６Ｂ，
７Ａ，７Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂ，１０〜１５，１
７は図５で述べた従来実施例の同一記号のものと同一の
もであり、その説明は省略する。１６はインバ―タ７Ａ
及びインバ―タ７Ｂへ直流電流を供給する直流電源であ
る。１８は直流電源１６の出力電流を検出する電流検出
器、１９は加算器で、出力電流振幅指令値１７と、電流
検出器１８で検出される直流電源１６の出力電流を比較
して、その偏差を検出する。２０は電流制御回路で、加
算器１９の出力に得られる偏差を増幅して、直流電源１
６の出力電流を制御する。

【００２２】図２は図１に示す論理回路１５の詳細構成
図である。図において、１４，２１Ａ〜２６Ａ，２１Ｂ
〜２６Ｂ，２７〜３７は図６で述べた従来実施例の同一
記号と同一のものである。３８はインバ―タ７Ａのスイ
ッチング状態とインバ―タ７Ｂのスイッチング状態を切
換える指令を発生する切換指令回路で、３９は変化率検
出回路、４０はアンド回路、４１はオア回路、４２は時
限回路、４３は２進カウンタである。

【００２３】４４はオア回路３６でインバ―タ７Ａ及び
７Ｂを、又オア回路３７でインバ―タ７Ｂ及び７Ａのゲ
―トも制御できるように、オア回路３６、３７の出力を
切換える切換回路で、例えば４５，４６はアンド回路、
４７，４８はオア回路で構成される。図３は、図１、図
２で述べた本発明の一実施例の作用を説明するための波
形図である。

【００２４】以下図１、図２、図３を参照しながら本発
明の一実施例の作用を詳細に説明する。図３において、
（イ），（ロ），（ハ）は図７の（イ），（ロ），
（ハ）と同一のものである。また、カウンタ３５、オア
回路３６，３７の動作は図６で説明したのと同一である
ので説明を省略し、本発明による追加部分の回路の作用
を中心に説明する。

【００２５】（ニ）は２進カウンタ４３のノルマル出
力、（ホ）は２進カウンタ４３のインバ―ス出力で、イ
ンバ―タ７Ａのスイッチング状態とインバ―タ７Ｂのス
イッチング状態を切換える指令信号である。（ニ）は時
刻ｔ1 ，ｔ3 ，ｔ5 …において、（ハ）がバイアス３１
で設定された正側の一定値に達する毎に、パルス発生器
３３の出力パルスが、オア回路４１を経由して２進カウ
ンタ４３に与えられて、状態が反転する。（ニ）は更
に、時刻ｔ11，ｔ12…において、（ハ）の変化率が零に
なる毎に変化率検出回路３９の出力パルスが、アンド回
路４０、オア回路４１を経由して２進カウンタ４３に与
えられて、状態が反転する。

【００２６】時限回路４２は、オア回路４１の出力にパ
ルスが発生してから一定時間、アンド回路４０のパルス
の通過を禁止するためのものである。（ホ）は（ニ）の
反転信号である。

【００２７】以上の（ニ），（ホ）により、切換回路４
４の切換え動作が行われる。即ち、（ニ）が「１」で
（ホ）が「０」のとき、アンド回路４５，４６により、
オア回路３６の出力がオア回路４７に与えられ、オア回
路３７の出力がオア回路４８に与えられる。また、
（ニ）が「０」で（ホ）が「１」のときは、アンド回路
４５，４６によりオア回路３６の出力がオア回路４８に
与えられ、オア回路３７がの出力がオア回路４７に与え
られる。従って、インバ―タ７Ａのスイッチング状態と
ンインバ―タ７Ｂのスイッチング状態が入替ることにな
る。（ヘ）〜（リ）は、図７の（ヘ）〜（リ）と同一部
分の波形であるが、以上の切換制御により、異った波形
になる。（ヌ）は（チ）と（リ）の合成値であるが、こ
れは図７と等しい。 図４は本発明の一実施例の作用を
説明するための波形図で、図３の波形図に対して、より
広範囲の波形を示すために、時間軸を１／２にしたもの
である。図において、（チ），（リ），（ヌ）は図７の
（チ），（リ），（ヌ）と同一のものである。

【００２８】（ル）は図１のリアクトル８Ａに流れる電
流である。（オ）は（ヌ）の波形をコンデンサ１０，１
１，１２で平滑したＵ相負荷電流波形である。（ワ）は
インバ―タ出力側のＵＶ間線間電圧である。（カ）はイ
ンバ―タ７Ａの直流電圧、（ヨ）はインバ―タ７Ｂの直
流電圧である。

【００２９】以上の本発明の電流形インバ―タでは、イ
ンバ―タ７ＡのＵ相出力電流（チ）とインバ―タ７Ｂの
Ｕ相出力電流（リ）は交互にパルス幅制御される。同様
にインバ―タ７ＡのＶ，Ｗ相出力電流と、インバ―タ７
ＢのＶ，Ｗ相出力電流も交互にパルス幅制御される。そ
のため、インバ―タ７Ａの直流電圧（カ）と、インバ―
タ７Ｂの直流電圧（ヨ）は平均値が等しくなるように制
御される。従って、図１に示すようにインバ―タ７Ａと
インバ―タ７Ｂに共通の直流電源１６で電流を供給する
ことができる。

【００３０】また、図３に示すように、インバ―タ７Ａ
のＵ相出力電流（チ）と、インバ―タ７ＢのＵ相出力電
流（リ）は交互にパルス幅制御され、その合成値として
Ｕ相出力電流（ヌ）を得るから、Ｕ相出力電流（ヌ）の
パルス周期に対して（チ）と（リ）のパルス周期は２倍
となり、スイッチング損失による温度上昇を軽減するこ
とができる。

【００３１】

【発明の効果】以上述べたように本発明によれば、交流
出力端子を共通に接続した複数の電流形インバ―タの、
直流電圧の平均値が等しくなるように制御できるから、
複数の電流形インバ―タに対して共通の直流電源で電流
を供給できる。従って、回路構成を簡単にすることがで
きる。また、パルス幅制御の周波数を低くすることがで
きるから、スイッチング損失による温度上昇を軽減する
こともできる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す主回路構成図である。

【図２】本発明の一実施例を示す図１の論理回路の詳細
構成図である。

【図３】本発明の作用を説明するための波形図である。

【図４】本発明の作用を説明するための波形図である。

【図５】従来の実施例を示す主回路構成図である。

【図６】従来の実施例を示す図５の論理回路の詳細構成
図である。

【図７】従来の実施例の作用を説明するための波形図で
ある。

【図８】従来の実施例の作用を説明するための波形図で
ある。

【符号の説明】

１Ａ〜６Ａ，１Ｂ〜６Ｂ…スイッチング素子、７Ａ，７
Ｂ…インバ―タ、８Ａ，８Ｂ，９Ａ，９Ｂ…直流リアク
トル、１０〜１２…コンデンサ、１３…負荷、１４…出
力電流位相指令値、１５…論理回路、１６…直流電源、
１６Ａ…第１の直流電源、１６Ｂ…第２の直流電源、１
７…出力電流振幅指令値、１８，１８Ａ１８Ｂ…電流検
出器、１９，１９Ａ，１９Ｂ…加算器、２０，２０Ａ，
２０Ｂ…電流制御回路、２１Ａ〜２６Ａ，２１Ｂ〜２６
Ｂ…インバ―タ転流指令、２７，２９，３０…加算器、
２８…積分器、３１，３２…バイアス、３３，３４…パ
ルス発生器、３５…１２進カウンタ、３６，３７…オア
回路、３８…切換指令回路、３９…変化率検出回路、４
０…アンド回路、４１…オア回路、４２…時限回路、４
３…２進カウンタ、４４…切換回路、４５，４６…アン
ド回路、４７，４８…オア回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流側正極端子と負極端子がそれぞれ直
   流リアクトルを介して共通の直流電源に接続される第１
   及び第２のインバ―タと、前記インバ―タの出力電流位
   相指令と出力電流位相に対応した信号を発生する出力電
   流位相決定回路の出力を比較して、その誤差の積分値が
   正側の所定値及び負側の所定値に達する毎に、前記出力
   電流位相決定回路の出力電流位相を変化させ、この出力
   電流位相に対応した信号から前記第１のインバ―タのゲ
   ―トを制御しパルス幅制御された出力電流を得るための
   第１の論理回路と、前記出力電流位相に対応した信号か
   ら前記第２のインバ―タのゲ―トを制御しパルス幅制御
   され且つ前記第１のインバ―タの出力電流に対して所定
   の位相遅れを持った出力電流を得るための第２の論理回
   路と、前記第１の論理回路で前記第２のインバ―タを、
   前記第２の論理回路で前記第１のインバ―タのゲ―トも
   制御できるように切換える切換回路と、前記誤差の積分
   値が正側の所定値或いは負側の所定値のいずれかに達す
   る毎に発生する信号に基づいて前記切換回路に切換指令
   を与える切換指令回路を具備して成る電流形インバ―
   タ。