JP4701770B2 - 多相直列多重電力変換装置 - Google Patents

多相直列多重電力変換装置 Download PDF

Info

Publication number
JP4701770B2
JP4701770B2 JP2005082938A JP2005082938A JP4701770B2 JP 4701770 B2 JP4701770 B2 JP 4701770B2 JP 2005082938 A JP2005082938 A JP 2005082938A JP 2005082938 A JP2005082938 A JP 2005082938A JP 4701770 B2 JP4701770 B2 JP 4701770B2
Authority
JP
Japan
Prior art keywords
phase
voltage
voltage command
phase inverter
multiple power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005082938A
Other languages
English (en)
Other versions
JP2006271045A (ja
Inventor
裕吾 只野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2005082938A priority Critical patent/JP4701770B2/ja
Publication of JP2006271045A publication Critical patent/JP2006271045A/ja
Application granted granted Critical
Publication of JP4701770B2 publication Critical patent/JP4701770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、各単相インバータをPWM制御する多相直列多重電力変換装置に係り、特に線間電圧のばらつきや出力電圧の脈動を補正する方式に関する。
インバータ(直流から交流に電力変換する機器)には種々の回路方式があるが、その中でも高電圧に対応する多相交流電圧を出力するインバータには、1組の単相ブリッジ回路で構成されるインバータ(以後単相インバータ)を直列に複数台接続して一相を構成し、前記の単相直列多重インバータの位相をずらして構成される多相直列多重インバータ方式(多相直列多重電力変換装置)がよく用いられる。
直列多重インバータの出力波形を制御するために、それぞれの単相インバータ内のスイッチング素子にONまたはOFFを指示するゲートパルス信号を入力するが、ゲートパルス信号の生成には主にPWM(Pulse Width Modulation)制御方式が採用される。
3相直列多重インバータの構成例を図9に示す。この図では破線ブロックで示す単相インバータを各相(U,V,W)につき3つ直列に接続している。各単相インバータ1U〜1W,2U〜2W,3U〜3Wには直流電圧源が設けられており、これを前記単相インバータで交流電圧に変換する。
4つのスイッチング素子で構成された各単相インバータにより直流電圧を単相交流電圧に変換するが、希望する電圧、周波数の正弦波交流電圧を得るためのスイッチング素子の制御にはPWM制御方式が用いられる。ゲートパルス信号は出力波形の基本波電圧に対応した基本波電圧指令信号と、三角波などのキャリア信号との振幅を比較し、その大小関係から生成される。
このときの直列多重インバータのゲートパルス信号の生成方法には様々な方法があり、一般的なものとしてPS(Phase Shift)方式、PD(Phase Disposition)方式、VCD(Voltage Command Distribution)方式がある(例えば、特許文献1、非特許文献1、および特許文献2参照)。
また、VCD方式と異なり、電圧指令はそのままで、キャリア信号の配置を加工する方式がある(例えば、非特許文献2参照)。この方式は、基本的にはPD方式のように各段の位相を一致させているが、段ごとにスイッチングの順番を変えて利用率が均一となるようなキャリア信号の波形を生成している。VCD方式と同じく、線間電圧歪みの低減とユニット利用率均一化が実現できる。
特許第3316801号 電気学会論文誌D 121巻4号p476-p483 平成13年 電圧ダイレクトインバータのPWM制御法 特開2002−58257 D.Kang,Y.Lee,B.Suh,C.Chui and D.Hyum:貼ochAn improved carrirwave-based SVPWM method using phase voltage redundancies for generalized multilevel inverter topology能och,in proc.IEEE PEC'00,pp.542-548(2000)
図9に示す高圧ダイレクトインバータは、実用上では各単相インバータ1U〜1W,2U〜2W,3U〜3Wの直流電源は交流電源から整流して得る。例えば、図10に具体的な回路構成例を示すように、各単相インバータの入力側は、高調波電流抑制のため、1台の多相変圧器4を共通の交流電源とし、その各二次側巻線からそれぞれ各単相インバータ1U〜1W,2U〜2W,3U〜3Wに交流電力を供給し、これを単相インバータの整流回路でそれぞれ整流し、平滑コンデンサで平滑する。
このとき、多相変圧器4の巻数やインピーダンスの影響で二次側の各巻線の出力電圧値にばらつきが出てしまう。このため、各単相インバータにおける整流後の直流電圧値に影響を与え、各相、各段の間で出力電圧にばらつきが生じる。また、直流電圧がばらつくと電源周波数や指令周波数により、整流後の直流側の平滑コンデンサ容量が不足する単相インバータがでることで、直流電圧に脈動が生じる。
これらの影響は、結果としてモータ等の負荷に与える出力電圧の脈動原因となり、安定な制御を行うための弊害となる。
したがって、図9のような直列多重化した各単相インバータの直流電圧のばらつきは、線間電圧のばらつきにつながり、結果として出力電圧の脈動や高調波増加等を招き、電動機制御性能に悪影響を及ぼす。これらを防止するには、直流電圧のばらつきや脈動を抑制する必要がある。
本発明の目的は、単相インバータの直流電圧のばらつきや出力電圧の脈動を補正できる多相直列多重電力変換装置を提供することにある。
前記の多相直列多重電力変換装置(図9)は、入力側が多相変圧器+ダイオード整流回路で構成されており、PWMコンバータのように直流出力電流または電圧を制御できない。したがって、各単相インバータの直流電圧は、単純に入力電圧を三相ダイオードによる整流+平滑化した電圧値で固定となる。しかし、実際は多相化した変圧器の巻数、インピーダンスのばらつきがあり、装置出力側の各相・各段で微妙な差を生じるため、先に述べたような問題が発生する。
また、PWMコンバータのように電流または電圧制御できないということは、直流電圧検出値と目標値の偏差を取ってAVR(自動電圧制御)を行うといったようなフィードバック制御ができないことを意味する。ばらつきを補正するためには、直流電圧検出値からフィードフォワード補償器を介して目標値に補正する指令値を与える必要がある。つまり、検出値をV、目標値をV*とすると、最終的な電圧指令値V*’=V*/Vで与えればよい。直流電圧値自体の補正はできないが、上述の制御によりPWM制御信号のパルス幅を調整することで、基本的に平均値をバランスさせることができる。
以上のことから、本発明は、基本的には、各単相インバータの直流電圧を検出し、この検出値と直流電圧目標値とが一致するようPWM制御信号(ゲートパルス)のデューティ比を制御すること、すなわち、電圧指令をフィードフォワード的に制御することにより、各相出力の線間電圧のばらつきや出力電圧の脈動を補正するようにしたもので、以下の構成を特徴とする。
(1)半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、同じ相の各単相インバータに共通した基本波電圧指令信号とキャリア信号との振幅比較によって前記各単相インバータをPWM制御する多相直列多重電力変換装置において、
前記各単相インバータの直流電圧を個別に検出し、各相別の前記直流電圧の加算値と直流電圧目標値とが一致するよう前記基本波電圧指令信号を補正する補正手段を備えたことを特徴とする。
(2)半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、同じ相の各単相インバータに個別の基本波電圧指令信号とキャリア信号との振幅比較によって前記各単相インバータをPWM制御する多相直列多重電力変換装置において、
前記各単相インバータの直流電圧を個別に検出し、各相別の単相インバータ毎の前記直流電圧と直流電圧目標値とがそれぞれ一致するよう電圧指令を個別に補正する補正手段を備えたことを特徴とする。
(3)半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、同じ相の各単相インバータに個別の基本波電圧指令信号とキャリア信号との振幅比較によって前記各単相インバータをPWM制御する多相直列多重電力変換装置において、
前記各単相インバータの直流電圧を個別に検出し、各相別の前記直流電圧の加算値と直流電圧目標値とが一致するよう電圧指令を補正する第1の補正手段と、
前記各単相インバータの直流電圧を個別に検出し、各相別の単相インバータ毎の前記直流電圧と直流電圧目標値とがそれぞれ一致するよう前記第1の補正手段で補正した前記電圧指令を個別に補正する第2の補正手段を備えたことを特徴とする。
(4)各相別の各単相インバータの電圧指令を個別に補正し、PWMゲートパルス信号の位相が同位相となるよう同じレベル領域に制限するリミッタ手段をそれぞれ備えたことを特徴とする。
(5)前記リミッタ手段は、各相別の前記各基本波電圧指令信号のいずれか1つでもリミッタ領域に入ったときに、同じ相のすべての補正基本波電圧指令信号を強制的に基準基本波電圧指令信号に戻す手段を備えたことを特徴とする。
(6)前記リミッタ手段は、各相別の前記各基本波電圧指令信号のいずれか1つでもリミッタ領域に入ったときに、補正した電圧指令の誤差分を同じ相の他段の補正した電圧指令に加減算補正して各基本波電圧指令信号を連続的に変化させる手段を備えたことを特徴とする。
以上のとおり、本発明によれば、各単相インバータの直流電圧を検出し、この検出値と直流電圧目標値とが一致するようPWM制御信号のデューティ比を制御するようにしたため、装置出力側の各相の線間電圧のばらつきを無くし、出力電圧の脈動も防止できる。
(実施形態1)
本実施形態では、各単相インバータによる多重インバータをCPS方式で制御する場合において、各ユニットの直流電圧を検出して、その加算結果(3段直列の場合は3段分の合計)と相の直流電圧目標値とが一致するよう、つまり偏差が零になるよう、電圧指令を補正することにより相間の電圧アンバランスや脈動を補正する。
図1は、主回路とPWM制御回路の構成を示す。主回路は図9と同様に、3相直列多重インバータ構成とし、PWM制御回路はU相の構成を示すが、V相,W相でも同様の構成で同じ振幅の電圧指令値を与える。
同図において、加算器11は、U相の各単相インバータ1U、2U、3Uから個別に検出する直流電圧検出値Vdc1〜Vdc3を加算してU相の3段分の直流電圧3Vdc(=Vdc1+Vdc2+Vdc3)を求める。逆数変換器12は3段分の直流電圧値の逆数(1/3Vdc)を求め、乗算器13は直流電圧目標値3Vdc*に逆数(1/3Vdc)を乗算することで両者の電圧比率k(3Vdc*/3Vdc)を求める。乗算器14は、電圧指令Vrefを比率k倍することで、補正後電圧指令値k(Vref)を求める。比較器15は、補正後電圧指令値k(vref)とキャリア信号との振幅比較により、各単相インバータ1U、2U,3UのPWMゲート信号を生成し、各単相インバータにおけるPWMパルス出力のデューティ比を制御する。
なお、キャリア信号は、搬送波位相選択方式(CPS:キャリア・フェイズ・シフト方式)を用いて生成する。このCPS方式は、PWM制御において、U,V,W相の線間電圧波形に2レベル分の電圧変化をしていると、この部分での大きな電圧変化はインバータの負荷となるモータの絶縁を劣化、及び破壊させる原因となるため、これを防止しようとするものであり、例えば、本願出願人は既に提案している(特願2004−85925)。
このCPS方式は、回路構成は、図2に例を示すように、出力波形の基本波電圧指令信号Vu*,Vv*,Vw*とキャリア信号との振幅比較により生成したPWMゲートパルス信号で出力波形を制御する多相直列多重電力変換装置において、任意の1相を基準として、その基準相と他相との相電圧パルスに位相ずれが発生したとき、基準相の相電圧パルスの位相と他相の相電圧パルスの位相とが同位相となるように、位相差をもつキャリア信号郡の内から1つのキャリア信号を選択する(切り替える)方法、または基準相と他相との基本波電圧指令信号に位相ずれが発生したとき、基準相の相電圧パルスの位相と他相の相電圧パルスの位相とが同位相となるように、キャリア信号の位相を切り替える方法とする。
図1において、領域判別部16は、相電圧毎の電圧指令のレベル領域を判別し(図3参照)、この領域判別結果に応じて、CPS制御部17はキャリア郡生成部18が生成する各キャリア信号から前記の方法に従って1つの位相をもつキャリア信号を選択し、これをキャリア比較部15のキャリア信号とする。これにより、単相インバータでのデッドタイムの影響や2段変化問題を解消する。
(実施形態2)
前記の実施形態1では、相電圧全体(3段分加算値)で補正するため、線間電圧のバランスを基本的に保つことができる。しかし、3段分の加算値は常に補正されるものの、1段ずつのバランスは考慮していないので、例えば図3で、level5を出力する際に負荷供給している段の組合わせは、1段目と2段目、1段目と3段目、2段目と3段目という3つのパターンがある。このようなときに、各段の直流電圧値がアンバランスであると、同じlevel5であっても各パターンで誤差を生じることになる。
したがって、より一層厳密に平均値を補正するために、本実施形態では、図4に構成図を示すように、各段個別の検出直流電圧をそれぞれ逆数変換部121〜123によって逆数を得、これらを乗算器131〜133によって直流電圧目標値Vdc*との電圧比率k1〜k3を求め、これらを乗算器141〜143において電圧指令Vrefに乗じることで各段別の補正後電圧指令値を与え、これらを各段別の比較器151〜153で比較することで各段別のゲート信号を得る。これによって直流電圧誤差分のパルス幅補正を行う。
ここで、上記の個別の電圧指令Vrefを生成してそのままキャリア比較を行うと、相電圧指令単位で制御することを前提としたCPS方式の2段変化防止ロジックの条件を満たすことができなくなる。例えば、1段目は30°キャリア位相がシフトしているが、他の段はシフトしていないといった状態が一時的に生じ、その期間では2段変化を完全に防止できる条件となっている保証がない。
そこで、本実施形態では図4に示すように、レベル領域移行のロジックに関しては、元々の目標値を基準指令値として、各段の補正指令値は常に基準指令値と同じレベル領域となるようにリミッタ処理部191〜193を追加する。このリミッタ処理部191〜193によるリミッタ処理は、図5に示すように、1段目と2段目の各段補正後電圧指令kVref1、kVref2が境界レベルを超えようとするときに、それらが同じレベル領域になるよう、一方を境界レベル以上に、他方を境界レベル以下に制限する。なお、領域判別は元々の電圧指令Vrefを参照する。
本実施形態によれば、リミッタ処理により、レベル境界近傍での厳密な電圧補正は犠牲となるが、レベル領域移行は各段で同時に行われることになり、CPS方式の2段変化防止条件に悪影響を与えずに直流電圧の各段のばらつきを補正することができる。
(実施形態3)
前記の実施形態2では、各段に個別の補正指令を与えることにより、結果として相内の各段の直流電圧(3段加算分)のアンバランスによる電動機制御特性を改善する方式であるが、相間のアンバランスが大きいと、それを補償しようとするため、各段の補正指令値が基準指令値と大幅にずれてリミッタのかかる期間も長くなる。
そこで、本実施形態では、図6に構成図を示すように、実施形態1と2を組み合わせて、まずは3段分の加算値から3相バランスがとれた補正後電圧指令値kVrefを生成し、その補正後電圧指令値を基に実施形態2と同様の各段補正電圧指令値を生成する。つまり、予め相間アンバランスを補正した補正後電圧指令値を用いることにより、各段補正電圧指令値がリミッタにかかる期間を減少させることができる。20は直流電圧目標値Vdc*を3倍する乗算器である。
(実施形態4)
前記の実施形態2,3における境界レベル近傍のリミッタがかかる期間では、3相の厳密なバランスが保てない。
そこで、本実施形態では、3相のバランス(各相間で3段分の和が常に等しいこと)を最優先し、各段の補正した電圧指令のうち、どれか1つでもリミッタ領域に入った場合は、図7に示すように、3段分すべての補正した電圧指令を強制的に基準電圧指令に戻す。
これにより、リミッタ領域以外では実施形態3と同様の効果が得られ、リミッタ領域内では実施形態1と同様の効果が得られる。
(実施形態5)
前記の実施形態4は、リミック領域内で強制的に基準電圧指令に戻すため、不連続的な変化が起こる。
そこで、本実施形態では、図8に示すように、連続的に変化しつつ3相バランスを維持するように、リミッタで生じた誤差分を他段の補正した電圧指令に加減算補正する。
図8において、リミッタ領域1のとき、Vref1’がリミッタでカットされた分Aを、Vref2’の分Bとして加算し、平均値バランスをkVrefに一致させる。同様に、リミッタ領域2のとき、Vref2’が本来の値よりも上昇している分Cを、Vref1’の分Dとして減算し、平均値バランスをkVrefに一致させる。これにより、不連続な変化が起こらなくなり、究極的に脈動を減少させることができる。
なお、図8ではVref3の分を考慮していないが、同様の手法で3段分について加算と減算を行えばよい。
以上までの実施形態においては、検出直流電圧と直流電圧目標値との比率によって電圧指令を補正する場合を示すが、これらの偏差を零にする補正方式であればよい。例えば、偏差を電圧指令に加減算する構成とすることができる。
また、実施形態では、基本波電圧指令信号とキャリア信号の構成にはCPS制御方式を採用する場合を示したが、PS方式、PD方式、VCD方式として同等の作用効果を得ることができる。
本発明の実施形態1を示す主回路とPWM制御回路の構成図。 CPS方式の構成例。 電圧指令のレベル領域判別の例。 本発明の実施形態2を示す主回路とPWM制御回路の構成図。 実施形態2のリミッタ処理。 本発明の実施形態3を示す主回路とPWM制御回路の構成図。 実施形態4のリミッタ処理。 実施形態5のリミッタ処理。 直列多重3相インバータ構成例(3多重)。 実際の主回路構成例(従来)。
符号の説明
1U〜1W,2U〜2W,3U〜3W 単相インバータ
4 入力多相変圧器
11 加算器
12 逆数変換器
13、131〜133 乗算器
14、141〜143 乗算器
15、151〜153 比較器
16 領域判別部
17 CPS制御部
18 キャリア郡
19、191〜193 リミッタ処理部
20 乗算器

Claims (6)

  1. 半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、同じ相の各単相インバータに共通した基本波電圧指令信号とキャリア信号との振幅比較によって前記各単相インバータをPWM制御する多相直列多重電力変換装置において、
    前記各単相インバータの直流電圧を個別に検出し、各相別の前記直流電圧の加算値と直流電圧目標値とが一致するよう前記基本波電圧指令信号を補正する補正手段を備えたことを特徴とする多相直列多重電力変換装置。
  2. 半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、同じ相の各単相インバータに個別の基本波電圧指令信号とキャリア信号との振幅比較によって前記各単相インバータをPWM制御する多相直列多重電力変換装置において、
    前記各単相インバータの直流電圧を個別に検出し、各相別の単相インバータ毎の前記直流電圧と直流電圧目標値とがそれぞれ一致するよう電圧指令を個別に補正する補正手段を備えたことを特徴とする多相直列多重電力変換装置。
  3. 半導体式単相インバータを複数個直列接続して各相をそれぞれ構成し、同じ相の各単相インバータに個別の基本波電圧指令信号とキャリア信号との振幅比較によって前記各単相インバータをPWM制御する多相直列多重電力変換装置において、
    前記各単相インバータの直流電圧を個別に検出し、各相別の前記直流電圧の加算値と直流電圧目標値とが一致するよう電圧指令を補正する第1の補正手段と、
    前記各単相インバータの直流電圧を個別に検出し、各相別の単相インバータ毎の前記直流電圧と直流電圧目標値とがそれぞれ一致するよう前記第1の補正手段で補正した前記電圧指令を個別に補正する第2の補正手段を備えたことを特徴とする多相直列多重電力変換装置。
  4. 各相別の各単相インバータの電圧指令を個別に補正し、PWMゲートパルス信号の位相が同位相となるよう同じレベル領域に制限するリミッタ手段をそれぞれ備えたことを特徴とする請求項1〜3のいずれか1項に記載の多相直列多重電力変換装置。
  5. 前記リミッタ手段は、各相別の前記各基本波電圧指令信号のいずれか1つでもリミッタ領域に入ったときに、同じ相のすべての補正基本波電圧指令信号を強制的に基準基本波電圧指令信号に戻す手段を備えたことを特徴とする請求項4に記載の多相直列多重電力変換装置。
  6. 前記リミッタ手段は、各相別の前記各基本波電圧指令信号のいずれか1つでもリミッタ領域に入ったときに、補正した電圧指令の誤差分を同じ相の他段の補正した電圧指令に加減算補正して各基本波電圧指令信号を連続的に変化させる手段を備えたことを特徴とする請求項4に記載の多相直列多重電力変換装置。
JP2005082938A 2005-03-23 2005-03-23 多相直列多重電力変換装置 Expired - Fee Related JP4701770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005082938A JP4701770B2 (ja) 2005-03-23 2005-03-23 多相直列多重電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082938A JP4701770B2 (ja) 2005-03-23 2005-03-23 多相直列多重電力変換装置

Publications (2)

Publication Number Publication Date
JP2006271045A JP2006271045A (ja) 2006-10-05
JP4701770B2 true JP4701770B2 (ja) 2011-06-15

Family

ID=37206417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082938A Expired - Fee Related JP4701770B2 (ja) 2005-03-23 2005-03-23 多相直列多重電力変換装置

Country Status (1)

Country Link
JP (1) JP4701770B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2779892C1 (ru) * 2019-09-06 2022-09-14 Мейденша Корпорейшн Устройство управления последовательным мультиплексным инвертором

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5351390B2 (ja) * 2007-06-15 2013-11-27 東芝三菱電機産業システム株式会社 電力変換装置
JP5230207B2 (ja) * 2008-01-07 2013-07-10 三菱重工業株式会社 双方向電力変換器およびその制御方法
JP5528730B2 (ja) * 2009-06-29 2014-06-25 三菱電機株式会社 電力変換装置
JP5828818B2 (ja) * 2012-09-07 2015-12-09 東芝三菱電機産業システム株式会社 電力変換装置
JP5408327B2 (ja) * 2012-11-02 2014-02-05 富士電機株式会社 電力変換装置
JP6323270B2 (ja) * 2014-09-11 2018-05-16 株式会社明電舎 セル多重電圧形インバータの磁極位置推定方法
SG11201912207RA (en) * 2017-06-16 2020-01-30 Tae Technologies Inc Multi-level hysteresis voltage controllers for voltage modulators and methods for control thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003189475A (ja) * 2001-12-20 2003-07-04 Fuji Electric Co Ltd 系統連系電力変換装置
JP2004208397A (ja) * 2002-12-25 2004-07-22 Hitachi Ltd 電力変換装置とその制御方法
JP2005057909A (ja) * 2003-08-06 2005-03-03 Mitsubishi Electric Corp 電圧変動補償装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003189475A (ja) * 2001-12-20 2003-07-04 Fuji Electric Co Ltd 系統連系電力変換装置
JP2004208397A (ja) * 2002-12-25 2004-07-22 Hitachi Ltd 電力変換装置とその制御方法
JP2005057909A (ja) * 2003-08-06 2005-03-03 Mitsubishi Electric Corp 電圧変動補償装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2779892C1 (ru) * 2019-09-06 2022-09-14 Мейденша Корпорейшн Устройство управления последовательным мультиплексным инвертором

Also Published As

Publication number Publication date
JP2006271045A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
RU2499349C2 (ru) Блок управления силовым инвертором преобразования постоянного тока в переменный ток схемы резонансного силового преобразователя, в частности преобразователя постоянного тока в постоянный ток, для использования в цепях генератора высокого напряжения современного устройства компьютерной томографии или рентгенографической системы
US9705416B2 (en) LLC balancing
US7952896B2 (en) Power conversion architecture with zero common mode voltage
JP4701770B2 (ja) 多相直列多重電力変換装置
US7433216B2 (en) Voltage control and harmonic minimization of multi-level converter
JP6134733B2 (ja) 多相変換器システムおよび方法
WO2007129456A1 (ja) 電力変換装置
JP6919058B2 (ja) 電力変換装置
JP2014068498A (ja) 電力変換装置の制御方法
JP2017077061A (ja) 制御器および交流電動機駆動装置
WO2015102049A1 (ja) 電力変換装置
JP2015154693A (ja) 電力変換装置の制御方法
KR102066162B1 (ko) Dc 링크 전압 불평형 보상 장치
Nguyen et al. Predictive nearest-level control algorithm for modular multilevel converters with reduced harmonic distortion
JP2016046962A (ja) マルチレベル電力変換装置
JP7367662B2 (ja) 電力変換装置および電力変換装置の制御方法
WO2016114330A1 (ja) 5レベル電力変換器および制御方法
JP2012005202A (ja) 三相電力変換装置
JP5787053B2 (ja) 3相v結線コンバータの制御装置
JP2013048503A (ja) 多重マトリックスコンバータ装置とその制御方法
JP2005080414A (ja) 電力変換装置及びそれを用いたパワーコンディショナ
JP7202244B2 (ja) 電力変換装置
Zare et al. A multi-pulse front-end rectifier system with electronic phase-shifting for harmonic mitigation in motor drive applications
KR101936564B1 (ko) 멀티레벨 인버터 제어장치
JP2007097394A (ja) 電力変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

R150 Certificate of patent or registration of utility model

Ref document number: 4701770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees