JP3022535B1 - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JP3022535B1 JP3022535B1 JP10358046A JP35804698A JP3022535B1 JP 3022535 B1 JP3022535 B1 JP 3022535B1 JP 10358046 A JP10358046 A JP 10358046A JP 35804698 A JP35804698 A JP 35804698A JP 3022535 B1 JP3022535 B1 JP 3022535B1
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- secondary coil
- effect transistor
- fet
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Abstract
【要約】
【課題】 ＦＥＴのサージ電圧および電圧の損失を防止
する同期整流回路を提供する。 【解決手段】 整流側ＦＥＴ８は、ゲート電極がトラン
ス７の２次側コイルの正極端子に接続され、ドレイン電
極がトランス７の２次側コイルの負極端子に接続されて
いる。還流側ＦＥＴ９は、ドレイン電極がトランス７の
２次側コイルの正極端子に接続され、ゲート電極がトラ
ンス７の２次側コイルの負極端子に直流バイアスカット
コンデンサ１３およびゲート電圧クランプ用ＦＥＴ１４
を介して接続されている。直流バイアスカットコンデン
サ１３およびゲート電圧クランプ用ＦＥＴ１４は、還流
側ＦＥＴ９のターンオフを速くする。以上の構成によ
り、ＦＥＴのサージ電圧および電圧の損失を防止するこ
とができる。
する同期整流回路を提供する。 【解決手段】 整流側ＦＥＴ８は、ゲート電極がトラン
ス７の２次側コイルの正極端子に接続され、ドレイン電
極がトランス７の２次側コイルの負極端子に接続されて
いる。還流側ＦＥＴ９は、ドレイン電極がトランス７の
２次側コイルの正極端子に接続され、ゲート電極がトラ
ンス７の２次側コイルの負極端子に直流バイアスカット
コンデンサ１３およびゲート電圧クランプ用ＦＥＴ１４
を介して接続されている。直流バイアスカットコンデン
サ１３およびゲート電圧クランプ用ＦＥＴ１４は、還流
側ＦＥＴ９のターンオフを速くする。以上の構成によ
り、ＦＥＴのサージ電圧および電圧の損失を防止するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、同期整流回路に関
し、特にＤＣ−ＤＣコンバータ等において用いられる同
期整流回路に関する。
し、特にＤＣ−ＤＣコンバータ等において用いられる同
期整流回路に関する。
【０００２】
【従来の技術】従来より、電源の高効率化のために、同
期整流回路が用いられている。この種の同期整流回路と
して、特開平４−１５０７７７号公報に記載されている
ものがある。この同期整流回路は、トランスの２次側コ
イルに接続されている整流側電界効果トランジスタ（整
流側ＦＥＴ）と、還流側電圧効果トランジスタ（還流側
ＦＥＴ）と、を有して構成される。
期整流回路が用いられている。この種の同期整流回路と
して、特開平４−１５０７７７号公報に記載されている
ものがある。この同期整流回路は、トランスの２次側コ
イルに接続されている整流側電界効果トランジスタ（整
流側ＦＥＴ）と、還流側電圧効果トランジスタ（還流側
ＦＥＴ）と、を有して構成される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例に示される同期整流回路においては、整流側ＦＥＴ
と還流側ＦＥＴとのターンオフが遅いため、瞬間的に整
流側ＦＥＴと還流側ＦＥＴとが同時にオンする時間があ
るから、ＦＥＴのサージ電圧および電圧の損失を引き起
こしているという問題がある。
来例に示される同期整流回路においては、整流側ＦＥＴ
と還流側ＦＥＴとのターンオフが遅いため、瞬間的に整
流側ＦＥＴと還流側ＦＥＴとが同時にオンする時間があ
るから、ＦＥＴのサージ電圧および電圧の損失を引き起
こしているという問題がある。
【０００４】本発明の目的は、ＦＥＴのサージ電圧およ
び電圧の損失を防止することができる同期整流回路を提
供することにある。
び電圧の損失を防止することができる同期整流回路を提
供することにある。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、トランスの２次側コイルに
接続されている整流側電界効果トランジスタと還流側電
圧効果トランジスタとを有し、整流側電界効果トランジ
スタは、ゲート電極がトランスの２次側コイルの正極端
子に接続され、ドレイン電極がトランスの２次側コイル
の負極端子に接続され、還流側電圧効果トランジスタ
は、ドレイン電極がトランスの２次側コイルの正極端子
に接続され、ゲート電極がトランスの２次側コイルの負
極端子に接続されている同期整流回路において、還流側
電圧効果トランジスタのゲート電極とトランスの２次側
コイルの負極端子との間に接続されている直流バイアス
カットコンデンサと、還流側電圧効果トランジスタのゲ
ート電極と直流バイアスカットコンデンサとの間に接続
されているゲート電圧クランプ回路と、を有することを
特徴とする。
に、請求項１記載の発明は、トランスの２次側コイルに
接続されている整流側電界効果トランジスタと還流側電
圧効果トランジスタとを有し、整流側電界効果トランジ
スタは、ゲート電極がトランスの２次側コイルの正極端
子に接続され、ドレイン電極がトランスの２次側コイル
の負極端子に接続され、還流側電圧効果トランジスタ
は、ドレイン電極がトランスの２次側コイルの正極端子
に接続され、ゲート電極がトランスの２次側コイルの負
極端子に接続されている同期整流回路において、還流側
電圧効果トランジスタのゲート電極とトランスの２次側
コイルの負極端子との間に接続されている直流バイアス
カットコンデンサと、還流側電圧効果トランジスタのゲ
ート電極と直流バイアスカットコンデンサとの間に接続
されているゲート電圧クランプ回路と、を有することを
特徴とする。
【０００６】請求項２記載の発明は、トランスの２次側
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの２次側コイル
の正極端子に接続され、ドレイン電極がトランスの２次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの２次側コイルの正
極端子に接続され、ゲート電極がトランスの２次側コイ
ルの負極端子に接続されている同期整流回路において、
整流側電界効果トランジスタのゲート電極とトランスの
２次側コイルの正極端子との間に接続されている直流バ
イアスカットコンデンサと、整流側電圧効果トランジス
タのゲート電極と直流バイアスカットコンデンサとの間
に接続されているゲート電圧クランプ回路と、を有する
ことを特徴とする。
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの２次側コイル
の正極端子に接続され、ドレイン電極がトランスの２次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの２次側コイルの正
極端子に接続され、ゲート電極がトランスの２次側コイ
ルの負極端子に接続されている同期整流回路において、
整流側電界効果トランジスタのゲート電極とトランスの
２次側コイルの正極端子との間に接続されている直流バ
イアスカットコンデンサと、整流側電圧効果トランジス
タのゲート電極と直流バイアスカットコンデンサとの間
に接続されているゲート電圧クランプ回路と、を有する
ことを特徴とする。
【０００７】請求項３記載の発明は、トランスの２次側
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの２次側コイル
の正極端子に接続され、ドレイン電極がトランスの２次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの２次側コイルの正
極端子に接続され、ゲート電極がトランスの２次側コイ
ルの負極端子に接続されている同期整流回路において、
還流側電圧効果トランジスタのゲート電極とトランスの
２次側コイルの負極端子との間に接続されている第１の
直流バイアスカットコンデンサと、整流側電界効果トラ
ンジスタのゲート電極とトランスの２次側コイルの正極
端子との間に接続されている第２の直流バイアスカット
コンデンサと、還流側電圧効果トランジスタのゲート電
極と第１の直流バイアスカットコンデンサとの間に接続
されている第１のゲート電圧クランプ回路と、整流側電
界効果トランジスタのゲート電極と第２の直流バイアス
カットコンデンサとの間に接続されている第２のゲート
電圧クランプ回路と、を有することを特徴とする。
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの２次側コイル
の正極端子に接続され、ドレイン電極がトランスの２次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの２次側コイルの正
極端子に接続され、ゲート電極がトランスの２次側コイ
ルの負極端子に接続されている同期整流回路において、
還流側電圧効果トランジスタのゲート電極とトランスの
２次側コイルの負極端子との間に接続されている第１の
直流バイアスカットコンデンサと、整流側電界効果トラ
ンジスタのゲート電極とトランスの２次側コイルの正極
端子との間に接続されている第２の直流バイアスカット
コンデンサと、還流側電圧効果トランジスタのゲート電
極と第１の直流バイアスカットコンデンサとの間に接続
されている第１のゲート電圧クランプ回路と、整流側電
界効果トランジスタのゲート電極と第２の直流バイアス
カットコンデンサとの間に接続されている第２のゲート
電圧クランプ回路と、を有することを特徴とする。
【０００８】
【発明の実施の形態】次に、添付図面を参照して本発明
の実施形態である同期整流回路を詳細に説明する。図１
から図３を参照すると、本発明の同期整流回路の実施の
形態が示されている。
の実施形態である同期整流回路を詳細に説明する。図１
から図３を参照すると、本発明の同期整流回路の実施の
形態が示されている。
【０００９】図１は、本発明の第１の実施形態である同
期整流回路の構成を示す回路図である。図１に示すよう
に、本発明の第１の実施形態である同期整流回路は、ト
ランス７の１次側コイルに接続されている１次側のスイ
ッチング回路としてのアクティブクランプ回路と、トラ
ンス７の２次側コイルに接続されている整流回路とを有
している。
期整流回路の構成を示す回路図である。図１に示すよう
に、本発明の第１の実施形態である同期整流回路は、ト
ランス７の１次側コイルに接続されている１次側のスイ
ッチング回路としてのアクティブクランプ回路と、トラ
ンス７の２次側コイルに接続されている整流回路とを有
している。
【００１０】１次側のアクティブクランプ回路は、主ス
イッチ３と、補助スイッチ５と、クランプコンデンサ６
と、を有して構成される。トランス７の１次側コイルに
は、入力電源１が接続されている。トランス７の１次側
コイルの負極端子と入力電源１との間に主スイッチ３が
接続されている。補助スイッチ５とクランプコンデンサ
６との直列接続体が、トランス７の１次側コイルに並列
に接続されている。主スイッチ３のゲート電極には、ゲ
ート信号発生回路２が接続されている。また、補助スイ
ッチ５のゲート電極には、ゲート信号発生回路４が接続
されている。主スイッチ３のゲート電極および補助スイ
ッチ５のゲート電極には、ゲート信号発生回路２および
ゲート信号発生回路４により交互にゲート信号が与えら
れて交互にオンされる。
イッチ３と、補助スイッチ５と、クランプコンデンサ６
と、を有して構成される。トランス７の１次側コイルに
は、入力電源１が接続されている。トランス７の１次側
コイルの負極端子と入力電源１との間に主スイッチ３が
接続されている。補助スイッチ５とクランプコンデンサ
６との直列接続体が、トランス７の１次側コイルに並列
に接続されている。主スイッチ３のゲート電極には、ゲ
ート信号発生回路２が接続されている。また、補助スイ
ッチ５のゲート電極には、ゲート信号発生回路４が接続
されている。主スイッチ３のゲート電極および補助スイ
ッチ５のゲート電極には、ゲート信号発生回路２および
ゲート信号発生回路４により交互にゲート信号が与えら
れて交互にオンされる。
【００１１】２次側の整流回路は、整流側ＦＥＴ８と、
還流側ＦＥＴ９と、平滑用コイル１０と、平滑用コンデ
ンサ１１と、負荷１２と、直流バイアスカットコンデン
サ１３と、ゲート電圧クランプ用ＦＥＴ１４と、ゲート
電圧クランプ用電源１５と、を有して構成される。
還流側ＦＥＴ９と、平滑用コイル１０と、平滑用コンデ
ンサ１１と、負荷１２と、直流バイアスカットコンデン
サ１３と、ゲート電圧クランプ用ＦＥＴ１４と、ゲート
電圧クランプ用電源１５と、を有して構成される。
【００１２】整流側ＦＥＴト８は、ゲート電極がトラン
ス７の２次側コイルの正極端子に接続され、ドレイン電
極がトランス７の２次側コイルの負極端子に接続されて
いる。還流側ＦＥＴ９のドレイン電極は、トランス７の
２次側コイルの正極端子に接続されている。還流側ＦＥ
Ｔ９のゲート電極は、トランス７の２次側コイルの負極
端子に直流バイアスカットコンデンサ１３とゲート電圧
クランプ用ＦＥＴ１４とを介して接続されている。ゲー
ト電圧クランプ用ＦＥＴ１４のドレイン電極には直流バ
イアスカットコンデンサ１３が接続されている。ゲート
電圧クランプ用ＦＥＴ１４のソース電極には還流側ＦＥ
Ｔ９のゲート電極が接続されている。ゲート電圧クラン
プ用ＦＥＴ１４のゲート電極にはゲート電圧クランプ用
電源１５が接続されている。平滑用コイル１０は、還流
側ＦＥＴ９のドレイン電極と負荷１２との間に接続され
ている。平滑用コンデンサ１１は、負荷１２と並列に接
続されている。
ス７の２次側コイルの正極端子に接続され、ドレイン電
極がトランス７の２次側コイルの負極端子に接続されて
いる。還流側ＦＥＴ９のドレイン電極は、トランス７の
２次側コイルの正極端子に接続されている。還流側ＦＥ
Ｔ９のゲート電極は、トランス７の２次側コイルの負極
端子に直流バイアスカットコンデンサ１３とゲート電圧
クランプ用ＦＥＴ１４とを介して接続されている。ゲー
ト電圧クランプ用ＦＥＴ１４のドレイン電極には直流バ
イアスカットコンデンサ１３が接続されている。ゲート
電圧クランプ用ＦＥＴ１４のソース電極には還流側ＦＥ
Ｔ９のゲート電極が接続されている。ゲート電圧クラン
プ用ＦＥＴ１４のゲート電極にはゲート電圧クランプ用
電源１５が接続されている。平滑用コイル１０は、還流
側ＦＥＴ９のドレイン電極と負荷１２との間に接続され
ている。平滑用コンデンサ１１は、負荷１２と並列に接
続されている。
【００１３】平滑用コイル１０と平滑用コンデンサ１１
とは、平滑回路を構成している。ゲート電圧クランプ用
ＦＥＴ１４とゲート電圧クランプ用電源１５とは、ゲー
ト電圧クランプ回路を構成している。このゲート電圧ク
ランプ回路は、例えば、ＵＳＰ５，５９０，０３２（Ｗ
ａｙｎｅ Ｂｏｗｍａｎ）に記載されている。
とは、平滑回路を構成している。ゲート電圧クランプ用
ＦＥＴ１４とゲート電圧クランプ用電源１５とは、ゲー
ト電圧クランプ回路を構成している。このゲート電圧ク
ランプ回路は、例えば、ＵＳＰ５，５９０，０３２（Ｗ
ａｙｎｅ Ｂｏｗｍａｎ）に記載されている。
【００１４】次に、本発明の第１の実施形態である同期
整流回路の動作を図１および図２に基づいて説明する。
１次側のアクティブクランプ回路の主スイッチ３と補助
スイッチ５とが交互にオンされると、図２に示すように
主スイッチ３の両端電圧Ｖ１は、ＶＩＮ／（１−Ｄ）の
振幅の矩形波となる。ここで、比率Ｄはスイッチング周
期Ｔに対する主スイッチ３のオン期間ＴＯＮの比率Ｄ＝
ＴＯＮ／Ｔである。トランス７の２次側コイルには、ト
ランス巻数比に比例した矩形波電圧が発生し、この矩形
波電圧を整流側ＦＥＴ８と還流側ＦＥＴ９とで整流し、
さらに平滑回路を構成する平滑用コイル１０と平滑用コ
ンデンサ１１で平滑して出力する。
整流回路の動作を図１および図２に基づいて説明する。
１次側のアクティブクランプ回路の主スイッチ３と補助
スイッチ５とが交互にオンされると、図２に示すように
主スイッチ３の両端電圧Ｖ１は、ＶＩＮ／（１−Ｄ）の
振幅の矩形波となる。ここで、比率Ｄはスイッチング周
期Ｔに対する主スイッチ３のオン期間ＴＯＮの比率Ｄ＝
ＴＯＮ／Ｔである。トランス７の２次側コイルには、ト
ランス巻数比に比例した矩形波電圧が発生し、この矩形
波電圧を整流側ＦＥＴ８と還流側ＦＥＴ９とで整流し、
さらに平滑回路を構成する平滑用コイル１０と平滑用コ
ンデンサ１１で平滑して出力する。
【００１５】還流側ＦＥＴ９は、トランス７の負極の端
子電圧Ｖ２（−）をゲート電圧に利用する。このＶ２
（−）に直流バイアスカットコンデンサ１３を接続する
と、コンデンサ１３の一方の端子電圧Ｖ３は正負に振れ
る電圧波形となる。負側に振れることで、還流側ＦＥＴ
９のターンオフを速くすることができる。
子電圧Ｖ２（−）をゲート電圧に利用する。このＶ２
（−）に直流バイアスカットコンデンサ１３を接続する
と、コンデンサ１３の一方の端子電圧Ｖ３は正負に振れ
る電圧波形となる。負側に振れることで、還流側ＦＥＴ
９のターンオフを速くすることができる。
【００１６】さらに、直流バイアスカットコンデンサ１
３と還流側ＦＥＴ９のゲート電極との間にゲート電圧ク
ランプ回路を挿入することにより、Ｖ３の正電圧を低く
抑える（波形Ｖ４）ことができる。これにより、Ｖ３が
負へ振れる時間を短くし、還流側ＦＥＴ９のターンオフ
を速くすることができる。
３と還流側ＦＥＴ９のゲート電極との間にゲート電圧ク
ランプ回路を挿入することにより、Ｖ３の正電圧を低く
抑える（波形Ｖ４）ことができる。これにより、Ｖ３が
負へ振れる時間を短くし、還流側ＦＥＴ９のターンオフ
を速くすることができる。
【００１７】次に、本発明の第２の実施形態である同期
整流回路を図３に基づいて説明する。本発明の第２の実
施形態においては、図１の本発明の第１の実施形態と同
じ構成要素には同じ参照符号が付されている。図３に示
すように、本発明の第２の実施形態である同期整流回路
は、本発明の第１の実施形態の同期整流回路において、
直流バイアスカットコンデンサ１６およびゲート電圧ク
ランプ用ＦＥＴ１７を追加してなるものである。
整流回路を図３に基づいて説明する。本発明の第２の実
施形態においては、図１の本発明の第１の実施形態と同
じ構成要素には同じ参照符号が付されている。図３に示
すように、本発明の第２の実施形態である同期整流回路
は、本発明の第１の実施形態の同期整流回路において、
直流バイアスカットコンデンサ１６およびゲート電圧ク
ランプ用ＦＥＴ１７を追加してなるものである。
【００１８】直流バイアスカットコンデンサ１６は、ト
ランス７の２次側コイルの正極端子とゲート電圧クラン
プ用ＦＥＴ１７のソース電極に接続されている。ゲート
電圧クランプ用ＦＥＴ１７のドレイン電極が整流側ＦＥ
Ｔ８のゲート電極に接続されている。ゲート電圧クラン
プ用ＦＥＴ１７のゲート電極にはゲート電圧クランプ用
電源１５に接続されている。ゲート電圧クランプ用ＦＥ
Ｔ１７とゲート電圧クランプ用電源１５とは、ゲート電
圧クランプ回路を構成している。これにより、還流側Ｆ
ＥＴ９と同様に整流側ＦＥＴ８のターンオフを速くする
ことができる。
ランス７の２次側コイルの正極端子とゲート電圧クラン
プ用ＦＥＴ１７のソース電極に接続されている。ゲート
電圧クランプ用ＦＥＴ１７のドレイン電極が整流側ＦＥ
Ｔ８のゲート電極に接続されている。ゲート電圧クラン
プ用ＦＥＴ１７のゲート電極にはゲート電圧クランプ用
電源１５に接続されている。ゲート電圧クランプ用ＦＥ
Ｔ１７とゲート電圧クランプ用電源１５とは、ゲート電
圧クランプ回路を構成している。これにより、還流側Ｆ
ＥＴ９と同様に整流側ＦＥＴ８のターンオフを速くする
ことができる。
【００１９】
【発明の効果】以上の説明により明らかなように、本発
明の同期整流回路によれば、還流側ＦＥＴおよび整流側
ＦＥＴの少なくとも１つのターンオフを速くすることが
できるから、ＦＥＴのサージ電圧および電圧の損失を防
止することができる。
明の同期整流回路によれば、還流側ＦＥＴおよび整流側
ＦＥＴの少なくとも１つのターンオフを速くすることが
できるから、ＦＥＴのサージ電圧および電圧の損失を防
止することができる。
【図１】本発明の第１の実施形態である同期整流回路を
示す電気回路図である。
示す電気回路図である。
【図２】図１の同期整流回路の動作を説明するための信
号の波形図である。
号の波形図である。
【図３】本発明の第２の実施形態である同期整流回路を
示す電気回路図である。
示す電気回路図である。
１ 入力電源 ２ ゲート信号発生回路 ３ 主スイッチ ４ ゲート信号発生回路 ５ 補助スイッチ ６ コンデンサ ７ トランス ８ 整流側ＦＥＴ ９ 還流側ＦＥＴ １０ 平滑用コイル １１ 平滑用コンデンサ １２ 負荷 １３ 直流バイアスカットコンデンサ １４ ゲート電圧クランプ用ＦＥＴ １５ ゲート電圧クランプ用電源 １６ 直流バイアスカットコンデンサ １７ ゲート電圧クランプ用ＦＥＴ
Claims (3)
- 【請求項１】 トランスの２次側コイルに接続されてい
る整流側電界効果トランジスタと還流側電圧効果トラン
ジスタとを有し、 前記整流側電界効果トランジスタは、ゲート電極が前記
トランスの２次側コイルの正極端子に接続され、ドレイ
ン電極が前記トランスの２次側コイルの負極端子に接続
され、 前記還流側電圧効果トランジスタは、ドレイン電極が前
記トランスの２次側コイルの正極端子に接続され、ゲー
ト電極が前記トランスの２次側コイルの負極端子に接続
されている同期整流回路において、 前記還流側電圧効果トランジスタのゲート電極と前記ト
ランスの２次側コイルの負極端子との間に接続されてい
る直流バイアスカットコンデンサと、 前記還流側電圧効果トランジスタのゲート電極と前記直
流バイアスカットコンデンサとの間に接続されているゲ
ート電圧クランプ回路と、 を有することを特徴とする同期整流回路。 - 【請求項２】 トランスの２次側コイルに接続されてい
る整流側電界効果トランジスタと還流側電圧効果トラン
ジスタとを有し、 前記整流側電界効果トランジスタは、ゲート電極が前記
トランスの２次側コイルの正極端子に接続され、ドレイ
ン電極が前記トランスの２次側コイルの負極端子に接続
され、 前記還流側電圧効果トランジスタは、ドレイン電極が前
記トランスの２次側コイルの正極端子に接続され、ゲー
ト電極が前記トランスの２次側コイルの負極端子に接続
されている同期整流回路において、 前記整流側電界効果トランジスタのゲート電極と前記ト
ランスの２次側コイルの正極端子との間に接続されてい
る直流バイアスカットコンデンサと、 前記整流側電圧効果トランジスタのゲート電極と前記直
流バイアスカットコンデンサとの間に接続されているゲ
ート電圧クランプ回路と、 を有することを特徴とする同期整流回路。 - 【請求項３】 トランスの２次側コイルに接続されてい
る整流側電界効果トランジスタと還流側電圧効果トラン
ジスタとを有し、 前記整流側電界効果トランジスタは、ゲート電極が前記
トランスの２次側コイルの正極端子に接続され、ドレイ
ン電極が前記トランスの２次側コイルの負極端子に接続
され、 前記還流側電圧効果トランジスタは、ドレイン電極が前
記トランスの２次側コイルの正極端子に接続され、ゲー
ト電極が前記トランスの２次側コイルの負極端子に接続
されている同期整流回路において、 前記還流側電圧効果トランジスタのゲート電極と前記ト
ランスの２次側コイルの負極端子との間に接続されてい
る第１の直流バイアスカットコンデンサと、 前記整流側電界効果トランジスタのゲート電極と前記ト
ランスの２次側コイルの正極端子との間に接続されてい
る第２の直流バイアスカットコンデンサと、 前記還流側電圧効果トランジスタのゲート電極と前記第
１の直流バイアスカットコンデンサとの間に接続されて
いる第１のゲート電圧クランプ回路と、 前記整流側電界効果トランジスタのゲート電極と前記第
２の直流バイアスカットコンデンサとの間に接続されて
いる第２のゲート電圧クランプ回路と、 を有することを特徴とする同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10358046A JP3022535B1 (ja) | 1998-12-16 | 1998-12-16 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10358046A JP3022535B1 (ja) | 1998-12-16 | 1998-12-16 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3022535B1 true JP3022535B1 (ja) | 2000-03-21 |
| JP2000184723A JP2000184723A (ja) | 2000-06-30 |
Family
ID=18457264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10358046A Expired - Fee Related JP3022535B1 (ja) | 1998-12-16 | 1998-12-16 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022535B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081952A (ja) * | 2007-09-26 | 2009-04-16 | Yokogawa Electric Corp | 同期整流駆動回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088602B2 (en) * | 2001-01-25 | 2006-08-08 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
| FR2826523B1 (fr) * | 2001-06-25 | 2003-12-19 | Cit Alcatel | Redresseur synchrone auto-commande |
-
1998
- 1998-12-16 JP JP10358046A patent/JP3022535B1/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081952A (ja) * | 2007-09-26 | 2009-04-16 | Yokogawa Electric Corp | 同期整流駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000184723A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781420A (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
| EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| JPH11262263A (ja) | スイッチング電源装置 | |
| US6061254A (en) | Forward converter with active clamp circuit | |
| JPH11146640A (ja) | スイッチング電源用整流回路およびこの整流回路を用いたスイッチング電源 | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3022535B1 (ja) | 同期整流回路 | |
| Dheeraj et al. | Comparison of active clamping circuits for isolated forward converter | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP3328671B2 (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
| JP2003189622A (ja) | スイッチング電源装置 | |
| JP3063823B2 (ja) | 電源回路 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3095003B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JPH08275508A (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP3341441B2 (ja) | スイッチング電源装置 | |
| JPH05268762A (ja) | 昇圧型アクティブフィルタ回路 | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP3366588B2 (ja) | 同期整流コンバータ | |
| JP2004147404A (ja) | 同期整流式フォワードコンバータのドライブ回路 | |
| JPS62104477A (ja) | フリ−ホイル用ｆｅｔの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| LAPS | Cancellation because of no payment of annual fees |