JP3022535B1 - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JP3022535B1 JP3022535B1 JP10358046A JP35804698A JP3022535B1 JP 3022535 B1 JP3022535 B1 JP 3022535B1 JP 10358046 A JP10358046 A JP 10358046A JP 35804698 A JP35804698 A JP 35804698A JP 3022535 B1 JP3022535 B1 JP 3022535B1
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- secondary coil
- effect transistor
- fet
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Abstract
【要約】
【課題】 FETのサージ電圧および電圧の損失を防止
する同期整流回路を提供する。 【解決手段】 整流側FET8は、ゲート電極がトラン
ス7の2次側コイルの正極端子に接続され、ドレイン電
極がトランス7の2次側コイルの負極端子に接続されて
いる。還流側FET9は、ドレイン電極がトランス7の
2次側コイルの正極端子に接続され、ゲート電極がトラ
ンス7の2次側コイルの負極端子に直流バイアスカット
コンデンサ13およびゲート電圧クランプ用FET14
を介して接続されている。直流バイアスカットコンデン
サ13およびゲート電圧クランプ用FET14は、還流
側FET9のターンオフを速くする。以上の構成によ
り、FETのサージ電圧および電圧の損失を防止するこ
とができる。
する同期整流回路を提供する。 【解決手段】 整流側FET8は、ゲート電極がトラン
ス7の2次側コイルの正極端子に接続され、ドレイン電
極がトランス7の2次側コイルの負極端子に接続されて
いる。還流側FET9は、ドレイン電極がトランス7の
2次側コイルの正極端子に接続され、ゲート電極がトラ
ンス7の2次側コイルの負極端子に直流バイアスカット
コンデンサ13およびゲート電圧クランプ用FET14
を介して接続されている。直流バイアスカットコンデン
サ13およびゲート電圧クランプ用FET14は、還流
側FET9のターンオフを速くする。以上の構成によ
り、FETのサージ電圧および電圧の損失を防止するこ
とができる。
Description
【0001】
【発明の属する技術分野】本発明は、同期整流回路に関
し、特にDC−DCコンバータ等において用いられる同
期整流回路に関する。
し、特にDC−DCコンバータ等において用いられる同
期整流回路に関する。
【0002】
【従来の技術】従来より、電源の高効率化のために、同
期整流回路が用いられている。この種の同期整流回路と
して、特開平4−150777号公報に記載されている
ものがある。この同期整流回路は、トランスの2次側コ
イルに接続されている整流側電界効果トランジスタ(整
流側FET)と、還流側電圧効果トランジスタ(還流側
FET)と、を有して構成される。
期整流回路が用いられている。この種の同期整流回路と
して、特開平4−150777号公報に記載されている
ものがある。この同期整流回路は、トランスの2次側コ
イルに接続されている整流側電界効果トランジスタ(整
流側FET)と、還流側電圧効果トランジスタ(還流側
FET)と、を有して構成される。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来例に示される同期整流回路においては、整流側FET
と還流側FETとのターンオフが遅いため、瞬間的に整
流側FETと還流側FETとが同時にオンする時間があ
るから、FETのサージ電圧および電圧の損失を引き起
こしているという問題がある。
来例に示される同期整流回路においては、整流側FET
と還流側FETとのターンオフが遅いため、瞬間的に整
流側FETと還流側FETとが同時にオンする時間があ
るから、FETのサージ電圧および電圧の損失を引き起
こしているという問題がある。
【0004】本発明の目的は、FETのサージ電圧およ
び電圧の損失を防止することができる同期整流回路を提
供することにある。
び電圧の損失を防止することができる同期整流回路を提
供することにある。
【0005】
【課題を解決するための手段】前記課題を解決するため
に、請求項1記載の発明は、トランスの2次側コイルに
接続されている整流側電界効果トランジスタと還流側電
圧効果トランジスタとを有し、整流側電界効果トランジ
スタは、ゲート電極がトランスの2次側コイルの正極端
子に接続され、ドレイン電極がトランスの2次側コイル
の負極端子に接続され、還流側電圧効果トランジスタ
は、ドレイン電極がトランスの2次側コイルの正極端子
に接続され、ゲート電極がトランスの2次側コイルの負
極端子に接続されている同期整流回路において、還流側
電圧効果トランジスタのゲート電極とトランスの2次側
コイルの負極端子との間に接続されている直流バイアス
カットコンデンサと、還流側電圧効果トランジスタのゲ
ート電極と直流バイアスカットコンデンサとの間に接続
されているゲート電圧クランプ回路と、を有することを
特徴とする。
に、請求項1記載の発明は、トランスの2次側コイルに
接続されている整流側電界効果トランジスタと還流側電
圧効果トランジスタとを有し、整流側電界効果トランジ
スタは、ゲート電極がトランスの2次側コイルの正極端
子に接続され、ドレイン電極がトランスの2次側コイル
の負極端子に接続され、還流側電圧効果トランジスタ
は、ドレイン電極がトランスの2次側コイルの正極端子
に接続され、ゲート電極がトランスの2次側コイルの負
極端子に接続されている同期整流回路において、還流側
電圧効果トランジスタのゲート電極とトランスの2次側
コイルの負極端子との間に接続されている直流バイアス
カットコンデンサと、還流側電圧効果トランジスタのゲ
ート電極と直流バイアスカットコンデンサとの間に接続
されているゲート電圧クランプ回路と、を有することを
特徴とする。
【0006】請求項2記載の発明は、トランスの2次側
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの2次側コイル
の正極端子に接続され、ドレイン電極がトランスの2次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの2次側コイルの正
極端子に接続され、ゲート電極がトランスの2次側コイ
ルの負極端子に接続されている同期整流回路において、
整流側電界効果トランジスタのゲート電極とトランスの
2次側コイルの正極端子との間に接続されている直流バ
イアスカットコンデンサと、整流側電圧効果トランジス
タのゲート電極と直流バイアスカットコンデンサとの間
に接続されているゲート電圧クランプ回路と、を有する
ことを特徴とする。
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの2次側コイル
の正極端子に接続され、ドレイン電極がトランスの2次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの2次側コイルの正
極端子に接続され、ゲート電極がトランスの2次側コイ
ルの負極端子に接続されている同期整流回路において、
整流側電界効果トランジスタのゲート電極とトランスの
2次側コイルの正極端子との間に接続されている直流バ
イアスカットコンデンサと、整流側電圧効果トランジス
タのゲート電極と直流バイアスカットコンデンサとの間
に接続されているゲート電圧クランプ回路と、を有する
ことを特徴とする。
【0007】請求項3記載の発明は、トランスの2次側
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの2次側コイル
の正極端子に接続され、ドレイン電極がトランスの2次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの2次側コイルの正
極端子に接続され、ゲート電極がトランスの2次側コイ
ルの負極端子に接続されている同期整流回路において、
還流側電圧効果トランジスタのゲート電極とトランスの
2次側コイルの負極端子との間に接続されている第1の
直流バイアスカットコンデンサと、整流側電界効果トラ
ンジスタのゲート電極とトランスの2次側コイルの正極
端子との間に接続されている第2の直流バイアスカット
コンデンサと、還流側電圧効果トランジスタのゲート電
極と第1の直流バイアスカットコンデンサとの間に接続
されている第1のゲート電圧クランプ回路と、整流側電
界効果トランジスタのゲート電極と第2の直流バイアス
カットコンデンサとの間に接続されている第2のゲート
電圧クランプ回路と、を有することを特徴とする。
コイルに接続されている整流側電界効果トランジスタと
還流側電圧効果トランジスタとを有し、整流側電界効果
トランジスタは、ゲート電極がトランスの2次側コイル
の正極端子に接続され、ドレイン電極がトランスの2次
側コイルの負極端子に接続され、還流側電圧効果トラン
ジスタは、ドレイン電極がトランスの2次側コイルの正
極端子に接続され、ゲート電極がトランスの2次側コイ
ルの負極端子に接続されている同期整流回路において、
還流側電圧効果トランジスタのゲート電極とトランスの
2次側コイルの負極端子との間に接続されている第1の
直流バイアスカットコンデンサと、整流側電界効果トラ
ンジスタのゲート電極とトランスの2次側コイルの正極
端子との間に接続されている第2の直流バイアスカット
コンデンサと、還流側電圧効果トランジスタのゲート電
極と第1の直流バイアスカットコンデンサとの間に接続
されている第1のゲート電圧クランプ回路と、整流側電
界効果トランジスタのゲート電極と第2の直流バイアス
カットコンデンサとの間に接続されている第2のゲート
電圧クランプ回路と、を有することを特徴とする。
【0008】
【発明の実施の形態】次に、添付図面を参照して本発明
の実施形態である同期整流回路を詳細に説明する。図1
から図3を参照すると、本発明の同期整流回路の実施の
形態が示されている。
の実施形態である同期整流回路を詳細に説明する。図1
から図3を参照すると、本発明の同期整流回路の実施の
形態が示されている。
【0009】図1は、本発明の第1の実施形態である同
期整流回路の構成を示す回路図である。図1に示すよう
に、本発明の第1の実施形態である同期整流回路は、ト
ランス7の1次側コイルに接続されている1次側のスイ
ッチング回路としてのアクティブクランプ回路と、トラ
ンス7の2次側コイルに接続されている整流回路とを有
している。
期整流回路の構成を示す回路図である。図1に示すよう
に、本発明の第1の実施形態である同期整流回路は、ト
ランス7の1次側コイルに接続されている1次側のスイ
ッチング回路としてのアクティブクランプ回路と、トラ
ンス7の2次側コイルに接続されている整流回路とを有
している。
【0010】1次側のアクティブクランプ回路は、主ス
イッチ3と、補助スイッチ5と、クランプコンデンサ6
と、を有して構成される。トランス7の1次側コイルに
は、入力電源1が接続されている。トランス7の1次側
コイルの負極端子と入力電源1との間に主スイッチ3が
接続されている。補助スイッチ5とクランプコンデンサ
6との直列接続体が、トランス7の1次側コイルに並列
に接続されている。主スイッチ3のゲート電極には、ゲ
ート信号発生回路2が接続されている。また、補助スイ
ッチ5のゲート電極には、ゲート信号発生回路4が接続
されている。主スイッチ3のゲート電極および補助スイ
ッチ5のゲート電極には、ゲート信号発生回路2および
ゲート信号発生回路4により交互にゲート信号が与えら
れて交互にオンされる。
イッチ3と、補助スイッチ5と、クランプコンデンサ6
と、を有して構成される。トランス7の1次側コイルに
は、入力電源1が接続されている。トランス7の1次側
コイルの負極端子と入力電源1との間に主スイッチ3が
接続されている。補助スイッチ5とクランプコンデンサ
6との直列接続体が、トランス7の1次側コイルに並列
に接続されている。主スイッチ3のゲート電極には、ゲ
ート信号発生回路2が接続されている。また、補助スイ
ッチ5のゲート電極には、ゲート信号発生回路4が接続
されている。主スイッチ3のゲート電極および補助スイ
ッチ5のゲート電極には、ゲート信号発生回路2および
ゲート信号発生回路4により交互にゲート信号が与えら
れて交互にオンされる。
【0011】2次側の整流回路は、整流側FET8と、
還流側FET9と、平滑用コイル10と、平滑用コンデ
ンサ11と、負荷12と、直流バイアスカットコンデン
サ13と、ゲート電圧クランプ用FET14と、ゲート
電圧クランプ用電源15と、を有して構成される。
還流側FET9と、平滑用コイル10と、平滑用コンデ
ンサ11と、負荷12と、直流バイアスカットコンデン
サ13と、ゲート電圧クランプ用FET14と、ゲート
電圧クランプ用電源15と、を有して構成される。
【0012】整流側FETト8は、ゲート電極がトラン
ス7の2次側コイルの正極端子に接続され、ドレイン電
極がトランス7の2次側コイルの負極端子に接続されて
いる。還流側FET9のドレイン電極は、トランス7の
2次側コイルの正極端子に接続されている。還流側FE
T9のゲート電極は、トランス7の2次側コイルの負極
端子に直流バイアスカットコンデンサ13とゲート電圧
クランプ用FET14とを介して接続されている。ゲー
ト電圧クランプ用FET14のドレイン電極には直流バ
イアスカットコンデンサ13が接続されている。ゲート
電圧クランプ用FET14のソース電極には還流側FE
T9のゲート電極が接続されている。ゲート電圧クラン
プ用FET14のゲート電極にはゲート電圧クランプ用
電源15が接続されている。平滑用コイル10は、還流
側FET9のドレイン電極と負荷12との間に接続され
ている。平滑用コンデンサ11は、負荷12と並列に接
続されている。
ス7の2次側コイルの正極端子に接続され、ドレイン電
極がトランス7の2次側コイルの負極端子に接続されて
いる。還流側FET9のドレイン電極は、トランス7の
2次側コイルの正極端子に接続されている。還流側FE
T9のゲート電極は、トランス7の2次側コイルの負極
端子に直流バイアスカットコンデンサ13とゲート電圧
クランプ用FET14とを介して接続されている。ゲー
ト電圧クランプ用FET14のドレイン電極には直流バ
イアスカットコンデンサ13が接続されている。ゲート
電圧クランプ用FET14のソース電極には還流側FE
T9のゲート電極が接続されている。ゲート電圧クラン
プ用FET14のゲート電極にはゲート電圧クランプ用
電源15が接続されている。平滑用コイル10は、還流
側FET9のドレイン電極と負荷12との間に接続され
ている。平滑用コンデンサ11は、負荷12と並列に接
続されている。
【0013】平滑用コイル10と平滑用コンデンサ11
とは、平滑回路を構成している。ゲート電圧クランプ用
FET14とゲート電圧クランプ用電源15とは、ゲー
ト電圧クランプ回路を構成している。このゲート電圧ク
ランプ回路は、例えば、USP5,590,032(W
ayne Bowman)に記載されている。
とは、平滑回路を構成している。ゲート電圧クランプ用
FET14とゲート電圧クランプ用電源15とは、ゲー
ト電圧クランプ回路を構成している。このゲート電圧ク
ランプ回路は、例えば、USP5,590,032(W
ayne Bowman)に記載されている。
【0014】次に、本発明の第1の実施形態である同期
整流回路の動作を図1および図2に基づいて説明する。
1次側のアクティブクランプ回路の主スイッチ3と補助
スイッチ5とが交互にオンされると、図2に示すように
主スイッチ3の両端電圧V1は、VIN/(1−D)の
振幅の矩形波となる。ここで、比率Dはスイッチング周
期Tに対する主スイッチ3のオン期間TONの比率D=
TON/Tである。トランス7の2次側コイルには、ト
ランス巻数比に比例した矩形波電圧が発生し、この矩形
波電圧を整流側FET8と還流側FET9とで整流し、
さらに平滑回路を構成する平滑用コイル10と平滑用コ
ンデンサ11で平滑して出力する。
整流回路の動作を図1および図2に基づいて説明する。
1次側のアクティブクランプ回路の主スイッチ3と補助
スイッチ5とが交互にオンされると、図2に示すように
主スイッチ3の両端電圧V1は、VIN/(1−D)の
振幅の矩形波となる。ここで、比率Dはスイッチング周
期Tに対する主スイッチ3のオン期間TONの比率D=
TON/Tである。トランス7の2次側コイルには、ト
ランス巻数比に比例した矩形波電圧が発生し、この矩形
波電圧を整流側FET8と還流側FET9とで整流し、
さらに平滑回路を構成する平滑用コイル10と平滑用コ
ンデンサ11で平滑して出力する。
【0015】還流側FET9は、トランス7の負極の端
子電圧V2(−)をゲート電圧に利用する。このV2
(−)に直流バイアスカットコンデンサ13を接続する
と、コンデンサ13の一方の端子電圧V3は正負に振れ
る電圧波形となる。負側に振れることで、還流側FET
9のターンオフを速くすることができる。
子電圧V2(−)をゲート電圧に利用する。このV2
(−)に直流バイアスカットコンデンサ13を接続する
と、コンデンサ13の一方の端子電圧V3は正負に振れ
る電圧波形となる。負側に振れることで、還流側FET
9のターンオフを速くすることができる。
【0016】さらに、直流バイアスカットコンデンサ1
3と還流側FET9のゲート電極との間にゲート電圧ク
ランプ回路を挿入することにより、V3の正電圧を低く
抑える(波形V4)ことができる。これにより、V3が
負へ振れる時間を短くし、還流側FET9のターンオフ
を速くすることができる。
3と還流側FET9のゲート電極との間にゲート電圧ク
ランプ回路を挿入することにより、V3の正電圧を低く
抑える(波形V4)ことができる。これにより、V3が
負へ振れる時間を短くし、還流側FET9のターンオフ
を速くすることができる。
【0017】次に、本発明の第2の実施形態である同期
整流回路を図3に基づいて説明する。本発明の第2の実
施形態においては、図1の本発明の第1の実施形態と同
じ構成要素には同じ参照符号が付されている。図3に示
すように、本発明の第2の実施形態である同期整流回路
は、本発明の第1の実施形態の同期整流回路において、
直流バイアスカットコンデンサ16およびゲート電圧ク
ランプ用FET17を追加してなるものである。
整流回路を図3に基づいて説明する。本発明の第2の実
施形態においては、図1の本発明の第1の実施形態と同
じ構成要素には同じ参照符号が付されている。図3に示
すように、本発明の第2の実施形態である同期整流回路
は、本発明の第1の実施形態の同期整流回路において、
直流バイアスカットコンデンサ16およびゲート電圧ク
ランプ用FET17を追加してなるものである。
【0018】直流バイアスカットコンデンサ16は、ト
ランス7の2次側コイルの正極端子とゲート電圧クラン
プ用FET17のソース電極に接続されている。ゲート
電圧クランプ用FET17のドレイン電極が整流側FE
T8のゲート電極に接続されている。ゲート電圧クラン
プ用FET17のゲート電極にはゲート電圧クランプ用
電源15に接続されている。ゲート電圧クランプ用FE
T17とゲート電圧クランプ用電源15とは、ゲート電
圧クランプ回路を構成している。これにより、還流側F
ET9と同様に整流側FET8のターンオフを速くする
ことができる。
ランス7の2次側コイルの正極端子とゲート電圧クラン
プ用FET17のソース電極に接続されている。ゲート
電圧クランプ用FET17のドレイン電極が整流側FE
T8のゲート電極に接続されている。ゲート電圧クラン
プ用FET17のゲート電極にはゲート電圧クランプ用
電源15に接続されている。ゲート電圧クランプ用FE
T17とゲート電圧クランプ用電源15とは、ゲート電
圧クランプ回路を構成している。これにより、還流側F
ET9と同様に整流側FET8のターンオフを速くする
ことができる。
【0019】
【発明の効果】以上の説明により明らかなように、本発
明の同期整流回路によれば、還流側FETおよび整流側
FETの少なくとも1つのターンオフを速くすることが
できるから、FETのサージ電圧および電圧の損失を防
止することができる。
明の同期整流回路によれば、還流側FETおよび整流側
FETの少なくとも1つのターンオフを速くすることが
できるから、FETのサージ電圧および電圧の損失を防
止することができる。
【図1】本発明の第1の実施形態である同期整流回路を
示す電気回路図である。
示す電気回路図である。
【図2】図1の同期整流回路の動作を説明するための信
号の波形図である。
号の波形図である。
【図3】本発明の第2の実施形態である同期整流回路を
示す電気回路図である。
示す電気回路図である。
1 入力電源 2 ゲート信号発生回路 3 主スイッチ 4 ゲート信号発生回路 5 補助スイッチ 6 コンデンサ 7 トランス 8 整流側FET 9 還流側FET 10 平滑用コイル 11 平滑用コンデンサ 12 負荷 13 直流バイアスカットコンデンサ 14 ゲート電圧クランプ用FET 15 ゲート電圧クランプ用電源 16 直流バイアスカットコンデンサ 17 ゲート電圧クランプ用FET
Claims (3)
- 【請求項1】 トランスの2次側コイルに接続されてい
る整流側電界効果トランジスタと還流側電圧効果トラン
ジスタとを有し、 前記整流側電界効果トランジスタは、ゲート電極が前記
トランスの2次側コイルの正極端子に接続され、ドレイ
ン電極が前記トランスの2次側コイルの負極端子に接続
され、 前記還流側電圧効果トランジスタは、ドレイン電極が前
記トランスの2次側コイルの正極端子に接続され、ゲー
ト電極が前記トランスの2次側コイルの負極端子に接続
されている同期整流回路において、 前記還流側電圧効果トランジスタのゲート電極と前記ト
ランスの2次側コイルの負極端子との間に接続されてい
る直流バイアスカットコンデンサと、 前記還流側電圧効果トランジスタのゲート電極と前記直
流バイアスカットコンデンサとの間に接続されているゲ
ート電圧クランプ回路と、 を有することを特徴とする同期整流回路。 - 【請求項2】 トランスの2次側コイルに接続されてい
る整流側電界効果トランジスタと還流側電圧効果トラン
ジスタとを有し、 前記整流側電界効果トランジスタは、ゲート電極が前記
トランスの2次側コイルの正極端子に接続され、ドレイ
ン電極が前記トランスの2次側コイルの負極端子に接続
され、 前記還流側電圧効果トランジスタは、ドレイン電極が前
記トランスの2次側コイルの正極端子に接続され、ゲー
ト電極が前記トランスの2次側コイルの負極端子に接続
されている同期整流回路において、 前記整流側電界効果トランジスタのゲート電極と前記ト
ランスの2次側コイルの正極端子との間に接続されてい
る直流バイアスカットコンデンサと、 前記整流側電圧効果トランジスタのゲート電極と前記直
流バイアスカットコンデンサとの間に接続されているゲ
ート電圧クランプ回路と、 を有することを特徴とする同期整流回路。 - 【請求項3】 トランスの2次側コイルに接続されてい
る整流側電界効果トランジスタと還流側電圧効果トラン
ジスタとを有し、 前記整流側電界効果トランジスタは、ゲート電極が前記
トランスの2次側コイルの正極端子に接続され、ドレイ
ン電極が前記トランスの2次側コイルの負極端子に接続
され、 前記還流側電圧効果トランジスタは、ドレイン電極が前
記トランスの2次側コイルの正極端子に接続され、ゲー
ト電極が前記トランスの2次側コイルの負極端子に接続
されている同期整流回路において、 前記還流側電圧効果トランジスタのゲート電極と前記ト
ランスの2次側コイルの負極端子との間に接続されてい
る第1の直流バイアスカットコンデンサと、 前記整流側電界効果トランジスタのゲート電極と前記ト
ランスの2次側コイルの正極端子との間に接続されてい
る第2の直流バイアスカットコンデンサと、 前記還流側電圧効果トランジスタのゲート電極と前記第
1の直流バイアスカットコンデンサとの間に接続されて
いる第1のゲート電圧クランプ回路と、 前記整流側電界効果トランジスタのゲート電極と前記第
2の直流バイアスカットコンデンサとの間に接続されて
いる第2のゲート電圧クランプ回路と、 を有することを特徴とする同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10358046A JP3022535B1 (ja) | 1998-12-16 | 1998-12-16 | 同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10358046A JP3022535B1 (ja) | 1998-12-16 | 1998-12-16 | 同期整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3022535B1 true JP3022535B1 (ja) | 2000-03-21 |
JP2000184723A JP2000184723A (ja) | 2000-06-30 |
Family
ID=18457264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10358046A Expired - Fee Related JP3022535B1 (ja) | 1998-12-16 | 1998-12-16 | 同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3022535B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081952A (ja) * | 2007-09-26 | 2009-04-16 | Yokogawa Electric Corp | 同期整流駆動回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7088602B2 (en) * | 2001-01-25 | 2006-08-08 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
FR2826523B1 (fr) * | 2001-06-25 | 2003-12-19 | Cit Alcatel | Redresseur synchrone auto-commande |
-
1998
- 1998-12-16 JP JP10358046A patent/JP3022535B1/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081952A (ja) * | 2007-09-26 | 2009-04-16 | Yokogawa Electric Corp | 同期整流駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2000184723A (ja) | 2000-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781420A (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
JPH11262263A (ja) | スイッチング電源装置 | |
US6061254A (en) | Forward converter with active clamp circuit | |
JPH11146640A (ja) | スイッチング電源用整流回路およびこの整流回路を用いたスイッチング電源 | |
US6487094B1 (en) | High efficiency DC-DC power converter | |
JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
JP3022535B1 (ja) | 同期整流回路 | |
Dheeraj et al. | Comparison of active clamping circuits for isolated forward converter | |
JPH1169803A (ja) | スイッチング電源 | |
JP3328671B2 (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
JP2003189622A (ja) | スイッチング電源装置 | |
JP3063823B2 (ja) | 電源回路 | |
JP4403663B2 (ja) | Dc/dcコンバータ | |
JP3095003B2 (ja) | Dc−dcコンバータ | |
JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
JPH08275508A (ja) | 昇圧型dc−dcコンバータ | |
JP3341441B2 (ja) | スイッチング電源装置 | |
JPH05268762A (ja) | 昇圧型アクティブフィルタ回路 | |
JP2740476B2 (ja) | Fet整流回路 | |
JP2858412B2 (ja) | トランス接続型dc−dcコンバータ | |
JP2004147404A (ja) | 同期整流式フォワードコンバータのドライブ回路 | |
JPS62104477A (ja) | フリ−ホイル用fetの駆動回路 | |
KR100225288B1 (ko) | 리세트 와인딩 클램프 정류기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
LAPS | Cancellation because of no payment of annual fees |