JP3018582U - 複数の工業規格用の走査タイミング発生器 - Google Patents

Abstract

(57)【要約】 【目的】 複数の広く用いられている工業規格に従う情
報を表示するために種々の工業規格の走査タイミングを
出力しうるタイミング発生器を提供する。 【構成】 本考案は単一のタイミングクロックを入力す
る。モード設定の過程を通して本考案は選択された表示
モードに対応して要求されたタイミングを発生する。本
考案はプログラム可能なモード選択器とモードデコーダ
ーと画素タイミング発生器と水平タイミング発生器と垂
直タイミング発生器とコンポジットタイミング発生器と
ＡＮＤゲートと排他的ＮＯＲゲートと選択器とが設けら
れる。本考案はＮＴＳＣインターレースモードとＮＴＳ
ＣノンインターレースモードとＰＡＬインターレースモ
ードとＰＡＬノンインターレースモードとＶＧＡ６０Ｈ
ｚプログレッシブモードとＶＧＡ５０Ｈｚプログレッシ
ブモードとに対して要求されたタイミングを発生する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は複数の工業規格の走査タイミングを発生する走査タイミング発生器に 関する。

【０００２】

【従来の技術】

ビデオ表示システムの分野では幾つかの工業規格が存在する。それぞれのビデ オ表示規格は他の規格の表示タイミングと異なるそれ自身の表示タイミングを有 する。その中でもテレビジョンシステムのＮＴＳＣ、ＰＡＬ表示モード及びパー ソナルコンピュータシステムのＶＧＡプログレッシブ表示モードはよく知られて おり、この産業分野で一般に用いられている。

【０００３】 以下に示す表は上記ビデオ表示規格の走査パラメーターの一覧である。 ＮＴＳＣ ＰＡＬ ＶＧＡ 水平周波数 15734 Ｈｚ 15625 Ｈｚ 31.5ＫＨｚ 垂直周波数 59.94 Ｈｚ 50 Ｈｚ 60 Ｈｚ 走査線 525 625 / 解像度 / / 640 * 480 走査モード インターレース インターレース プログレッシブ マルチメディア応用の分野ではデジタル画像の出力及び表示の動作には走査タ イミング信号が要求され、それは複数の工業基準に従い、故にマルチメディア情 報は選択された規格に従って要求されたように表示される。

【０００４】 複数の広く用いられている工業規格に従う情報を表示するために、本考案は種 々の工業規格の走査タイミングを出力しうるタイミング発生器を提供する。 以下の水平、垂直及びコンポジット（複合）タイミング信号等々の目的及び用 途は当業者によく知られいるので更なる説明はおこなわない。

【０００５】

【考案が解決しようとする課題】

故に本考案の目的は複数の広く用いられている工業規格に従う情報を表示する ために種々の工業規格の走査タイミングを出力しうるタイミング発生器を提供す ることにある。

【０００６】

【課題を解決するための手段】

ビデオ走査タイミング発生器は複数の工業基準の走査タイミングを発生するよ う設けられる。該発生器は所定のモード動作に対応するモード値を記憶し出力す るプログラム可能なモードレジスタからなる。モード値を受けるよう適合された モードデコーダーはモード制御信号を出力するために設けられる。モード制御信 号と単一のタイミングクロックとを受けるよう適合された第一のタイミング発生 器は所定のモード動作に対応する画素クロックを発生する。画素クロックとモー ド制御信号とを受けるよう適合された第二のタイミング発生器は所定のモード動 作に対応する水平同期信号と水平ブランキング信号とを発生するために設けられ る。画素クロックと画素計数値とモード制御信号とを受けるよう適合された第三 のタイミング発生器は所定のモード動作に対応する垂直同期信号と垂直ブランキ ング信号とトップフィールド信号とを発生するために設けられる。画素クロック と画素計数値と水平計数値と水平同期信号と垂直同期信号とモード制御信号とを 受けるよう適合された第四のタイミング発生器はインターレースコンポジット同 期信号を選択的に発生する。水平及び垂直ブランキング信号を受けるよう適合さ れたＡＮＤゲートはコンポジットブランキング信号を発生するために設けられる 。水平同期信号及び垂直同期信号に対する排他的ＮＯＲ動作をなすよう適合され た排他的ＮＯＲゲートはインターレースされないコンポジット同期信号を発生す る。モード制御信号に応答する選択器はノンインターレースコンポジット同期信 号とインターレースコンポジット同期信号とを選択的に出力するよう設けられる 。

【０００７】

【実施例】

図１に示すように本考案の装置はプログラム可能なモードレジスタ１１とモー ドデコーダー１２と画素タイミング発生器１３と水平タイミング発生器１４と垂 直タイミング発生器１５とコンポジットタイミング装置１０とＡＮＤゲート１７ とからなる。コンポジットタイミング装置１０はコンポジットタイミング発生器 １６とＸＮＯＲゲート１８と選択器１９とを含む。

【０００８】 モードレジスタ１１はその中に本考案のシステム表示モードを設定するために 外部制御器により値がプログラムされる３ビットレジスタである。本考案は図２ に示すような選択に対する６つのシステム表示モードを有する。 モードデコーダー１２はモードレジスタ１１からの出力１１０を受けるよう適 合され、信号ライン１１０上の値に応答し、選択された表示モードの本考案の機 能ブロックを知らせるモード制御信号１２１を出力する。

【０００９】 図３に示すように画素タイミング発生器１３は４０．５ＭＨｚの周波数を有し 、モード制御信号１２１に基づく単一のタイミングクロック１３０を入力し、パ ーソナルコンピュータのＶＧＡ表示モード及びＴＶ表示モードに対してそれぞれ ２７ＭＨｚ及び１３．５ＭＨｚの周波数を有する画素クロック信号１３１を発生 する。この機能ブロックの内部構造及び詳細な回路設計は当業者により既に達成 されているのでここではこれ以上説明しない。画素クロック信号１３１はそれの 動作をトリガーする信号として水平、垂直及びコンポジットタイミング発生器１ ４、１４、１６へ入力される。

【００１０】 水平タイミング発生器１４は少なくとも画素クロック信号１３１によりクロッ クされる１０ビットカウンタ及び関係する回路を含む。上記のカウンタの現在の 値は特定された水平走査線上のどの画素が走査されているかを示す。システムリ セット信号が入力されるか、又はモード制御信号１２１により示される表示モー ドが変化する時にこの１０ビットカウンタは所定の値にプリセットされる。例え ば表示モードがＰＡＬ又はＶＧＡ５０Ｈｚの時にこの所定の値は８６３であり、 表示モードがＮＴＳＣ又はＶＧＡ６０Ｈｚの時にこの所定の値は８５７である。 故にＰＡＬ又はＶＧＡ５０Ｈｚモードの下では単一の水平走査線は８６４画素ク ロックからなり、ＮＴＳＣ又はＶＧＡ６０Ｈｚモードの下では単一の水平走査線 は８５８画素クロックからなる。画素クロック信号１３１に応答して１０ビット カウンタが１つの水平走査線全体が完了したことを示すゼロに減少した時に所定 の値は再びロードされる。水平タイミング発生器１４からの水平同期信号１４１ 及びブランキング信号１４２のタイミングは４つの異なる表示モードに対して図 ４に示される。図４でＡは前ポーチを、Ｂは水平同期パルスを、Ｄは１つの走査 線全体を、Ｃは後ポーチを表す。この機能ブロックの内部構造及び詳細な回路設 計は当業者により既に達成されているのでここではこれ以上説明しない。

【００１１】 垂直タイミング発生器１５は動作のトリガー信号として画素クロック１３１を 入力し、所定のモード動作に対応する垂直同期信号１５１と垂直ブランキング信 号１５２とトップフィールド信号１５３とを発生するために現在のカウンタ値１ ４３を参照する。トップフィールド信号１５３は動作モードがインターレース表 示モードである時には走査の第一のフィールド又は第二のフィールドに対する指 示信号として用いられる。垂直タイミング発生器１５は１０ビットカウンタ及び 関連する回路を含む。上記カウンタの現在の値はどの水平ラインが走査されてい るかを示す。システムリセット信号がイネーブルにされるか、又は表示モードの 変化が生ずる時にこのカウンタはゼロにクリアされる。１つの水平ライン全体が 走査される度毎にカウンタは自動的に１だけ増加する。このカウンタは対応する 表示モードに応じた所定の数を法として動作される。例えば表示モードがＮＴＳ Ｃ又はＶＧＡ６０Ｈｚに対してこのカウンタは５２４を法として動作され、カウ ンタが５２４に達する毎にカウンタはゼロにリセットされる。表示モードがＰＡ Ｌ又はＶＧＡ５０Ｈｚに対してこのカウンタは６２４を法として動作され、カウ ンタが６２４に達する毎にカウンタはゼロにリセットされる。ＮＴＳＣのノンイ ンターレース表示モードに対してこのカウンタは２６２を法として動作され、カ ウンタが２６２に達する毎にカウンタはゼロにリセットされる。ＰＡＬのノンイ ンターレース表示モードに対してこのカウンタは３１２を法として動作され、カ ウンタは３１２に達する毎にカウンタはゼロにリセットされる。現在のカウンタ 値はリード１５４上に表れる。垂直ブランキング信号１５２と垂直同期信号１５ １のタイミングは６つの異なる表示モードに対して図５に示される。インターレ ース表示モードの下でのみトップフィールド信号１５３は本考案の他の回路に対 して有効である。ＮＴＳＣインターレース表示モード下では第一のフィールド（ トップフィールド＝１）は第一の水平走査線から２６３番目の水平走査線の中点 へスタートする走査線を含み、第二のフィールド（トップフィールド＝０）は２ ６３番目の水平走査線の中点から５２５番目の水平走査線の最後へスタートする 走査線を含む。ＰＡＬインターレース表示モード下では第一のフィールド（トッ プフィールド＝１）は第一の水平走査線から３１３番目の水平走査線の中点へス タートする走査線を含み、第二のフィールド（トップフィールド＝０）は３１３ 番目の水平走査線の中点から６２５番目の水平走査線の最後へスタートする走査 線を含む。この機能ブロックの内部構造及び詳細な回路設計は当業者により既に 達成されているのでここではこれ以上説明しない。

【００１２】 ９ビットカウンタ及び関連する回路を含むコンポジットタイミング発生器１６ はＶＧＡ表示モード下ではディスエイブルされる。ＴＶの４つの表示モード下で はコンポジットタイミング装置１０は以下の方法で操作される。 （１） ノンインターレース表示モード ＴＶノンインターレース表示モード下では選択器１９はモード制御信号１２１ に応答し、排他的ＮＯＲゲート１８からコンポジット同期信号ライン１９１に信 号１８１を出力する。排他的ＮＯＲゲート１８は入力水平同期信号１４１と垂直 同期信号１５１との上でＸＮＯＲ動作をなし、ＸＮＯＲ出力信号１８１を出力す る。

【００１３】 示された排他的ＮＯＲゲート１８はノンインターレースコンポジット同期信号 １８１の発生を有効にするために用いられる。図６、７に示すように垂直同期信 号１５１が論理ハイの時にノンインターレースコンポジット同期信号１８１が垂 直同期信号１４１と同じ形状を有し、垂直同期信号１５１が論理ロウの時にノン インターレースコンポジット同期信号１８１が垂直同期信号１４１と比較して逆 転される。

【００１４】 （２） インターレース表示モード ＴＶインターレース表示モード下では選択器１９はモード制御信号１２１に応 答し、コンポジット同期信号ライン１９１にコンポジットタイミング発生器１６ の信号１６１を出力する。 ＮＴＳＣインターレース表示モード下では各フィールドは２６２．５水平走査 線からなり、ＰＡＬインターレース表示モード下では各フィールドは３１２．５ 水平走査線からなる。関連する仕様及び図８、９に示すようにＴＶタイミングの 仕様の規格フォーマットに基づき、コンポジットタイミング発生器１６の内部回 路はその中で等化（等しい）信号を発生し、該信号はＮＴＳＣモードに対して９ の水平走査線全体に対してアクティブであり、ＰＡＬモードに対して７．５の水 平走査線全体に対してアクティブである。等しい信号は水平タイミング発生器１ ４のカウンタ値１４３と垂直同期信号１５のカウンタ値１５４とに基づき発生さ れる。カウンタ値１４３及び１５４の情報は共に走査された画素位置の位置を決 めることはよく知られている。内部等化信号が論理ロウの時にインターレースコ ンポジット同期信号１６１が垂直同期信号１４１と同じ形状を有し、内部等化信 号が論理ハイの時に各水平走査線全体の時間周期がそれの各々が水平走査線の半 分を表す２つの周期に分割される。図８又は９に示されるように９ビットカウン タは垂直同期信号１５１が論理ハイの時にＨａｌｆ１信号を発生し、垂直同期信 号１５１が論理ロウの時にＨａｌｆ２信号を発生し、これらは対応する水平走査 線の半周期と同じである。内部等化信号がアクティブであり、垂直同期信号１５ １が論理ハイである時にＨａｌｆ１信号がインターレースコンポジット同期信号 １６１として出力される。内部等化信号がアクティブであり、垂直同期信号１５ １が論理ロウである時にＨａｌｆ２信号がインターレースコンポジット同期信号 １６１として出力される。故に等化信号がアクティブである周期中にインターレ ースコンポジット同期信号１６１が垂直同期信号１５１のどのような変化にも応 答して形を変える。上記の説明に基づき本考案の機能ブロックの内部構造及び詳 細な回路設計は当業者により既に達成されているのでここではこれ以上説明しな い。 ＡＮＤゲート１７はコンポジットブランキング信号１７１を発生するために水平 ブランキング信号１４２及び垂直ブランキング信号１５２に対してＡＮＤ動作を なす。

【図面の簡単な説明】

【図１】本考案の機能ブロック図を示す。

【図２】この産業分野で最も頻繁に用いられている種々
の表示モードに対応する走査パラメーターを示す図であ
る。

【図３】図１の画素クロック発生器１３の入力及び出力
信号を示す図である。

【図４】図１の水平タイミング発生器１４の出力信号の
タイミングを示す図である。

【図５】図１の垂直タイミング発生器１５の出力信号の
タイミングを示す図である。

【図６】図１のＴＶ／ＮＴＳＣ／ノンインターレース表
示モードに対する２つの入力信号に関するコンポジット
同期信号のタイミングを示す図である。

【図７】図１のＴＶ／ＰＡＬ／ノンインターレース表示
モードに対する２つの入力信号に関するコンポジット同
期信号のタイミングを示す図である。

【図８】図１のＴＶ／ＮＴＳＣ／インターレース表示モ
ードに対する２つの入力信号に関するコンポジット同期
信号のタイミングを示す図である。

【図９】図１のＴＶ／ＰＡＬ／インターレース表示モー
ドに対する２つの入力信号に関するコンポジット同期信
号のタイミングを示す図である。

【符号の説明】

１０ コンポジットタイミング装置 １１ モードレジスタ １２ モードデコーダー １３ 画素タイミング発生器 １４ 水平タイミング発生器 １５ 垂直タイミング発生器 １６ コンピュータタイミング発生器 １７ ＡＮＤゲート １８ 排他的ＮＯＲゲート １９ 選択器 １１０ 出力 １２１ モード制御信号 １３０ タイミングクロック １３１ 画素クロック信号 １４１ 水平同期信号 １４２ 水平ブランキング信号 １５１ 垂直同期信号 １５２ 垂直ブランキング信号 １５３ トップフィールド信号 １６１ インターレースコンポジット同期信号 １７１ コンポジットブランキング信号 １８１ ノンインターレースコンポジット同期信号

───────────────────────────────────────────────────── フロントページの続き (72)考案者 チュー，ウェン−アイ 台湾 シンチュ，サイエンス ベイスト インダストリアル パーク，クリエイショ ン ロード サード，ナンバー ４

Claims (9)

【実用新案登録請求の範囲】
1. 【請求項１】所定のモード動作に対応するモード値を記
   憶し出力するプログラム可能なモードレジスタと；モー
   ド値を受けるよう適合され、モード制御信号を出力する
   モードデコーダーと；モード制御信号と単一のタイミン
   グクロックとを受けるよう適合され、所定のモード動作
   に対応する画素クロックを発生する第一のタイミング発
   生器と；画素クロックとモード制御信号とを受けるよう
   適合され、画素計数値を出力する第一のカウンタを含
   み、所定のモード動作に対応する水平同期信号と水平ブ
   ランキング信号とを発生する、第二のタイミング発生器
   と；画素クロックと画素計数値とモード制御信号とを受
   けるよう適合され、水平計数値を出力する第二のカウン
   タを含み、垂直同期信号と垂直ブランキング信号と所定
   のモード動作に対応するトップフィールド信号とを発生
   する第三のタイミング発生器と；画素クロックと画素計
   数値と水平計数値と水平同期信号と垂直同期信号とモー
   ド制御信号とを受けるよう適合され、インターレース複
   合同期信号を選択的に発生する第四のタイミング発生器
   と；水平及び垂直ブランキング信号を受けるよう適合さ
   れ、複合ブランキング信号を発生するＡＮＤゲートと；
   水平同期信号及び垂直同期信号に対する排他的ＮＯＲ動
   作をなすよう適合され、インターレースされない複合同
   期信号を発生する排他的ＮＯＲゲートと；モード制御信
   号に応答し、ノンインターレース複合同期信号とインタ
   ーレース複合同期信号とを選択的に出力する選択器とか
   らなる単一のタイミングクロックを入力するビデオ走査
   タイミング発生器。
2. 【請求項２】 モードレジスタはＴＶ走査動作をパーソ
   ナルコンピュータＶＧＡ走査動作と識別する第一のビッ
   トからなる請求項１記載のタイミング発生器。
3. 【請求項３】 モードレジスタは第二のビットからな
   り、第一のビットがＴＶ走査動作を示すときに第二のビ
   ットはＮＴＳＣ走査動作をＰＡＬ走査動作と識別する請
   求項２記載のタイミング発生器。
4. 【請求項４】 モードレジスタは第二のビットからな
   り、第一のビットがパーソナルコンピュータＶＧＡ走査
   動作を示すときに第二のビットは６０Ｈｚ垂直リフレッ
   シュ動作を５０Ｈｚ垂直リフレッシュ動作と識別する請
   求項２記載のタイミング発生器。
5. 【請求項５】 モードレジスタは第三のビットからな
   り、第一のビットがＴＶ走査動作を示すときに第三のビ
   ットはインターレース走査動作をノンインターレース走
   査動作と識別する請求項２記載のタイミング発生器。
6. 【請求項６】 モードレジスタは第三のビットからな
   り、第一のビットがパーソナルコンピュータＶＧＡ走査
   動作を示すときに第三のビットは注意しないことを表す
   請求項２記載のタイミング発生器。
7. 【請求項７】 単一のタイミングクロックは４０．５Ｍ
   Ｈｚの周波数を有する請求項１記載のタイミング発生
   器。
8. 【請求項８】 所定のモード動作がＴＶ走査動作である
   時に発生された画素クロックは１３．５ＭＨｚの周波数
   を有する請求項１記載のタイミング発生器。
9. 【請求項９】 所定のモード動作がパーソナルコンピュ
   ータＶＧＡ走査動作である時に発生された画素クロック
   は２７ＭＨｚの周波数を有する請求項１記載のタイミン
   グ発生器。