JP3018128B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JP3018128B2 JP3018128B2 JP4106235A JP10623592A JP3018128B2 JP 3018128 B2 JP3018128 B2 JP 3018128B2 JP 4106235 A JP4106235 A JP 4106235A JP 10623592 A JP10623592 A JP 10623592A JP 3018128 B2 JP3018128 B2 JP 3018128B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- serving
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタに関
し、特にアクティブマトリックス型液晶表示装置などに
好適に用いることができる薄膜トランジスタおよびその
製造方法に関する。
し、特にアクティブマトリックス型液晶表示装置などに
好適に用いることができる薄膜トランジスタおよびその
製造方法に関する。
【０００２】
【従来の技術】従来のアクティブマトリックス型液晶表
示装置などに用いられている薄膜トランジスタを図３に
示す。図３において、３１はガラス基板などから成る基
板、３２はゲート電極となる第一の導電層、３３はゲー
ト絶縁膜となる絶縁層、３４はチャネル層となる第一の
半導体層、３５はオーミックコンタクト層となる第二の
半導体層、３６はソース・ドレイン電極となる第二の導
電層であり、第一の半導体層３４上には、ソース・ドレ
イン電極３６と第二の半導体層３５をエッチングして分
割する際のエッチングのストッパー層３７が設けられて
おり、このエッチングのストッパー層３７は、例えば窒
化シリコン膜などで形成される。
示装置などに用いられている薄膜トランジスタを図３に
示す。図３において、３１はガラス基板などから成る基
板、３２はゲート電極となる第一の導電層、３３はゲー
ト絶縁膜となる絶縁層、３４はチャネル層となる第一の
半導体層、３５はオーミックコンタクト層となる第二の
半導体層、３６はソース・ドレイン電極となる第二の導
電層であり、第一の半導体層３４上には、ソース・ドレ
イン電極３６と第二の半導体層３５をエッチングして分
割する際のエッチングのストッパー層３７が設けられて
おり、このエッチングのストッパー層３７は、例えば窒
化シリコン膜などで形成される。
【０００３】この薄膜トランジスタは、ゲート電極３２
に走査信号を供給して、ソース・ドレイン電極３６間を
導通させるとともに、ドレイン電極３６から第一の半導
体層３４、およびソース電極３６を経由して、このソー
ス電極３６に接続された画素電極（不図示）などに画像
信号を供給するものである。
に走査信号を供給して、ソース・ドレイン電極３６間を
導通させるとともに、ドレイン電極３６から第一の半導
体層３４、およびソース電極３６を経由して、このソー
ス電極３６に接続された画素電極（不図示）などに画像
信号を供給するものである。
【０００４】上述の第一の導電層３２は、耐蝕性や陽極
酸化膜の形成の容易性などから一般にタンタル（Ｔａ）
などで形成される。すなわち、この種のトランジスタで
は、第一の導電層３２をパターニングした後にも、トラ
ンジスタが完成するまでには各種エッチング液を用いた
工程がある。このような工程で、第一の導電層３２が浸
食されないようにするために耐蝕性に優れた酸化タンタ
ル（ＴａＯx ）膜を容易に形成することができるタンタ
ルを用いるのが一般的である。タンタルを用いて第一の
導電層３２を形成する場合、スパッタリング法で基板１
上の全面にタンタルを被着して、所定部分だけが残るよ
うに他の部分をエッチング除去することによりパターニ
ングしていた。
酸化膜の形成の容易性などから一般にタンタル（Ｔａ）
などで形成される。すなわち、この種のトランジスタで
は、第一の導電層３２をパターニングした後にも、トラ
ンジスタが完成するまでには各種エッチング液を用いた
工程がある。このような工程で、第一の導電層３２が浸
食されないようにするために耐蝕性に優れた酸化タンタ
ル（ＴａＯx ）膜を容易に形成することができるタンタ
ルを用いるのが一般的である。タンタルを用いて第一の
導電層３２を形成する場合、スパッタリング法で基板１
上の全面にタンタルを被着して、所定部分だけが残るよ
うに他の部分をエッチング除去することによりパターニ
ングしていた。
【０００５】
【発明が解決しようとする問題点】ところが、この従来
の薄膜トランジスタでは、第一の導電層３２を、バルク
状のタンタルをターゲットにして、ガラス基板３１上に
直接スパッタリングして形成することから、このタンタ
ル層は正方晶のβ−タンタルとなる。β−タンタルは、
比抵抗が１８０〜２００μΩ・ｃｍと大きい。一方、比
抵抗の小さい体心立方のα−タンタルも知られている
が、α−タンタルを安定して製造するための製造法は未
だに確立されていない。アクティブマトリックス型液晶
表示装置などに用いられるトランジスタのゲート電極３
２に比抵抗の大きい材料を用いると、駆動回路（不図
示）から遠方になるにつれて信号の遅延が発生すること
から、第一の導電層３２の幅を広くしなければならず、
高精細化が困難であるという問題が付きまとう。
の薄膜トランジスタでは、第一の導電層３２を、バルク
状のタンタルをターゲットにして、ガラス基板３１上に
直接スパッタリングして形成することから、このタンタ
ル層は正方晶のβ−タンタルとなる。β−タンタルは、
比抵抗が１８０〜２００μΩ・ｃｍと大きい。一方、比
抵抗の小さい体心立方のα−タンタルも知られている
が、α−タンタルを安定して製造するための製造法は未
だに確立されていない。アクティブマトリックス型液晶
表示装置などに用いられるトランジスタのゲート電極３
２に比抵抗の大きい材料を用いると、駆動回路（不図
示）から遠方になるにつれて信号の遅延が発生すること
から、第一の導電層３２の幅を広くしなければならず、
高精細化が困難であるという問題が付きまとう。
【０００６】
【問題点を解決するための手段】本発明に係る薄膜トラ
ンジスタは、このような従来技術の問題点に鑑みてなさ
れたものであり、その特徴とするところは、基板上にゲ
ート電極となる第一の導電層、ゲート絶縁膜となる絶縁
層、およびチャネル層となる第一の半導体層を順次積層
して設けるとともに、この第一の半導体層上にオーミッ
クコンタクト層となる第二の半導体層とソース・ドレイ
ン電極となる第二の導電層を分割して設けた薄膜トラン
ジスタにおいて、前記第一の導電層をチタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る下層導電層とα−タンタル
から成る上層導電層とで構成した点にある。
ンジスタは、このような従来技術の問題点に鑑みてなさ
れたものであり、その特徴とするところは、基板上にゲ
ート電極となる第一の導電層、ゲート絶縁膜となる絶縁
層、およびチャネル層となる第一の半導体層を順次積層
して設けるとともに、この第一の半導体層上にオーミッ
クコンタクト層となる第二の半導体層とソース・ドレイ
ン電極となる第二の導電層を分割して設けた薄膜トラン
ジスタにおいて、前記第一の導電層をチタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る下層導電層とα−タンタル
から成る上層導電層とで構成した点にある。
【０００７】また、第二の発明に係る薄膜トランジスタ
の製造方法の特徴とするところは、基板上にゲート電極
となる第一の導電層、ゲート絶縁膜となる絶縁層、およ
びチャネル層となる第一の半導体層を順次積層して形成
するとともに、この第一の半導体層上にオーミックコン
タクト層となる第二の半導体層とソース・ドレイン電極
となる第二の導電層を分割して形成する薄膜トランジス
タの製造方法において、前記第一の導電層を、スパッタ
リング装置内でチタン、クロム、鉄、ニッケル、銅、
銀、金、白金、パラジウムのうちのいずれか一種の金属
から成る下層導電層を形成した後に、同一のスパッタリ
ング装置内でα−タンタルから成る上層導電層を連続し
て形成する点にある。
の製造方法の特徴とするところは、基板上にゲート電極
となる第一の導電層、ゲート絶縁膜となる絶縁層、およ
びチャネル層となる第一の半導体層を順次積層して形成
するとともに、この第一の半導体層上にオーミックコン
タクト層となる第二の半導体層とソース・ドレイン電極
となる第二の導電層を分割して形成する薄膜トランジス
タの製造方法において、前記第一の導電層を、スパッタ
リング装置内でチタン、クロム、鉄、ニッケル、銅、
銀、金、白金、パラジウムのうちのいずれか一種の金属
から成る下層導電層を形成した後に、同一のスパッタリ
ング装置内でα−タンタルから成る上層導電層を連続し
て形成する点にある。
【０００８】
【作用】上記のように構成することにより、ゲート電極
となる第一の導電層の比抵抗をさらに小さくすることが
でき、もってアクティブマトリックス型液晶表示装置な
どに用いた場合にも、信号の遅延などを極力抑制するこ
とができるとともに、第一の導電層の幅を小さくでき、
アクティブマトリックス型液晶表示装置の高精細化が可
能になる。
となる第一の導電層の比抵抗をさらに小さくすることが
でき、もってアクティブマトリックス型液晶表示装置な
どに用いた場合にも、信号の遅延などを極力抑制するこ
とができるとともに、第一の導電層の幅を小さくでき、
アクティブマトリックス型液晶表示装置の高精細化が可
能になる。
【０００９】また、上記のようにゲート電極となる第一
の導電層を、スパッタリング装置内でチタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る下層導電層を形成した後
に、同一のスパッタリング装置内でα−タンタルから成
る上層導電層を連続して形成すると、下層導電層の表面
に皮膜などが形成されず、安定してα−タンタル層を形
成することができる。
の導電層を、スパッタリング装置内でチタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る下層導電層を形成した後
に、同一のスパッタリング装置内でα−タンタルから成
る上層導電層を連続して形成すると、下層導電層の表面
に皮膜などが形成されず、安定してα−タンタル層を形
成することができる。
【００１０】
【実施例】以下、本発明を添付図面に基づき詳細に説明
する。
する。
【００１１】図１は、本発明に係る薄膜トランジスタの
一実施例を示す断面図であり、１は基板、２は第一の導
電層、３は絶縁層、４は第一の半導体層、５は第二の半
導体層、６は第二の導電層である。
一実施例を示す断面図であり、１は基板、２は第一の導
電層、３は絶縁層、４は第一の半導体層、５は第二の半
導体層、６は第二の導電層である。
【００１２】前記基板１は、例えば＃７０５９基板など
のガラス基板から成る。
のガラス基板から成る。
【００１３】前記第一の導電層２は、チタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る下層導電層２ａとα−タン
タル（Ｔａ）から成る上層導電層２ｂとで構成される。
チタン、クロム、鉄、ニッケル、銅、銀、金、白金、パ
ラジウムのうちのいずれか一種の金属から成る下層導電
層２ａは、タンタルから成る上層導電層２ｂをα相にす
るために形成される。すなわち、下層導電層２ａをチタ
ン、クロム、鉄、ニッケル、銅、銀、金、白金、パラジ
ウムのうちのいずれか一種の金属で形成し、この下層導
電層２ａ上に連続してタンタルを形成すると、このタン
タル層もα相の体心立方にすることができる。α−タン
タルは比抵抗が約２３μΩｃｍと極めて小さく、トラン
ジスタのゲート電極として申し分ない。
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る下層導電層２ａとα−タン
タル（Ｔａ）から成る上層導電層２ｂとで構成される。
チタン、クロム、鉄、ニッケル、銅、銀、金、白金、パ
ラジウムのうちのいずれか一種の金属から成る下層導電
層２ａは、タンタルから成る上層導電層２ｂをα相にす
るために形成される。すなわち、下層導電層２ａをチタ
ン、クロム、鉄、ニッケル、銅、銀、金、白金、パラジ
ウムのうちのいずれか一種の金属で形成し、この下層導
電層２ａ上に連続してタンタルを形成すると、このタン
タル層もα相の体心立方にすることができる。α−タン
タルは比抵抗が約２３μΩｃｍと極めて小さく、トラン
ジスタのゲート電極として申し分ない。
【００１４】このような第一の導電層２は、スッパタリ
ング装置内にアルゴンガスやキセノンガスなどの不活性
ガスを導入して１×１０-4ｔｏｒｒ程度に設定して、チ
タン、クロム、鉄、ニッケル、銅、銀、金、白金、パラ
ジウムのうちのいずれか一種の金属から成る金属をター
ゲット材にして、５〜１０Å／ｓｅｃの速度で基板１上
に約１０Å程度の厚みに立方晶の金属層２ａを形成した
後に、タンタルをターゲット材にして、１〜１０Å／ｓ
ｅｃの速度でチタン、クロム、鉄、ニッケル、銅、銀、
金、白金、パラジウムのうちのいずれか一種の金属２ａ
上に１００Å以上の厚みにタンタル層２ｂを形成すれば
よい。この場合、９００〜１５００ｅＶのイオンビーム
エネルギーと３５ｍＡ程度の電子流でターゲット材をス
パッタリングする。また、立方晶の金属層２ａの厚みを
３Å以上にすると、タンタル層２ｂは急激にα相が増
え、１０Å以上にすると殆どのタンタルはα相になる。
したがって、下層のチタン、クロム、鉄、ニッケル、
銅、銀、金、白金、パラジウムのうちのいずれか一種の
金属から成る層２ａは、厚みを３Å以上にすることが望
ましい。
ング装置内にアルゴンガスやキセノンガスなどの不活性
ガスを導入して１×１０-4ｔｏｒｒ程度に設定して、チ
タン、クロム、鉄、ニッケル、銅、銀、金、白金、パラ
ジウムのうちのいずれか一種の金属から成る金属をター
ゲット材にして、５〜１０Å／ｓｅｃの速度で基板１上
に約１０Å程度の厚みに立方晶の金属層２ａを形成した
後に、タンタルをターゲット材にして、１〜１０Å／ｓ
ｅｃの速度でチタン、クロム、鉄、ニッケル、銅、銀、
金、白金、パラジウムのうちのいずれか一種の金属２ａ
上に１００Å以上の厚みにタンタル層２ｂを形成すれば
よい。この場合、９００〜１５００ｅＶのイオンビーム
エネルギーと３５ｍＡ程度の電子流でターゲット材をス
パッタリングする。また、立方晶の金属層２ａの厚みを
３Å以上にすると、タンタル層２ｂは急激にα相が増
え、１０Å以上にすると殆どのタンタルはα相になる。
したがって、下層のチタン、クロム、鉄、ニッケル、
銅、銀、金、白金、パラジウムのうちのいずれか一種の
金属から成る層２ａは、厚みを３Å以上にすることが望
ましい。
【００１５】また、複数のターゲットホルダーを有する
イオンビームスパッタリング装置などでチタン、クロ
ム、鉄、ニッケル、銅、銀、金、白金、パラジウムのう
ちのいずれか一種の金属から成る金属層２ａとタンタル
層２ｂを連続して形成するのが最適である。すなわち、
チタン、クロム、鉄、ニッケル、銅、銀、金、白金、パ
ラジウムのうちのいずれか一種の金属から成る金属層２
ａを形成して、一旦真空を破壊するとチタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る金属層２ａの表面に酸化皮
膜ができ、上層のタンタル層２ａを安定してα相にする
ことができない。なお、イオンビームスパッタリング法
に限らず、マグネトロンスパッタリング法でも同様なα
−タンタル層を形成することができる。
イオンビームスパッタリング装置などでチタン、クロ
ム、鉄、ニッケル、銅、銀、金、白金、パラジウムのう
ちのいずれか一種の金属から成る金属層２ａとタンタル
層２ｂを連続して形成するのが最適である。すなわち、
チタン、クロム、鉄、ニッケル、銅、銀、金、白金、パ
ラジウムのうちのいずれか一種の金属から成る金属層２
ａを形成して、一旦真空を破壊するとチタン、クロム、
鉄、ニッケル、銅、銀、金、白金、パラジウムのうちの
いずれか一種の金属から成る金属層２ａの表面に酸化皮
膜ができ、上層のタンタル層２ａを安定してα相にする
ことができない。なお、イオンビームスパッタリング法
に限らず、マグネトロンスパッタリング法でも同様なα
−タンタル層を形成することができる。
【００１６】なお、この下層導電層２ａと上層導電層２
ｂは、ケミカルドライエッチングや弗硝酸などで所定形
状にパターニングされる。さらに、トランジスタを形成
する各工程で、この第一の導電層２が汚染されたり浸食
されたりすることがないようにするために、この第一の
導電層２の外表面には、酸化膜２ｃを形成しておくこと
が望ましい。このような酸化膜２ｃは、例えば１％の酒
石酸アンモニウム水溶液中などで陽極酸化することによ
り形成される。この場合、１６０Ｖ以下の電圧で４×１
０-4Ａ／ｃｍ2 程度の電流で２．５ｍＡ／Ｖ程度の電流
密度で陽極酸化すればよい。
ｂは、ケミカルドライエッチングや弗硝酸などで所定形
状にパターニングされる。さらに、トランジスタを形成
する各工程で、この第一の導電層２が汚染されたり浸食
されたりすることがないようにするために、この第一の
導電層２の外表面には、酸化膜２ｃを形成しておくこと
が望ましい。このような酸化膜２ｃは、例えば１％の酒
石酸アンモニウム水溶液中などで陽極酸化することによ
り形成される。この場合、１６０Ｖ以下の電圧で４×１
０-4Ａ／ｃｍ2 程度の電流で２．５ｍＡ／Ｖ程度の電流
密度で陽極酸化すればよい。
【００１７】前記第一の導電層２上には、ゲート絶縁膜
となる絶縁層３が形成されている。この絶縁層３は、例
えば窒化シリコン膜（ＳｉＮx ）あるいは酸化タンタル
膜（ＴａＯx ）と窒化シリコン膜との二層膜などで構成
される。この絶縁層３は、プラズマＣＶＤ法やスパッタ
リング法などで厚み２０００〜４０００Å程度に形成さ
れる。
となる絶縁層３が形成されている。この絶縁層３は、例
えば窒化シリコン膜（ＳｉＮx ）あるいは酸化タンタル
膜（ＴａＯx ）と窒化シリコン膜との二層膜などで構成
される。この絶縁層３は、プラズマＣＶＤ法やスパッタ
リング法などで厚み２０００〜４０００Å程度に形成さ
れる。
【００１８】前記絶縁層３上には、第一の半導体層４が
形成されている。この第一の半導体層４は、ｉ型のアモ
ルファスシリコン層などで構成され、トランジスタのチ
ャネルとなる。この第一の半導体層４は、キャリアガス
とシランガス（ＳｉＨ4 ）を用いたプラズマＣＶＤ法な
どで厚み１００〜１０００Å程度に形成される。
形成されている。この第一の半導体層４は、ｉ型のアモ
ルファスシリコン層などで構成され、トランジスタのチ
ャネルとなる。この第一の半導体層４は、キャリアガス
とシランガス（ＳｉＨ4 ）を用いたプラズマＣＶＤ法な
どで厚み１００〜１０００Å程度に形成される。
【００１９】前記第一の半導体層４上には、第二の半導
体層５が形成されている。この第二の半導体層５は、ｎ
+ 型のアモルファスシリコン層などで構成され、トラン
ジスタのオーミックコンタクト層となる。この第二の半
導体層５は、キャリアガスとシランガス（ＳｉＨ4 ）に
半導体用不純物を供給するためのジボランガス（Ｂ2Ｈ
6 ）などを混入させたプラズマＣＶＤ法などで厚み１０
００Å程度に形成される。
体層５が形成されている。この第二の半導体層５は、ｎ
+ 型のアモルファスシリコン層などで構成され、トラン
ジスタのオーミックコンタクト層となる。この第二の半
導体層５は、キャリアガスとシランガス（ＳｉＨ4 ）に
半導体用不純物を供給するためのジボランガス（Ｂ2Ｈ
6 ）などを混入させたプラズマＣＶＤ法などで厚み１０
００Å程度に形成される。
【００２０】前記第二の半導体層５上には、画像信号配
線およびソース・ドレイン電極となる第二の導電層６が
形成されている。この第二の導電層６は、タンタル、ア
ルミニウム、クロム、チタンなどで形成され、スパッタ
リング法や真空蒸着法などで厚み１０００〜２０００Å
程度に形成される。
線およびソース・ドレイン電極となる第二の導電層６が
形成されている。この第二の導電層６は、タンタル、ア
ルミニウム、クロム、チタンなどで形成され、スパッタ
リング法や真空蒸着法などで厚み１０００〜２０００Å
程度に形成される。
【００２１】なお、前記第一の半導体層４と第二の半導
体層５との間の中央部分には、窒化シリコン膜などから
成るエッチングのストッパー層７が形成されている。す
なわち、トランジスタのソース・ドレインをエッチング
によって分割する際に、第一の半導体層４がエッチング
されて消失しないように保護するとともに、第二の半導
体層５は完全にエッチングされるようにするために形成
する。このようなエッチングのストッパー層を設ける
と、第二の半導体層５の一部が残ってトランジスタのオ
フ電流が上昇するのが解消されるとともに、第一の半導
体層４は全くエッチングされないようにすることができ
る。
体層５との間の中央部分には、窒化シリコン膜などから
成るエッチングのストッパー層７が形成されている。す
なわち、トランジスタのソース・ドレインをエッチング
によって分割する際に、第一の半導体層４がエッチング
されて消失しないように保護するとともに、第二の半導
体層５は完全にエッチングされるようにするために形成
する。このようなエッチングのストッパー層を設ける
と、第二の半導体層５の一部が残ってトランジスタのオ
フ電流が上昇するのが解消されるとともに、第一の半導
体層４は全くエッチングされないようにすることができ
る。
【００２２】また、図示していないが、トランジスタ上
には、必要に応じて窒化シリコン膜などから成るパシベ
ーション膜が形成される。
には、必要に応じて窒化シリコン膜などから成るパシベ
ーション膜が形成される。
【００２３】図２は、他の実施例を示す図である。
【００２４】この実施例では、第一の半導体層４をチャ
ネル層となる窒素元素および炭素元素を含有しない下層
半導体層４ａとエッチングのストッパー層となる窒素元
素または炭素元素を含有する上層半導体層４ｂで形成す
るとともに、オーミックコンタクト層となる第二の半導
体層５をｎ+ 型微結晶半導体層で形成している。なお、
ゲート電極となる第一の導電層２は、第一の実施例と同
様に、チタン、クロム、鉄、ニッケル、銅、銀、金、白
金、パラジウムのうちのいずれか一種の金属から成る下
層導電層２ａとα−タンタル（Ｔａ）から成る上層導電
層２ｂとで構成される。このように構成すると、第一の
半導体層４の上層半導体層４ｂと第二の半導体層５との
間で、エッチングの選択性を持たせることができ、第一
の実施例のエッチングのストッパー層７が不要となる。
すなわち、第二の半導体層５および第一の半導体層６を
同時にエッチングする工程では、ＨＦ（３）：ＨＮＯ3
（１）から成るエッチング液などでエッチングし、第二
の半導体層５のみをエッチングする工程では、ＨＦ
（１）：ＨＮＯ3 （１７）：Ｈ2 Ｏ（１７）から成るエ
ッチング液などでエッチングする。このように形成する
とトランジスタのチャネル長を短くすることができ、ゲ
ート電極となる第一の導電層２の比抵抗が小さいことと
相まってさらに高精細化できる。
ネル層となる窒素元素および炭素元素を含有しない下層
半導体層４ａとエッチングのストッパー層となる窒素元
素または炭素元素を含有する上層半導体層４ｂで形成す
るとともに、オーミックコンタクト層となる第二の半導
体層５をｎ+ 型微結晶半導体層で形成している。なお、
ゲート電極となる第一の導電層２は、第一の実施例と同
様に、チタン、クロム、鉄、ニッケル、銅、銀、金、白
金、パラジウムのうちのいずれか一種の金属から成る下
層導電層２ａとα−タンタル（Ｔａ）から成る上層導電
層２ｂとで構成される。このように構成すると、第一の
半導体層４の上層半導体層４ｂと第二の半導体層５との
間で、エッチングの選択性を持たせることができ、第一
の実施例のエッチングのストッパー層７が不要となる。
すなわち、第二の半導体層５および第一の半導体層６を
同時にエッチングする工程では、ＨＦ（３）：ＨＮＯ3
（１）から成るエッチング液などでエッチングし、第二
の半導体層５のみをエッチングする工程では、ＨＦ
（１）：ＨＮＯ3 （１７）：Ｈ2 Ｏ（１７）から成るエ
ッチング液などでエッチングする。このように形成する
とトランジスタのチャネル長を短くすることができ、ゲ
ート電極となる第一の導電層２の比抵抗が小さいことと
相まってさらに高精細化できる。
【００２５】
【発明の効果】以上のように、本発明に係る薄膜トラン
ジスタによれば、ゲート電極となる第一の導電層をチタ
ン、クロム、鉄、ニッケル、銅、銀、金、白金、パラジ
ウムのうちのいずれか一種の金属から成る下層導電層と
α−タンタルから成る上層導電層とで構成したことか
ら、トランジスタのゲート電極の比抵抗を極めて小さく
することができ、もってアクティブマトリックス型液晶
表示装置などに用いた場合でも、信号の遅延などを極力
抑制することができるとともに、ゲート電極やこのゲー
ト電極に信号を供給する信号線の幅を小さくでき、もっ
て高精細化が可能になる。
ジスタによれば、ゲート電極となる第一の導電層をチタ
ン、クロム、鉄、ニッケル、銅、銀、金、白金、パラジ
ウムのうちのいずれか一種の金属から成る下層導電層と
α−タンタルから成る上層導電層とで構成したことか
ら、トランジスタのゲート電極の比抵抗を極めて小さく
することができ、もってアクティブマトリックス型液晶
表示装置などに用いた場合でも、信号の遅延などを極力
抑制することができるとともに、ゲート電極やこのゲー
ト電極に信号を供給する信号線の幅を小さくでき、もっ
て高精細化が可能になる。
【００２６】また、本発明に係る薄膜トランジスタの製
造方法によれば、ゲート電極となる第一の導電層を、ス
パッタリング装置内でチタン、クロム、鉄、ニッケル、
銅、銀、金、白金、パラジウムのうちのいずれか一種の
金属から成る下層導電層を形成した後に、同一のスパッ
タリング装置内でα−タンタルから成る上層導電層を連
続して形成すると、下層導電層の表面に皮膜などが形成
されず、安定してα−タンタル層を形成することができ
る。
造方法によれば、ゲート電極となる第一の導電層を、ス
パッタリング装置内でチタン、クロム、鉄、ニッケル、
銅、銀、金、白金、パラジウムのうちのいずれか一種の
金属から成る下層導電層を形成した後に、同一のスパッ
タリング装置内でα−タンタルから成る上層導電層を連
続して形成すると、下層導電層の表面に皮膜などが形成
されず、安定してα−タンタル層を形成することができ
る。
【図１】本発明に係る薄膜トランジスタを示す図であ
る。
る。
【図２】本発明の他の実施例を示す図である。
【図３】従来の薄膜トランジスタを示す図である。
１・・・基板、２・・・第一の導電層、２ａ・・・立方
晶の金属層、２ｂ・・・タンタル層、３・・・絶縁層、
４・・・第一の半導体層、５・・・第二の半導体層、６
・・・第二の導電層。
晶の金属層、２ｂ・・・タンタル層、３・・・絶縁層、
４・・・第一の半導体層、５・・・第二の半導体層、６
・・・第二の導電層。
Claims (3)
- 【請求項１】 基板上にゲート電極となる第一の導電
層、ゲート絶縁膜となる絶縁層、およびチャネル層とな
る第一の半導体層を順次積層して設けるとともに、この
第一の半導体層上にオーミックコンタクト層となる第二
の半導体層とソース・ドレイン電極となる第二の導電層
を分割して設けた薄膜トランジスタにおいて、前記第一
の導電層をタチン、クロム、鉄、ニッケル、銅、銀、
金、白金、パラジウムのうちのいずれか一種の金属から
成る下層導電層とα−タンタルから成る上層導電層とで
構成したことを特徴とする薄膜トランジスタ。 - 【請求項２】 前記下層導電層の厚みが３Å以上である
ことを特徴とする請求項１に記載の薄膜トランジスタ。 - 【請求項３】 基板上にゲート電極となる第一の導電
層、ゲート絶縁膜となる絶縁層、およびチャネル層とな
る第一の半導体層を順次積層して形成するとともに、こ
の第一の半導体層上にオーミックコンタクト層となる第
二の半導体層とソース・ドレイン電極となる第二の導電
層を分割して形成する薄膜トランジスタの製造方法にお
いて、前記第一の導電層を、スパッタリング装置内でチ
タン、クロム、鉄、ニッケル、銅、銀、金、白金、パラ
ジウムのうちのいずれか一種の金属から成る下層導電層
を形成した後に、同一のスパッタリング装置内でα−タ
ンタルから成る上層導電層を連続して形成することを特
徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106235A JP3018128B2 (ja) | 1991-11-22 | 1992-04-24 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30761691 | 1991-11-22 | ||
| JP3-307616 | 1991-11-22 | ||
| JP4106235A JP3018128B2 (ja) | 1991-11-22 | 1992-04-24 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198813A JPH05198813A (ja) | 1993-08-06 |
| JP3018128B2 true JP3018128B2 (ja) | 2000-03-13 |
Family
ID=26446373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4106235A Expired - Fee Related JP3018128B2 (ja) | 1991-11-22 | 1992-04-24 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3018128B2 (ja) |
-
1992
- 1992-04-24 JP JP4106235A patent/JP3018128B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198813A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6486494B2 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
| JP2002280391A (ja) | ＴＦＴのためのＳｉ層の金属誘起による自己整合結晶化を用いる半導体デバイス、トップ・ゲート形ＴＦＴおよび該トップ・ゲート形ＴＦＴの製造方法 | |
| EP0641028B1 (en) | A thin film device and a method for fabricating the same | |
| KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0580650B2 (ja) | ||
| JPH08248442A (ja) | 液晶表示装置 | |
| JP3018128B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH05175503A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP2835240B2 (ja) | 薄膜トランジスタ | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3012104B2 (ja) | 薄膜トランジスタ | |
| KR100495807B1 (ko) | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 | |
| JP2644743B2 (ja) | 液晶表示装置の製造方法 | |
| EP0329274A1 (en) | A method of forming anodised regions on an anodisable metal layer | |
| FR2747237A1 (fr) | Dispositif d'affichage a cristal liquide et son procede de fabrication | |
| JP2731114B2 (ja) | 電子素子及びその製造方法 | |
| JP2007251104A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0546990B2 (ja) | ||
| JPH05303111A (ja) | アクティブマトリックス基板およびその製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH06151460A (ja) | 逆スタッガ型ｔｆｔの製造方法 | |
| JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |