JP3016652B2 - ゲインコントロール回路 - Google Patents

ゲインコントロール回路

Info

Publication number
JP3016652B2
JP3016652B2 JP4021529A JP2152992A JP3016652B2 JP 3016652 B2 JP3016652 B2 JP 3016652B2 JP 4021529 A JP4021529 A JP 4021529A JP 2152992 A JP2152992 A JP 2152992A JP 3016652 B2 JP3016652 B2 JP 3016652B2
Authority
JP
Japan
Prior art keywords
output
circuit
maximum value
correction
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4021529A
Other languages
English (en)
Other versions
JPH05219411A (ja
Inventor
洋介 井澤
直司 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4021529A priority Critical patent/JP3016652B2/ja
Priority to US08/009,878 priority patent/US5394194A/en
Priority to DE69304227T priority patent/DE69304227T2/de
Priority to EP93101851A priority patent/EP0560056B1/en
Publication of JPH05219411A publication Critical patent/JPH05219411A/ja
Application granted granted Critical
Publication of JP3016652B2 publication Critical patent/JP3016652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テレビ受像機、ビデオ
テープレコーダやビデオプロジェクタの映像信号の階調
を、入力画像の特徴をとらまえて自動的に最適な画像に
調整する階調補正装置において、その補正量を制御する
ゲインコントロール回路に関するものである。
【０００２】
【従来の技術】近年、テレビ受像機の高画質化の傾向が
強まっており、入力画像の特徴によって自動的に最適な
階調を得ることができる階調補正装置が重要視されてい
る。この段調補正装置では、入力信号の輝度分布によっ
て、階調補正の補正量を制御する必要から、ゲインコン
トロール回路が用いられている。
【０００３】以下、従来例のゲインコントロール回路を
含む階調補正装置を図面を参照しながら説明する。図３
は従来例のゲインコントロール回路を含む階調補正装置
のブロック図を示す。図３において、５は入力輝度信号
の輝度分布をとるヒストグラムメモリである。６はヒス
トグラムの累積加算を行ない、その最大累積度数が出力
輝度信号の最大値になるように各データを正規化するル
ックアップテーブル演算回路である。７はルックアップ
テーブル演算回路６により正規化されたデータを記憶
し、入力輝度信号の輝度レベルに応じた補正値を読み出
せるルックアップテーブルメモリである。８はルックア
ップテーブル演算回路６で得られた正規化されたデータ
の差の最大値を検出する最大値検出回路である。９は最
大値検出回路８で得られた最大値によって補正量を出力
するゲインコントロール回路である。10はルックアップ
テーブルメモリ７の出力とゲインコントロール回路９の
出力を乗算し階調補正信号を得る乗算回路である。
【０００４】このように構成された階調補正装置につい
て、以下図４を用いてその動作について説明する。図４
はこの階調補正装置での輝度変換の様子をグラフで示し
た特性図である。
【０００５】まず入力輝度信号ａを８ビットの２５６階
調とし、入力輝度レベルを適当な数に分割したヒストグ
ラムをとり、図４(a) のような入力輝度信号ａの輝度分
布がヒストグラムメモリ５に記憶される。このメモリの
内容は一定期間ごとにクリアされ各データを０にする。
この期間は一般に１垂直走査期間、またはその整数倍に
選ばれる。次に、ルックアップテーブル演算回路６がヒ
ストグラムのデータを累積加算し、最後に得られる最大
累積値が出力輝度レベルの最大値（２５６）になるよう
な正規化係数を計算し、この係数を累積ヒストグラムの
各データに乗算する。その結果ｂはルックアップテーブ
ルメモリ７に記憶される。これらのようすを図４(b) に
示す。ルックアップテーブルメモリ７は入力輝度信号ａ
の輝度レベルによって読み出され、その出力輝度レベル
のデータと入力輝度レベルとの差を図４(c) のような補
正値ｃとして出力する。
【０００６】一方、図４(a) におけるヒストグラム最大
の入力輝度レベルに対応する位置で、図４(b) に示すよ
うに、ルックアップテーブル演算回路６で得られたデー
タの差の最大値ｄが最大値検出回路８によりディジタル
信号で検出される。次に、ゲインコントロール回路９に
より最大値ｄの値によって補正量ｅがディジタル信号で
決められる。これは、入力輝度信号ａがある輝度レベル
に集中した場合、最大値ｄが大きくなるので、このよう
な場合には補正量を小さくするものである。たとえば、
図４(d) のような特性が与えられたとすると、補正量ｅ
として128 が出力される。そして乗算回路10によって、
この補正量ｅはルックアップテーブルメモリ７から出力
される補正値ｃに乗算される。このとき、補正量ｅは０
〜256 の範囲で出力され、乗算回路10は補正量ｅが256
のときにゲイン１となり、128 のときにゲイン1/2 とな
るように乗算を行う。そこで図４(d) のような特性で
は、ゲインは1/2 となり、補正値ｃに1/2 を乗算するこ
とにより、図４(e) のような階調補正信号ｆが得られ、
この階調補正信号ｆによって階調補正が行われる。この
ゲインコントロール回路９はＲＯＭにある特性を書き込
んだものであり、最大値ｄで読み出すことによって実現
されている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＲＯＭ
を用いると回路規模が大きくなるという問題がある。本
発明は上述の問題に鑑み、階調補正装置の補正量の制御
を行うゲインコントロール回路を、回路規模を小さく実
現するものである。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明のゲインコントロール回路は、入力映像信号
における輝度信号の輝度分布であるヒストグラムをとる
ヒストグラムメモリと、前記ヒストグラムメモリの出力
の累積加算を行い、最大累積度数が出力輝度信号の最大
値になるように各データを正規化するルックアップテー
ブル演算回路と、前記ルックアップテーブル演算回路に
より正規化されたデータを記憶し、入力輝度信号の輝度
レベルに応じた補正値を読み出せるルックアップテーブ
ルメモリと、前記ルックアップテーブル演算回路で得ら
れた正規化されたデータの差の最大値を検出する最大値
検出回路と、前記最大値検出回路で得られた最大値を用
いて補正量を制御するゲインコントロール回路と、前記
ゲインコントロール回路の出力と前記ルックアップテー
ブルメモリから出力される補正値とを乗算することによ
って、階調補正信号を得ることができる乗算回路とを備
える階調補正装置において、前記最大値検出回路の出力
を反転するインバータと、前記インバータの出力から第
１の定数を引き算する引き算回路と、前記引き算回路の
出力が負になったときは出力を０にするリミッタと、前
記リミッタの出力に第２の定数を乗算する乗算回路とを
備え、前記正規化されたデータの差の最大値から階調補
正の補正量を制御する階調補正信号を得るように構成し
たものである。
【０００９】
【作用】本発明は、上記の構成によって、階調補正装置
の補正量の制御を、最大値が第１の定数で決まる所定値
を越えた場合にはリミッタにより０にし、乗算回路で第
２の定数により補正量を変えることで、簡単に実現で
き、回路規模を小さくできる。
【００１０】
【実施例】以下、本発明の一実施例のゲインコントロー
ル回路を図面に基づいて説明する。ここでも、従来例と
同様の階調補正装置におけるゲインコントロール回路に
ついて説明する。図１は本発明の一実施例のゲインコン
トロール回路のブロック図である。図１において、１は
入力信号であるディジタル信号の最大値ｄを反転するイ
ンバータである。２はインバータ１の出力から第１の定
数Ａを引算する引算回路である。３は引算回路２の出力
が負の値になったときに、０を出力するリミッタであ
る。４はリミッタ３の出力に第２の定数Ｂを乗算し、出
力信号としてディジタル信号の補正量ｅを得る乗算回路
である。
【００１１】このように構成されたゲインコントロール
回路について、以下、その動作について説明する。ま
ず、インバータ１によって、入力信号が反転される。次
に、引算回路２によって、インバータ２の出力から定数
Ａが引算される。次に、リミッタ３によって、引算回路
２の出力が負の値になったときは０にする。正の値のと
きはそのまま出力する。次に、乗算回路４によって、リ
ミッタ３の出力に定数Ｂが乗算される。こうして得られ
る特性は図２のようになる。
【００１２】図２において、定数Ａを０に、定数Ｂを１
に設定した場合、最大値ｄと補正量ｅの関係は、ａのよ
うな直線になる。定数Ａを０に、定数Ｂを1/2 に設定し
た場合は、傾きが1/2 になり、ｂのような直線となる。
また定数Ａを128 に、定数Ｂを１に設定した場合は、12
8 をこえると補正量は０となり、ｃのような直線とな
る。さらに定数Ａを128 に、定数Ｂを1/2 に設定した場
合は、傾きが1/2 となり、ｄのような直線となる。この
ように、定数Ａで補正量を０にする点を決め、（たとえ
ば、192 をこえる補正量を０にしたいときは、定数Ａを
64に設定する）、定数Ｂで傾きを決めることができ、階
調補正装置の補正量を制御することができる。
【００１３】
【発明の効果】以上のように本発明によれば、インバー
タ、引算回路、リミッタ、乗算回路を用いて、第１の定
数で補正量を０にする点を決め、第２の定数で傾きを決
めることにより、回路規模を小さくすることができ、階
調補正装置において、検出したヒストグラムの最大値に
基づいて、第１および第２の定数を用いて補正量を制御
することができ、その実用的効果は大なるものがある。
【図面の簡単な説明】
【図１】本発明の一実施例のゲインコントロール回路の
ブロック図である。
【図２】本発明の一実施例のゲインコントロール回路に
おける動作を説明するためのグラフである。
【図３】従来例のゲインコントロール回路を含む階調補
正装置のブロック図である。
【図４】従来例の動作を説明するためのグラフである。
【符号の説明】
１ インバータ ２ 引算回路 ３ リミッタ ４，10 乗算回路 ５ ヒストグラムメモリ ６ ルックアップテーブル演算回路 ７ ルックアップテーブルメモリ ８ 最大値検出回路 ９ ゲインコントロール回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−255785（ＪＰ，Ａ) 特開 平３−126377（ＪＰ，Ａ) 特開 平２−36675（ＪＰ，Ａ) 特開 昭63−39280（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力映像信号における輝度信号の輝度分
    布であるヒストグラムをとるヒストグラムメモリと、前
    記ヒストグラムメモリの出力の累積加算を行い、最大累
    積度数が出力輝度信号の最大値になるように各データを
    正規化するルックアップテーブル演算回路と、前記ルッ
    クアップテーブル演算回路により正規化されたデータを
    記憶し、入力輝度信号の輝度レベルに応じた補正値を読
    み出せるルックアップテーブルメモリと、前記ルックア
    ップテーブル演算回路で得られた正規化されたデータの
    差の最大値を検出する最大値検出回路と、前記最大値検
    出回路で得られた最大値を用いて補正量を制御するゲイ
    ンコントロール回路と、前記ゲインコントロール回路の
    出力と前記ルックアップテーブルメモリから出力される
    補正値とを乗算することによって、階調補正信号を得る
    ことができる乗算回路とを備える階調補正装置におい
    て、前記ゲインコントロール回路は、前記最大値検出回
    路の出力を反転するインバータと、前記インバータの出
    力から第１の定数を引き算する引き算回路と、前記引き
    算回路の出力が負になったときは出力を０にするリミッ
    タと、前記リミッタの出力に第２の定数を乗算する乗算
    回路とを備え、前記正規化されたデータの差の最大値か
    ら階調補正の補正量を制御する階調補正信号を得るよう
    に構成したゲインコントロール回路。
JP4021529A 1992-02-07 1992-02-07 ゲインコントロール回路 Expired - Fee Related JP3016652B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4021529A JP3016652B2 (ja) 1992-02-07 1992-02-07 ゲインコントロール回路
US08/009,878 US5394194A (en) 1992-02-07 1993-01-27 Gain control circuit and gradation correcting apparatus
DE69304227T DE69304227T2 (de) 1992-02-07 1993-02-05 Verstärkungsreglerschaltung und Gradationskorrekturgerät
EP93101851A EP0560056B1 (en) 1992-02-07 1993-02-05 Gain control circuit and gradation correcting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4021529A JP3016652B2 (ja) 1992-02-07 1992-02-07 ゲインコントロール回路

Publications (2)

Publication Number Publication Date
JPH05219411A JPH05219411A (ja) 1993-08-27
JP3016652B2 true JP3016652B2 (ja) 2000-03-06

Family

ID=12057488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4021529A Expired - Fee Related JP3016652B2 (ja) 1992-02-07 1992-02-07 ゲインコントロール回路

Country Status (4)

Country Link
US (1) US5394194A (ja)
EP (1) EP0560056B1 (ja)
JP (1) JP3016652B2 (ja)
DE (1) DE69304227T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142290B1 (ko) * 1993-11-24 1998-06-15 김광호 장면적응 영상개선방법 및 그 회로
JP3959769B2 (ja) * 1996-04-12 2007-08-15 ソニー株式会社 ビデオカメラ装置、映像信号処理装置および映像信号の階調変換方法
JPH1013683A (ja) * 1996-06-21 1998-01-16 Nikon Corp 画像入力方法
US6127991A (en) * 1996-11-12 2000-10-03 Sanyo Electric Co., Ltd. Method of driving flat panel display apparatus for multi-gradation display
US6038341A (en) * 1997-03-06 2000-03-14 Matsushita Electric Industrial Co., Ltd. Histogram operating unit for video signals
US6750906B1 (en) * 1998-05-08 2004-06-15 Cirrus Logic, Inc. Histogram-based automatic gain control method and system for video applications
EP1134698A1 (en) * 2000-03-13 2001-09-19 Koninklijke Philips Electronics N.V. Video-apparatus with histogram modification means
EP1164784A1 (en) * 2000-06-13 2001-12-19 Koninklijke Philips Electronics N.V. Preventing doming phenomena
JP2004240103A (ja) * 2003-02-05 2004-08-26 Pioneer Electronic Corp 表示装置
JP4645921B2 (ja) * 2008-11-27 2011-03-09 ソニー株式会社 画像信号処理装置および方法、プログラム、並びに撮像装置
GB0905312D0 (en) * 2009-03-27 2009-05-13 Qinetiq Ltd Electromagnetic field absorbing composition
JP5397079B2 (ja) * 2009-08-11 2014-01-22 ソニー株式会社 映像信号処理装置、エンハンスゲイン生成方法およびプログラム
US8934156B2 (en) * 2012-01-06 2015-01-13 Ricoh Company, Ltd. Image processing apparatus, image processing method, program, and recording medium

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187519A (en) * 1978-08-17 1980-02-05 Rockwell International Corporation System for expanding the video contrast of an image
JPS60192468A (ja) * 1984-03-14 1985-09-30 Matsushita Electric Ind Co Ltd 画質調整装置
CA1226976A (en) * 1984-03-30 1987-09-15 Nobuyoshi Nakajima Method and apparatus for automatically correcting subtraction image density
FR2595153B1 (fr) * 1986-02-28 1990-12-07 Thomson Cgr Systeme d'imagerie numerique a reglage de l'echelle des gris, notamment pour la visualisation des vaisseaux sanguins
DE3620990C2 (de) * 1986-06-23 1995-04-13 Broadcast Television Syst Verfahren und Schaltungsanordnung zur nichtlinearen Übertragung eines Videosignals
US4771192A (en) * 1986-11-14 1988-09-13 The Grass Valley Group, Inc. Digital clip and gain circuit
JPS646589A (en) * 1987-06-29 1989-01-11 Dengen Kk Seal structure for valve rod
JPH01241988A (ja) * 1988-03-23 1989-09-26 Sharp Corp ディジタルａｇｃ回路
JP2670299B2 (ja) * 1988-07-07 1997-10-29 株式会社東芝 画像データ階調変換装置
JPH0810533B2 (ja) * 1988-10-20 1996-01-31 日本ビクター株式会社 磁気再生装置
US5099330A (en) * 1988-10-28 1992-03-24 Casio Computer Co., Ltd. Contrast control based on mean and deviation values
JP2517005Y2 (ja) * 1989-07-21 1996-11-13 パイオニア株式会社 映像信号伸張回路
JP2583325B2 (ja) * 1989-12-26 1997-02-19 池上通信機株式会社 階調補正回路
JPH048068A (ja) * 1990-04-26 1992-01-13 Canon Inc デジタル画像処理回路
JP3045245B2 (ja) * 1990-05-18 2000-05-29 ソニー株式会社 ガンマ補正回路
JP2993056B2 (ja) * 1990-06-13 1999-12-20 ソニー株式会社 映像信号処理装置
JPH0447766A (ja) * 1990-06-14 1992-02-17 Matsushita Electric Ind Co Ltd 映像信号の利得制御装置
JP2784839B2 (ja) * 1990-07-17 1998-08-06 松下電器産業株式会社 映像信号の階調補正装置
JP2936791B2 (ja) * 1991-05-28 1999-08-23 松下電器産業株式会社 階調補正装置
JP3019479B2 (ja) * 1991-06-28 2000-03-13 松下電器産業株式会社 階調補正装置

Also Published As

Publication number Publication date
EP0560056B1 (en) 1996-08-28
EP0560056A1 (en) 1993-09-15
JPH05219411A (ja) 1993-08-27
DE69304227D1 (de) 1996-10-02
US5394194A (en) 1995-02-28
DE69304227T2 (de) 1997-01-16

Similar Documents

Publication Publication Date Title
US5289282A (en) Video signal gradation corrector
US5239378A (en) Gradation corrector with improved smoothing, signal-to-noise ratio and fast response time
JP3019479B2 (ja) 階調補正装置
EP0516083B1 (en) Gradation corrector
JP3016652B2 (ja) ゲインコントロール回路
US5241386A (en) Video signal gradation corrector providing smooth correction while avoiding oscillation of a corrected output luminance signal due to noise and achieving fast response to sudden video scene changes
JP2512562B2 (ja) 階調補正装置
EP0442369A2 (en) Gradation correcting apparatus
EP0551189A2 (en) Video signal correction system
JPH05176263A (ja) 階調補正装置
JP3255258B2 (ja) 画像表示装置
US5321513A (en) Apparatus for shifting the DC level of a luminance signal based on frequency distribution and rate of modulation
EP0648043B1 (en) Picture signal enhancement circuit
JP3021769B2 (ja) 階調補正装置
JPH04363976A (ja) 映像信号の階調変換装置
JP3934363B2 (ja) ガンマ補正回路
JPH04349784A (ja) 階調補正装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees