JP3021769B2 - 階調補正装置 - Google Patents
階調補正装置Info
- Publication number
- JP3021769B2 JP3021769B2 JP3123648A JP12364891A JP3021769B2 JP 3021769 B2 JP3021769 B2 JP 3021769B2 JP 3123648 A JP3123648 A JP 3123648A JP 12364891 A JP12364891 A JP 12364891A JP 3021769 B2 JP3021769 B2 JP 3021769B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- histogram
- signal
- constant
- luminance level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機、
ビデオテープレコーダ、ビデオカメラ、ビデオディスク
等の、映像信号の階調を補正する場合に用いる階調補正
装置に関するものである。
ビデオテープレコーダ、ビデオカメラ、ビデオディスク
等の、映像信号の階調を補正する場合に用いる階調補正
装置に関するものである。
【０００２】
【従来の技術】近年、階調補正装置は、カラーテレビジ
ョン受像機の大型化、高画質化にともない、画像をより
鮮明に見せるため、映像信号を非線形な増幅器に通すこ
とによって、映像信号の階調を補正し、ＣＲＴ上の映像
のダイナミックレンジを拡大するために重要視されてき
ている。
ョン受像機の大型化、高画質化にともない、画像をより
鮮明に見せるため、映像信号を非線形な増幅器に通すこ
とによって、映像信号の階調を補正し、ＣＲＴ上の映像
のダイナミックレンジを拡大するために重要視されてき
ている。
【０００３】以下に、従来の階調補正装置について説明
する。図３は、従来の階調補正装置のブロック図を示す
ものである。図３において、１は入力輝度信号をディジ
タル値に変換するＡ／Ｄ変換器である。２は、入力輝度
信号の輝度ヒストグラムを抽出するヒストグラムメモリ
であり、一般にはメモリのアドレスに入力信号の輝度レ
ベルを、そのデータに度数が入るようにする。３は、ヒ
ストグラム演算回路であり、ヒストグラムメモリ２のデ
ータから入力輝度信号の平均値、モード値、最小値、最
大値、偏差係数、白面積、黒面積等を算出し、その結果
によりリミッタレベル、一定加算値、累積スタート輝度
レベル、累積ストップ輝度レベル、最大輝度レベル等の
各制御値を計算し、リミッタ・加算回路５、累積コント
ロールレジスタ回路６、正規化コントロールレジスタ回
路７に出力する。リミッタ・加算回路５は、ヒストグラ
ムメモリ２のデータを処理するものであり、ヒストグラ
ム演算回路３から転送されるデータにより、輝度ヒスト
グラムの度数があるレベル以上にならないように制限を
加えたり、一定値の加算演算を行う。一般に、輝度ヒス
トグラムを抽出している期間（サンプルしている期間）
はアドレスが一度アクセスされる間にデータ処理を終え
る。累積コントロールレジスタ回路６は、累積ヒストグ
ラムを求める際に、その累積を始める輝度レベルと、累
積を止める輝度レベルをヒストグラム演算回路３より与
えられ、ヒストグラム累積加算回路８を制御する。
する。図３は、従来の階調補正装置のブロック図を示す
ものである。図３において、１は入力輝度信号をディジ
タル値に変換するＡ／Ｄ変換器である。２は、入力輝度
信号の輝度ヒストグラムを抽出するヒストグラムメモリ
であり、一般にはメモリのアドレスに入力信号の輝度レ
ベルを、そのデータに度数が入るようにする。３は、ヒ
ストグラム演算回路であり、ヒストグラムメモリ２のデ
ータから入力輝度信号の平均値、モード値、最小値、最
大値、偏差係数、白面積、黒面積等を算出し、その結果
によりリミッタレベル、一定加算値、累積スタート輝度
レベル、累積ストップ輝度レベル、最大輝度レベル等の
各制御値を計算し、リミッタ・加算回路５、累積コント
ロールレジスタ回路６、正規化コントロールレジスタ回
路７に出力する。リミッタ・加算回路５は、ヒストグラ
ムメモリ２のデータを処理するものであり、ヒストグラ
ム演算回路３から転送されるデータにより、輝度ヒスト
グラムの度数があるレベル以上にならないように制限を
加えたり、一定値の加算演算を行う。一般に、輝度ヒス
トグラムを抽出している期間（サンプルしている期間）
はアドレスが一度アクセスされる間にデータ処理を終え
る。累積コントロールレジスタ回路６は、累積ヒストグ
ラムを求める際に、その累積を始める輝度レベルと、累
積を止める輝度レベルをヒストグラム演算回路３より与
えられ、ヒストグラム累積加算回路８を制御する。
【０００４】ヒストグラム累積加算回路８は、累積コン
トロールレジスタ回路６の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。９は、累積ヒスト
グラムメモリであり、ヒストグラム累積加算回路８の累
積演算の結果を記憶する。一般には、メモリのアドレス
に輝度レベルを、そのデータに度数が入るようにする。
正規化コントロールレジスタ回路７は、累積ヒストグラ
ムのデータを正規化してルックアップテーブルを作成す
る際に、その正規化後の出力輝度信号の最大輝度レベル
をヒストグラム演算回路３より与えられ、その値に応じ
てルックアップテーブル演算回路１０で用いる正規化係
数を制御する。ルックアップテーブル演算回路１０は、
累積ヒストグラムメモリ９の各データを正規化コントロ
ールレジスタ回路７の出力信号に基づいて正規化を行
う。１１は、ルックアップテーブルメモリであり、ルッ
クアップテーブル演算回路１０で正規化されたデータを
記憶する。一般には、メモリのアドレスに輝度レベル
を、そのデータに度数が入るようにする。１２は、タイ
ミング制御回路であり、各演算の順序や、各メモリの制
御等を行う。１３はＤ／Ａ変換器であり、ルックアップ
テーブルで補正されたディジタルの出力信号をアナログ
信号に変換する。
トロールレジスタ回路６の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。９は、累積ヒスト
グラムメモリであり、ヒストグラム累積加算回路８の累
積演算の結果を記憶する。一般には、メモリのアドレス
に輝度レベルを、そのデータに度数が入るようにする。
正規化コントロールレジスタ回路７は、累積ヒストグラ
ムのデータを正規化してルックアップテーブルを作成す
る際に、その正規化後の出力輝度信号の最大輝度レベル
をヒストグラム演算回路３より与えられ、その値に応じ
てルックアップテーブル演算回路１０で用いる正規化係
数を制御する。ルックアップテーブル演算回路１０は、
累積ヒストグラムメモリ９の各データを正規化コントロ
ールレジスタ回路７の出力信号に基づいて正規化を行
う。１１は、ルックアップテーブルメモリであり、ルッ
クアップテーブル演算回路１０で正規化されたデータを
記憶する。一般には、メモリのアドレスに輝度レベル
を、そのデータに度数が入るようにする。１２は、タイ
ミング制御回路であり、各演算の順序や、各メモリの制
御等を行う。１３はＤ／Ａ変換器であり、ルックアップ
テーブルで補正されたディジタルの出力信号をアナログ
信号に変換する。
【０００５】以上のように構成された階調補正回路につ
いて、以下その動作について説明する。図４に各部の動
作波形を図示する。
いて、以下その動作について説明する。図４に各部の動
作波形を図示する。
【０００６】まず、入力輝度信号ａをＡ／Ｄ変換器１に
入力し、ディジタル信号に変換し、変換入力輝度信号ｂ
として出力する。ヒストグラムメモリ２は、この変換入
力輝度信号ｂをアドレスとし、そのアドレスのデータを
リミッタ・加算回路５で処理する。この動作を一垂直走
査期間行うことによって入力輝度信号ａの輝度ヒストグ
ラムを抽出することができる。この様子を図４（ａ）に
示す。
入力し、ディジタル信号に変換し、変換入力輝度信号ｂ
として出力する。ヒストグラムメモリ２は、この変換入
力輝度信号ｂをアドレスとし、そのアドレスのデータを
リミッタ・加算回路５で処理する。この動作を一垂直走
査期間行うことによって入力輝度信号ａの輝度ヒストグ
ラムを抽出することができる。この様子を図４（ａ）に
示す。
【０００７】次に、この輝度ヒストグラムの入ったヒス
トグラムメモリ２のデータをヒストグラム演算回路３が
読み出し、入力輝度信号ａの平均値、モード値、最小
値、最大値、偏差係数、白面積、黒面積等を計算する。
そして、これらの計算結果からリミッタレベル、一定加
算値、累積計算のスタート輝度レベルおよびストップ輝
度レベル、正規化後の最大輝度レベル等の各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路５、累積
コントロールレジスタ回路６、正規化コントロールレジ
スタ回路７に転送する。
トグラムメモリ２のデータをヒストグラム演算回路３が
読み出し、入力輝度信号ａの平均値、モード値、最小
値、最大値、偏差係数、白面積、黒面積等を計算する。
そして、これらの計算結果からリミッタレベル、一定加
算値、累積計算のスタート輝度レベルおよびストップ輝
度レベル、正規化後の最大輝度レベル等の各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路５、累積
コントロールレジスタ回路６、正規化コントロールレジ
スタ回路７に転送する。
【０００８】次に、リミッタ・加算回路５はヒストグラ
ムメモリ２からデータを読み出し、各データに対しヒス
トグラム演算回路３から転送された各制御信号をもとに
リミッタ（図４（ｂ）参照）や一定値の加算（図４
（ｃ）参照）等の演算を行い、その結果を補正ヒストグ
ラムデータｃとしてヒストグラム累積加算回路８に出力
する。ここで、加算する一定値が大きいほど累積加算し
た曲線は直線に近くなり、またその値が小さいほどヒス
トグラム平坦化処理に近くなる（図４（ｄ）参照）。
ムメモリ２からデータを読み出し、各データに対しヒス
トグラム演算回路３から転送された各制御信号をもとに
リミッタ（図４（ｂ）参照）や一定値の加算（図４
（ｃ）参照）等の演算を行い、その結果を補正ヒストグ
ラムデータｃとしてヒストグラム累積加算回路８に出力
する。ここで、加算する一定値が大きいほど累積加算し
た曲線は直線に近くなり、またその値が小さいほどヒス
トグラム平坦化処理に近くなる（図４（ｄ）参照）。
【０００９】そして、ヒストグラム累積加算回路８は、
累積コントロールレジスタ回路６より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ９に記憶する。この様子を図４（ｃ）および
（ｄ）に示す。
累積コントロールレジスタ回路６より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ９に記憶する。この様子を図４（ｃ）および
（ｄ）に示す。
【００１０】次に、ルックアップテーブル演算回路１０
は、累積ヒストグラムメモリ９からデータを読み出し、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路７より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１１に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図４（ｅ）に示す。
は、累積ヒストグラムメモリ９からデータを読み出し、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路７より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１１に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図４（ｅ）に示す。
【００１１】次に、ルックアップテーブルメモリ１１
は、変換入力輝度信号ｂをアドレスとしてそのデータを
読み出し、このデータを補正出力輝度信号ｊとして出力
する。図４（ｆ）は、補正後の輝度信号のヒストグラム
を示す。そして、Ｄ／Ａ変換器１３は、この補正出力輝
度信号ｊをアナログ信号ｋに変換して出力する。
は、変換入力輝度信号ｂをアドレスとしてそのデータを
読み出し、このデータを補正出力輝度信号ｊとして出力
する。図４（ｆ）は、補正後の輝度信号のヒストグラム
を示す。そして、Ｄ／Ａ変換器１３は、この補正出力輝
度信号ｊをアナログ信号ｋに変換して出力する。
【００１２】タイミング制御回路１２は、以上述べたよ
うな順序で各部の動作が行われるように各回路の動作を
制御する。（たとえば、同一出願人の出願にかかる特願
平１−２６５３９３号「階調補正装置」参照）
うな順序で各部の動作が行われるように各回路の動作を
制御する。（たとえば、同一出願人の出願にかかる特願
平１−２６５３９３号「階調補正装置」参照）
【００１３】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、累積ヒストグラムを算出する際に制御す
る累積スタート輝度レベルおよび累積ストップ輝度レベ
ルが入力映像信号の平均輝度レベルにより制御されない
ので、入力映像信号の平均輝度レベルにより黒側の階調
がつぶれたり、また、黒側の輝度レベルが浮いたり、さ
らに、白側の輝度レベルが高くなり過ぎＣＲＴのビーム
電流が増加し、その結果ブルーミングを起こすという課
題を有していた。
来の構成では、累積ヒストグラムを算出する際に制御す
る累積スタート輝度レベルおよび累積ストップ輝度レベ
ルが入力映像信号の平均輝度レベルにより制御されない
ので、入力映像信号の平均輝度レベルにより黒側の階調
がつぶれたり、また、黒側の輝度レベルが浮いたり、さ
らに、白側の輝度レベルが高くなり過ぎＣＲＴのビーム
電流が増加し、その結果ブルーミングを起こすという課
題を有していた。
【００１４】本発明は上記従来の課題を解決するもの
で、あらゆる平均輝度レベルの入力映像信号に対しても
黒側の階調を確保し、黒側の輝度レベルの浮きを抑え、
さらに、白側の輝度レベルの上がり過ぎを抑制した階調
補正装置を提供することを目的とする。
で、あらゆる平均輝度レベルの入力映像信号に対しても
黒側の階調を確保し、黒側の輝度レベルの浮きを抑え、
さらに、白側の輝度レベルの上がり過ぎを抑制した階調
補正装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】この目的を達成するため
に本発明の階調補正装置は、ヒストグラムメモリと、ヒ
ストグラム演算回路と、リミッタ・加算回路と、累積コ
ントロールレジスタ回路と、正規化コントロールレジス
タ回路と、ヒストグラム累積加算回路と、累積ヒストグ
ラムメモリと、ルックアップテーブル演算回路と、ルッ
クアップテーブルメモリと、タイミング制御回路とを備
え、上記ヒストグラム演算回路は、定数と、入力輝度信
号の平均輝度レベルを検出する回路と、この検出した平
均輝度レベルから上記定数を減算する減算器と、この減
算器の出力信号を０以上の値をもつ信号に制限する下限
リミッタ回路を含む回路を含む回路から構成されてい
る。
に本発明の階調補正装置は、ヒストグラムメモリと、ヒ
ストグラム演算回路と、リミッタ・加算回路と、累積コ
ントロールレジスタ回路と、正規化コントロールレジス
タ回路と、ヒストグラム累積加算回路と、累積ヒストグ
ラムメモリと、ルックアップテーブル演算回路と、ルッ
クアップテーブルメモリと、タイミング制御回路とを備
え、上記ヒストグラム演算回路は、定数と、入力輝度信
号の平均輝度レベルを検出する回路と、この検出した平
均輝度レベルから上記定数を減算する減算器と、この減
算器の出力信号を０以上の値をもつ信号に制限する下限
リミッタ回路を含む回路を含む回路から構成されてい
る。
【００１６】さらに、上記ヒストグラム演算回路は、定
数と、入力輝度信号の平均輝度レベルを検出する回路
と、この検出した平均輝度レベルと上記定数を加算する
加算器と、この加算器の出力信号をある上限値に制限す
る上限リミッタ回路を含む回路から構成されている。
数と、入力輝度信号の平均輝度レベルを検出する回路
と、この検出した平均輝度レベルと上記定数を加算する
加算器と、この加算器の出力信号をある上限値に制限す
る上限リミッタ回路を含む回路から構成されている。
【００１７】さらに、上記ヒストグラム演算回路は、定
数と、入力輝度信号の平均輝度レベルを検出する回路
と、この検出した平均輝度レベルから上記定数を減算す
る減算器と、この減算器の出力信号を定数倍する回路
と、この定数倍回路の出力信号を０以上の値をもつ信号
に制限する下限リミッタ回路を含む回路から構成されて
いる。
数と、入力輝度信号の平均輝度レベルを検出する回路
と、この検出した平均輝度レベルから上記定数を減算す
る減算器と、この減算器の出力信号を定数倍する回路
と、この定数倍回路の出力信号を０以上の値をもつ信号
に制限する下限リミッタ回路を含む回路から構成されて
いる。
【００１８】さらに、上記ヒストグラム演算回路は、定
数と、入力輝度信号の平均輝度レベルを検出する回路
と、この検出した平均輝度レベルと上記定数を加算する
加算器と、この加算器の出力信号を定数倍する回路と、
この定数倍回路の出力信号をある上限値に制限する上限
リミッタ回路を含む回路から構成されている。
数と、入力輝度信号の平均輝度レベルを検出する回路
と、この検出した平均輝度レベルと上記定数を加算する
加算器と、この加算器の出力信号を定数倍する回路と、
この定数倍回路の出力信号をある上限値に制限する上限
リミッタ回路を含む回路から構成されている。
【００１９】
【作用】この構成によって、累積ヒストグラムを算出す
る際の制御信号のうち累積スタート輝度レベルを入力信
号の平均輝度レベルに応じて可変することにより、あら
ゆる平均輝度レベルの入力映像信号に対しても黒側の階
調を確保し、また黒側の輝度レベルの浮きを抑えること
ができる。
る際の制御信号のうち累積スタート輝度レベルを入力信
号の平均輝度レベルに応じて可変することにより、あら
ゆる平均輝度レベルの入力映像信号に対しても黒側の階
調を確保し、また黒側の輝度レベルの浮きを抑えること
ができる。
【００２０】さらに、累積ヒストグラムを算出する際の
制御信号のうち累積ストップ輝度レベルを入力信号の平
均輝度レベルに応じて可変することにより、白側の輝度
レベルの上がり過ぎを抑制し、ＣＲＴのブルーミングを
防止することができる。
制御信号のうち累積ストップ輝度レベルを入力信号の平
均輝度レベルに応じて可変することにより、白側の輝度
レベルの上がり過ぎを抑制し、ＣＲＴのブルーミングを
防止することができる。
【００２１】さらに、入力信号の平均輝度レベルに応じ
て可変させた累積スタート輝度レベルの変化点を決める
定数や、さらに、定数倍回路で乗算する係数をＣＲＴ等
の表示装置やその表示装置を駆動する回路の特性に応じ
て可変することにより、黒側の輝度レベルのより最適な
階調補正を行うことができる。
て可変させた累積スタート輝度レベルの変化点を決める
定数や、さらに、定数倍回路で乗算する係数をＣＲＴ等
の表示装置やその表示装置を駆動する回路の特性に応じ
て可変することにより、黒側の輝度レベルのより最適な
階調補正を行うことができる。
【００２２】さらに、入力信号の平均輝度レベルに応じ
て可変させた累積ストップ輝度レベルの変化点を決める
定数や、さらに、定数倍回路で乗算する係数をＣＲＴ等
の表示装置やその表示装置を駆動する回路の特性に応じ
て可変することにより、白側の輝度レベルのより最適な
階調補正を行うことができる。
て可変させた累積ストップ輝度レベルの変化点を決める
定数や、さらに、定数倍回路で乗算する係数をＣＲＴ等
の表示装置やその表示装置を駆動する回路の特性に応じ
て可変することにより、白側の輝度レベルのより最適な
階調補正を行うことができる。
【００２３】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００２４】図１は本発明の一実施例の階調補正回路の
うち要部のみのブロック図である。図１において、６は
累積コントロールレジスタ回路、８はヒストグラム累積
加算回路であり従来例と同様である。９９は平均輝度レ
ベル検出回路であり、入力輝度信号の平均輝度レベルを
検出する。１０１は減算器であり、上記平均輝度レベル
検出回路９９の出力信号からある定数１００を減算す
る。１０２は第１の定数倍回路であり、減算器１０１の
出力信号を定数倍する。１０３は下限リミッタ回路であ
り、上記第１の定数倍回路１０２で出力された信号が０
以上の値をもつ信号になるように制限する。また、１１
１は加算器であり、上記平均輝度レベル検出回路９９の
出力信号とある定数１１０の加算を行う。１１３は上限
リミッタ回路であり、上記加算器１１１の出力信号があ
る値を越えないように制限する。
うち要部のみのブロック図である。図１において、６は
累積コントロールレジスタ回路、８はヒストグラム累積
加算回路であり従来例と同様である。９９は平均輝度レ
ベル検出回路であり、入力輝度信号の平均輝度レベルを
検出する。１０１は減算器であり、上記平均輝度レベル
検出回路９９の出力信号からある定数１００を減算す
る。１０２は第１の定数倍回路であり、減算器１０１の
出力信号を定数倍する。１０３は下限リミッタ回路であ
り、上記第１の定数倍回路１０２で出力された信号が０
以上の値をもつ信号になるように制限する。また、１１
１は加算器であり、上記平均輝度レベル検出回路９９の
出力信号とある定数１１０の加算を行う。１１３は上限
リミッタ回路であり、上記加算器１１１の出力信号があ
る値を越えないように制限する。
【００２５】以上のように構成された階調補正装置につ
いてその動作を説明する。まず、平均輝度レベル検出回
路９９で入力輝度信号の平均輝度レベル（以後、ＡＰＬ
と略す）を検出する。次に、減算器１０１で、検出した
ＡＰＬからある定数１００を減算し、その減算結果を第
１の定数倍回路１０２である係数を乗算する。そして、
この乗算結果が負の値となる信号は０に固定し、０以上
の値をもつ信号となるように下限リミッタ回路１０３を
通す。この下限リミッタ回路１０３の出力信号を累積ヒ
ストグラムを算出する際の累積スタート輝度レベルとし
て累積コントロールレジスタ回路６に出力する。
いてその動作を説明する。まず、平均輝度レベル検出回
路９９で入力輝度信号の平均輝度レベル（以後、ＡＰＬ
と略す）を検出する。次に、減算器１０１で、検出した
ＡＰＬからある定数１００を減算し、その減算結果を第
１の定数倍回路１０２である係数を乗算する。そして、
この乗算結果が負の値となる信号は０に固定し、０以上
の値をもつ信号となるように下限リミッタ回路１０３を
通す。この下限リミッタ回路１０３の出力信号を累積ヒ
ストグラムを算出する際の累積スタート輝度レベルとし
て累積コントロールレジスタ回路６に出力する。
【００２６】このときの累積スタート輝度レベルの特性
曲線を図２に示す。図２（ａ）は、上記定数１００の値
を変化させたときの累積スタート輝度レベルの特性曲線
である。曲線ｌは、この定数１００の値を小さくした場
合の特性であり、曲線ｍは定数１００の値を大きくした
場合の特性である。また、図２（ｂ）は、第１の定数倍
回路１０２の係数を変化させたときの累積スタート輝度
レベルの特性曲線である。曲線ｎは、この係数の値を小
さくした場合の特性であり、曲線ｏは係数の値を大きく
した場合の特性である。このように、ＡＰＬが高いとき
は、累積スタート輝度レベルを大きくして黒側の輝度レ
ベルの浮きを抑え、逆に、ＡＰＬが小さいときは、累積
スタート輝度レベルを小さくして黒側の階調のつぶれを
なくす。さらに、定数１００の値や第１の定数倍回路１
０２の係数をＣＲＴ等の表示装置やその表示装置を駆動
する回路の特性に応じて可変することにより、より最適
な黒側の階調補正を行うことができる。
曲線を図２に示す。図２（ａ）は、上記定数１００の値
を変化させたときの累積スタート輝度レベルの特性曲線
である。曲線ｌは、この定数１００の値を小さくした場
合の特性であり、曲線ｍは定数１００の値を大きくした
場合の特性である。また、図２（ｂ）は、第１の定数倍
回路１０２の係数を変化させたときの累積スタート輝度
レベルの特性曲線である。曲線ｎは、この係数の値を小
さくした場合の特性であり、曲線ｏは係数の値を大きく
した場合の特性である。このように、ＡＰＬが高いとき
は、累積スタート輝度レベルを大きくして黒側の輝度レ
ベルの浮きを抑え、逆に、ＡＰＬが小さいときは、累積
スタート輝度レベルを小さくして黒側の階調のつぶれを
なくす。さらに、定数１００の値や第１の定数倍回路１
０２の係数をＣＲＴ等の表示装置やその表示装置を駆動
する回路の特性に応じて可変することにより、より最適
な黒側の階調補正を行うことができる。
【００２７】また、図１においては、加算器１１１で、
上記検出したＡＰＬとある定数１１０の加算を行い、そ
の加算結果を第２の定数倍回路１１２である係数を乗算
する。そして、上限リミッタ回路１１３で、上記第２の
定数倍回路１１２の出力信号がある値を越えた場合はそ
の最大値に固定して、制限を加える。この上限リミッタ
回路１１３の出力信号を累積ヒストグラムを算出する際
の累積ストップ輝度レベルとして累積コントロールレジ
スタ回路６に出力する。
上記検出したＡＰＬとある定数１１０の加算を行い、そ
の加算結果を第２の定数倍回路１１２である係数を乗算
する。そして、上限リミッタ回路１１３で、上記第２の
定数倍回路１１２の出力信号がある値を越えた場合はそ
の最大値に固定して、制限を加える。この上限リミッタ
回路１１３の出力信号を累積ヒストグラムを算出する際
の累積ストップ輝度レベルとして累積コントロールレジ
スタ回路６に出力する。
【００２８】このときの累積ストップ輝度レベルの特性
曲線を図２に示す。図２（ｃ）は、上記定数１１０の値
を変化させたときの累積ストップ輝度レベルの特性曲線
である。曲線ｐは、この定数の値を小さくした場合の特
性であり、曲線ｑは定数の値を大きくした場合の特性で
ある。また、図２（ｄ）は、第２の定数倍回路１１２の
係数を変化させたときの累積ストップ輝度レベルの特性
曲線である。曲線ｒは、この係数の値を小さくした場合
の特性であり、曲線ｓは係数の値を大きくした場合の特
性である。このように、ＡＰＬが高くなるにつれ累積ス
トップ輝度レベルを大きくして、白側の輝度レベルの上
がり過ぎを抑制し、ＣＲＴのブルーミングを防止する。
さらに、定数１１０の値や第２の定数倍回路１１２の係
数をＣＲＴ等の表示装置やその表示装置を駆動する回路
の特性に応じて可変することにより、より最適な白側の
階調補正を行うことができる。
曲線を図２に示す。図２（ｃ）は、上記定数１１０の値
を変化させたときの累積ストップ輝度レベルの特性曲線
である。曲線ｐは、この定数の値を小さくした場合の特
性であり、曲線ｑは定数の値を大きくした場合の特性で
ある。また、図２（ｄ）は、第２の定数倍回路１１２の
係数を変化させたときの累積ストップ輝度レベルの特性
曲線である。曲線ｒは、この係数の値を小さくした場合
の特性であり、曲線ｓは係数の値を大きくした場合の特
性である。このように、ＡＰＬが高くなるにつれ累積ス
トップ輝度レベルを大きくして、白側の輝度レベルの上
がり過ぎを抑制し、ＣＲＴのブルーミングを防止する。
さらに、定数１１０の値や第２の定数倍回路１１２の係
数をＣＲＴ等の表示装置やその表示装置を駆動する回路
の特性に応じて可変することにより、より最適な白側の
階調補正を行うことができる。
【００２９】以上のように本実施例によれば、平均輝度
レベル検出回路９９と、定数１００と、減算器１０１
と、第１の定数倍回路１０２と、下限リミッタ回路１０
３と、定数１１０と、加算器１１１と、第２の定数倍回
路１１２と、上限リミッタ回路１１３を設けることによ
り、どのような平均輝度レベルの入力映像信号に対して
も黒側の階調を確保し、また、黒側の輝度レベルの浮き
を抑えた階調補正ができる。さらに、白側の輝度レベル
の上がり過ぎを抑制した階調補正を行うことができる。
さらに、各定数の値や乗算する各係数をＣＲＴ等の表示
装置やその表示装置を駆動する回路の特性に応じて可変
することにより、より最適な階調補正を行うことができ
る。
レベル検出回路９９と、定数１００と、減算器１０１
と、第１の定数倍回路１０２と、下限リミッタ回路１０
３と、定数１１０と、加算器１１１と、第２の定数倍回
路１１２と、上限リミッタ回路１１３を設けることによ
り、どのような平均輝度レベルの入力映像信号に対して
も黒側の階調を確保し、また、黒側の輝度レベルの浮き
を抑えた階調補正ができる。さらに、白側の輝度レベル
の上がり過ぎを抑制した階調補正を行うことができる。
さらに、各定数の値や乗算する各係数をＣＲＴ等の表示
装置やその表示装置を駆動する回路の特性に応じて可変
することにより、より最適な階調補正を行うことができ
る。
【００３０】
【発明の効果】以上のように本発明は、ヒストグラムメ
モリと、ヒストグラム演算回路と、リミッタ・加算回路
と、累積コントロールレジスタ回路と、正規化コントロ
ールレジスタ回路と、ヒストグラム累積加算回路と、累
積ヒストグラムメモリと、ルックアップテーブル演算回
路と、ルックアップテーブルメモリと、タイミング制御
回路とを備え、上記ヒストグラム演算回路を、定数と、
平均輝度レベル検出回路と、上記平均輝度レベルから上
記定数を減算する減算器と、この減算器の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路として設けることにより、あらゆる平均輝度レベル
の入力映像信号に対して黒側の階調を確保し、また黒側
の輝度レベルの浮きを抑えることができる階調補正装置
を実現できる。
モリと、ヒストグラム演算回路と、リミッタ・加算回路
と、累積コントロールレジスタ回路と、正規化コントロ
ールレジスタ回路と、ヒストグラム累積加算回路と、累
積ヒストグラムメモリと、ルックアップテーブル演算回
路と、ルックアップテーブルメモリと、タイミング制御
回路とを備え、上記ヒストグラム演算回路を、定数と、
平均輝度レベル検出回路と、上記平均輝度レベルから上
記定数を減算する減算器と、この減算器の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路として設けることにより、あらゆる平均輝度レベル
の入力映像信号に対して黒側の階調を確保し、また黒側
の輝度レベルの浮きを抑えることができる階調補正装置
を実現できる。
【００３１】さらに、上記ヒストグラム演算回路を、定
数と、平均輝度レベル検出回路と、上記平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
をある上限値に制限する上限リミッタ回路を含む回路と
して設けることにより、白側の輝度レベルの上がり過ぎ
を抑制し、ＣＲＴのブルーミングを防止することができ
る階調補正装置を実現できる。
数と、平均輝度レベル検出回路と、上記平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
をある上限値に制限する上限リミッタ回路を含む回路と
して設けることにより、白側の輝度レベルの上がり過ぎ
を抑制し、ＣＲＴのブルーミングを防止することができ
る階調補正装置を実現できる。
【００３２】さらに、上記ヒストグラム演算回路を、定
数と、平均輝度レベル検出回路と、上記平均輝度レベル
から上記定数を減算する減算器と、この減算器の出力信
号を定数倍する回路と、この定数倍回路の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路として設け、上記定数や上記定数倍回路の係数をＣ
ＲＴ等の表示装置やその表示装置を駆動する回路の特性
に応じて可変することにより、黒側の輝度レベルのより
最適な階調補正を行うことができる階調補正装置を実現
できる。
数と、平均輝度レベル検出回路と、上記平均輝度レベル
から上記定数を減算する減算器と、この減算器の出力信
号を定数倍する回路と、この定数倍回路の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路として設け、上記定数や上記定数倍回路の係数をＣ
ＲＴ等の表示装置やその表示装置を駆動する回路の特性
に応じて可変することにより、黒側の輝度レベルのより
最適な階調補正を行うことができる階調補正装置を実現
できる。
【００３３】さらに、上記ヒストグラム演算回路を、定
数と、平均輝度レベル検出回路と、上記平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
を定数倍する回路と、この定数倍回路の出力信号をある
上限値に制限する上限リミッタ回路を含む回路として設
け、上記定数や上記定数倍回路の係数をＣＲＴ等の表示
装置やその表示装置を駆動する回路の特性に応じて可変
することにより、白側の輝度レベルのより最適な階調補
正を行うことができる階調補正装置を実現できる。
数と、平均輝度レベル検出回路と、上記平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
を定数倍する回路と、この定数倍回路の出力信号をある
上限値に制限する上限リミッタ回路を含む回路として設
け、上記定数や上記定数倍回路の係数をＣＲＴ等の表示
装置やその表示装置を駆動する回路の特性に応じて可変
することにより、白側の輝度レベルのより最適な階調補
正を行うことができる階調補正装置を実現できる。
【図１】本発明の実施例における階調補正装置の要部の
ブロック図。
ブロック図。
【図２】本発明の動作の概略を示す特性図。
【図３】従来の階調補正装置のブロック図。
【図４】従来の階調補正装置の動作を説明する波形図。
９９ 平均輝度レベル検出回路 １００ 定数 １０１ 減算器 １０２ 第１の定数倍回路 １０３ 下限リミッタ回路 １１０ 定数 １１１ 加算器 １１２ 第２の定数倍回路 １１３ 上限リミッタ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217
Claims (4)
- 【請求項１】 映像輝度信号の輝度ヒストグラムを記憶
するヒストグラムメモリと、このヒストグラムメモリの
出力信号から入力された映像輝度信号の平均輝度レベル
などの輝度ヒストグラムの特徴を抽出するヒストグラム
演算回路と、このヒストグラム演算回路の出力端に接続
され上記ヒストグラムメモリのデータを処理するリミッ
タ・加算回路と、上記ヒストグラム演算回路の出力端にそ
れぞれ接続された累積コントロールレジスタ回路および
正規化コントロールレジスタ回路と、上記ヒストグラム
メモリのデータを上記累積コントロールレジスタ回路の
出力信号に応じて累積加算する範囲を制御するヒストグ
ラム累積加算回路と、この累積加算した結果を記憶する
累積ヒストグラムメモリと、出力最大輝度レベルを算出
する正規化コントロールレジスタ回路の出力信号により
上記累積ヒストグラムメモリの出力信号を正規化するル
ックアップテーブル演算回路と、この演算結果を記憶す
るルックアップテーブルメモリとを備えることを特徴と
する階調補正装置。 - 【請求項２】 ヒストグラム演算回路は、入力信号や表
示装置の特性に応じてヒストグラムの累積加算を行う範
囲を適応的にかえるために、定数と、入力輝度信号の平均
輝度レベルを検出する回路と、この検出した平均輝度レ
ベルから上記定数を減算する減算器と、この減算器の出
力信号を0以上の値を持つ信号に制限する下限リミッタ
回路を含む回路よりなることを特徴とする請求項1記載
の階調補正装置。 - 【請求項３】 ヒストグラム演算回路は、入力信号や表
示装置の特性に応じてヒストグラムの累積加算を行う範
囲を適応的にかえるために、定数と、入力輝度信号の平均
輝度レベルを検出する回路と、この検出した平均輝度レ
ベルと上記定数を加算する加算器と、この加算器の出力
信号をある上限値に制限する上限リミッタ回路を含む回
路よりなることを特徴とする請求項1記載の階調補正装
置。 - 【請求項４】 ヒストグラム演算回路は、入力信号や表
示装置の特性に応じてヒストグラムの累積加算を行う範
囲を適応的にかえるために、定数と、入力輝度信号の平均
輝度レベルを検出する回路と、この検出した平均輝度レ
ベルから上記定数を減算する減算器と、この減算器の出
力信号を定数倍する回路と、この定数倍回路の出力信号
を0以上の値を持つ信号に制限する下限リミッタ回路を
含む回路よりなることを特徴とする請求項1記載の階調
補正装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123648A JP3021769B2 (ja) | 1991-05-28 | 1991-05-28 | 階調補正装置 |
| US07/886,801 US5289282A (en) | 1991-05-28 | 1992-05-22 | Video signal gradation corrector |
| CA002069365A CA2069365C (en) | 1991-05-28 | 1992-05-25 | Video signal gradation corrector |
| AU17140/92A AU641320B2 (en) | 1991-05-28 | 1992-05-26 | Video signal gradation corrector |
| DE69224102T DE69224102T2 (de) | 1991-05-28 | 1992-05-27 | Gradationskorrekturanordnung für Videosignal |
| KR1019920008985A KR960011974B1 (ko) | 1991-05-28 | 1992-05-27 | 계조보정장치 |
| EP92108950A EP0516084B1 (en) | 1991-05-28 | 1992-05-27 | Video signal gradation corrector |
| MYPI92000907A MY108732A (en) | 1991-05-28 | 1992-05-27 | Video signal gradation corrector. |
| CN92104239A CN1026378C (zh) | 1991-05-28 | 1992-05-28 | 图像信号灰度校正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123648A JP3021769B2 (ja) | 1991-05-28 | 1991-05-28 | 階調補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349785A JPH04349785A (ja) | 1992-12-04 |
| JP3021769B2 true JP3021769B2 (ja) | 2000-03-15 |
Family
ID=14865801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123648A Expired - Fee Related JP3021769B2 (ja) | 1991-05-28 | 1991-05-28 | 階調補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021769B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4869959B2 (ja) * | 2006-10-11 | 2012-02-08 | 株式会社Ｊｖｃケンウッド | 映像信号処理装置及び映像表示装置 |
-
1991
- 1991-05-28 JP JP3123648A patent/JP3021769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04349785A (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011974B1 (ko) | 계조보정장치 | |
| JP2936791B2 (ja) | 階調補正装置 | |
| JP3221291B2 (ja) | 画像処理装置、画像処理方法、ノイズ除去装置及びノイズ除去方法 | |
| US5239378A (en) | Gradation corrector with improved smoothing, signal-to-noise ratio and fast response time | |
| EP0613294B1 (en) | Gradation correction device and image sensing device therewith | |
| JP2512562B2 (ja) | 階調補正装置 | |
| US7606438B2 (en) | Image signal processor and image signal processing method | |
| JPH0799862B2 (ja) | 階調補正装置 | |
| US6996271B2 (en) | Apparatus and method for image processing and storage medium for the same | |
| JP3184309B2 (ja) | 階調補正回路及び撮像装置 | |
| US6753910B1 (en) | Image processing apparatus and image processing method | |
| WO2005125174A1 (ja) | 画像処理装置、画像処理プログラム、電子カメラ、および画像処理方法 | |
| JPH05176263A (ja) | 階調補正装置 | |
| JP3016652B2 (ja) | ゲインコントロール回路 | |
| JP2004007202A (ja) | 画像処理装置 | |
| JP3298330B2 (ja) | 撮像装置 | |
| JP3201049B2 (ja) | 階調補正回路及び撮像装置 | |
| JP3021769B2 (ja) | 階調補正装置 | |
| JP2003223636A (ja) | 画像処理装置 | |
| JP2872005B2 (ja) | 自動画質調整装置 | |
| JP3385705B2 (ja) | 階調補正装置 | |
| JP3087409B2 (ja) | 階調補正装置 | |
| JPH1042191A (ja) | 画像の逆光補正方法及び装置 | |
| KR101007840B1 (ko) | 신호 처리 장치 및 방법, 기록 매체 | |
| JPH07298100A (ja) | ネガ撮像装置におけるノイズ除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |