JP3087409B2 - 階調補正装置 - Google Patents
階調補正装置Info
- Publication number
- JP3087409B2 JP3087409B2 JP04004596A JP459692A JP3087409B2 JP 3087409 B2 JP3087409 B2 JP 3087409B2 JP 04004596 A JP04004596 A JP 04004596A JP 459692 A JP459692 A JP 459692A JP 3087409 B2 JP3087409 B2 JP 3087409B2
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- circuit
- memory
- signal
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ハイビジョン用テレビ
ジョン受像機、ビデオテープレコーダ、ビデオカメラ、
ビデオディスクなどの、映像信号の階調を補正する場合
に用いる階調補正装置に関する。
ジョン受像機、ビデオテープレコーダ、ビデオカメラ、
ビデオディスクなどの、映像信号の階調を補正する場合
に用いる階調補正装置に関する。
【０００２】
【従来の技術】近年、階調補正装置はカラーテレビジョ
ン受像機の大型化、高画質化にともない画像をより鮮明
にするため、映像信号を非線形増幅器に通すことによっ
て映像信号の階調を補正し陰極線管画面上の映像のダイ
ナミックレンジを拡大するために重要視されてきてい
る。
ン受像機の大型化、高画質化にともない画像をより鮮明
にするため、映像信号を非線形増幅器に通すことによっ
て映像信号の階調を補正し陰極線管画面上の映像のダイ
ナミックレンジを拡大するために重要視されてきてい
る。
【０００３】以下に従来の階調補正装置について図面を
参照しながら説明する。図３に示すように従来の階調補
正装置は、入力輝度信号をＡ／Ｄ変換器１でディジタル
化した輝度信号の輝度ヒストグラムをヒストグラムメモ
リ２で抽出する。一般にはメモリのアドレスに入力信号
の輝度レベルを、そのデータに度数が入るようにする。
つぎに、ヒストグラム演算回路３で、ヒストグラムメモ
リ２のデータから入力輝度信号の平均値、モード値、最
小値、最大値、偏差係数、白面積、黒面積などを算出
し、その結果によりリミッタレベル、一定加算値、累積
スタート輝度レベル、累積ストップ輝度レベル、最大輝
度レベルなどの各制御値を計算し、リミッタ・加算回路
４、累積コントロールレジスタ回路５、正規化コントロ
ールレジスタ回路６に出力する。リミッタ・加算回路４
は、ヒストグラムメモリ２のデータを処理するものであ
り、ヒストグラム演算回路３から転送されるデータによ
り、輝度ヒストグラムの度数があるレベル以上にならな
いように制限を加えたり、一定値の加算演算を行う。一
般に、輝度ヒストグラムを抽出している期間（サンプル
している期間）はアドレスが一度アクセスされる間にデ
ータ処理を終える。累積コントロールレジスタ回路５
は、累積ヒストグラムを求める際に、その累積を始める
輝度レベルと、累積を止める輝度レベルをヒストグラム
演算回路３より与えられ、ヒストグラム累積加算回路７
を制御する。
参照しながら説明する。図３に示すように従来の階調補
正装置は、入力輝度信号をＡ／Ｄ変換器１でディジタル
化した輝度信号の輝度ヒストグラムをヒストグラムメモ
リ２で抽出する。一般にはメモリのアドレスに入力信号
の輝度レベルを、そのデータに度数が入るようにする。
つぎに、ヒストグラム演算回路３で、ヒストグラムメモ
リ２のデータから入力輝度信号の平均値、モード値、最
小値、最大値、偏差係数、白面積、黒面積などを算出
し、その結果によりリミッタレベル、一定加算値、累積
スタート輝度レベル、累積ストップ輝度レベル、最大輝
度レベルなどの各制御値を計算し、リミッタ・加算回路
４、累積コントロールレジスタ回路５、正規化コントロ
ールレジスタ回路６に出力する。リミッタ・加算回路４
は、ヒストグラムメモリ２のデータを処理するものであ
り、ヒストグラム演算回路３から転送されるデータによ
り、輝度ヒストグラムの度数があるレベル以上にならな
いように制限を加えたり、一定値の加算演算を行う。一
般に、輝度ヒストグラムを抽出している期間（サンプル
している期間）はアドレスが一度アクセスされる間にデ
ータ処理を終える。累積コントロールレジスタ回路５
は、累積ヒストグラムを求める際に、その累積を始める
輝度レベルと、累積を止める輝度レベルをヒストグラム
演算回路３より与えられ、ヒストグラム累積加算回路７
を制御する。
【０００４】ヒストグラム累積加算回路７は、累積コン
トロールレジスタ回路５の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。累積ヒストグラム
メモリ８では、ヒストグラム累積加算回路７の累積演算
結果を記憶する。一般には、メモリのアドレスに輝度レ
ベルを、そのデータに度数が入るようにする。正規化コ
ントロールレジスタ回路６は、累積ヒストグラムのデー
タを正規化してルックアップテーブルを作成する際に、
その正規化後の出力輝度信号の最大輝度レベルをヒスト
グラム演算回路３より与えられ、その値に応じてルック
アップテーブル演算回路９で用いる正規化係数を制御す
る。ルックアップテーブル演算回路９は、累積ヒストグ
ラムメモリ８の各データを正規化コントロールレジスタ
回路６の出力信号に基づいて正規化を行う。ルックアッ
プテーブルメモリ１０では、ルックアップテーブル演算
回路９で正規化されたデータを記憶する。一般には、メ
モリのアドレスに輝度レベルを、そのデータに度数が入
るようにする。タイミング制御回路１１では、各演算の
順序や、各メモリの制御などを行う。補正演算回路１３
では、各画素の輝度レベルをアドレスとしてルックアッ
プテーブルより読みだされた補正信号と映像信号を入力
して階調補正演算を行う。Ｄ／Ａ変換器１４では、補正
演算回路１３からのディジタル信号をアナログ信号に変
換して出力する。
トロールレジスタ回路５の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。累積ヒストグラム
メモリ８では、ヒストグラム累積加算回路７の累積演算
結果を記憶する。一般には、メモリのアドレスに輝度レ
ベルを、そのデータに度数が入るようにする。正規化コ
ントロールレジスタ回路６は、累積ヒストグラムのデー
タを正規化してルックアップテーブルを作成する際に、
その正規化後の出力輝度信号の最大輝度レベルをヒスト
グラム演算回路３より与えられ、その値に応じてルック
アップテーブル演算回路９で用いる正規化係数を制御す
る。ルックアップテーブル演算回路９は、累積ヒストグ
ラムメモリ８の各データを正規化コントロールレジスタ
回路６の出力信号に基づいて正規化を行う。ルックアッ
プテーブルメモリ１０では、ルックアップテーブル演算
回路９で正規化されたデータを記憶する。一般には、メ
モリのアドレスに輝度レベルを、そのデータに度数が入
るようにする。タイミング制御回路１１では、各演算の
順序や、各メモリの制御などを行う。補正演算回路１３
では、各画素の輝度レベルをアドレスとしてルックアッ
プテーブルより読みだされた補正信号と映像信号を入力
して階調補正演算を行う。Ｄ／Ａ変換器１４では、補正
演算回路１３からのディジタル信号をアナログ信号に変
換して出力する。
【０００５】以上のように構成された階調補正回路につ
いて、以下その動作を図４に示す各部の特性図を用いて
説明する。まず、入力輝度信号ａをＡ／Ｄ変換器１に入
力し、ディジタル信号に変換し、変換入力輝度信号ｂと
して出力する。ヒストグラムメモリ２は、この変換入力
輝度信号ｂをアドレスとし、そのアドレスのデータをリ
ミッタ・加算回路４で処理する。この動作を一垂直走査
期間行うことによって入力輝度信号ａの輝度ヒストグラ
ムを抽出することができる。この様子を図４（ａ）に示
す。
いて、以下その動作を図４に示す各部の特性図を用いて
説明する。まず、入力輝度信号ａをＡ／Ｄ変換器１に入
力し、ディジタル信号に変換し、変換入力輝度信号ｂと
して出力する。ヒストグラムメモリ２は、この変換入力
輝度信号ｂをアドレスとし、そのアドレスのデータをリ
ミッタ・加算回路４で処理する。この動作を一垂直走査
期間行うことによって入力輝度信号ａの輝度ヒストグラ
ムを抽出することができる。この様子を図４（ａ）に示
す。
【０００６】つぎに、この輝度ヒストグラムの入ったヒ
ストグラムメモリ２のデータをヒストグラム演算回路３
で読みだし、入力輝度信号ａの平均値、モード値、最小
値、最大値、偏差係数、白面積、黒面積などを計算す
る。これらの計算結果からリミッタレベル、一定加算
値、累積計算のスタート輝度レベルおよびストップ輝度
レベル、正規化後の最大輝度レベルなどの各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路４、累積
コントロールレジスタ回路５、および正規化コントロー
ルレジスタ回路６に転送する。
ストグラムメモリ２のデータをヒストグラム演算回路３
で読みだし、入力輝度信号ａの平均値、モード値、最小
値、最大値、偏差係数、白面積、黒面積などを計算す
る。これらの計算結果からリミッタレベル、一定加算
値、累積計算のスタート輝度レベルおよびストップ輝度
レベル、正規化後の最大輝度レベルなどの各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路４、累積
コントロールレジスタ回路５、および正規化コントロー
ルレジスタ回路６に転送する。
【０００７】つぎに、リミッタ・加算回路４はヒストグ
ラムメモリ２からデータを読みだし、各データに対しヒ
ストグラム演算回路３から転送された各制御信号をもと
にリミッタ（図４（ｂ）参照）や一定値の加算（図４
（ｃ）参照）などの演算を行い、その結果を補正ヒスト
グラムデータｃとしてヒストグラム累積加算回路７に出
力する。ここで、加算する一定値が大きいほど累積加算
した曲線は直線に近くなり、またその値が小さいほどヒ
ストグラム平坦化処理に近くなる（図４（ｄ）参照）。
ラムメモリ２からデータを読みだし、各データに対しヒ
ストグラム演算回路３から転送された各制御信号をもと
にリミッタ（図４（ｂ）参照）や一定値の加算（図４
（ｃ）参照）などの演算を行い、その結果を補正ヒスト
グラムデータｃとしてヒストグラム累積加算回路７に出
力する。ここで、加算する一定値が大きいほど累積加算
した曲線は直線に近くなり、またその値が小さいほどヒ
ストグラム平坦化処理に近くなる（図４（ｄ）参照）。
【０００８】そして、ヒストグラム累積加算回路７は、
累積コントロールレジスタ回路５より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ８に記憶する。この様子を図４（ｃ）および
（ｄ）に示す。
累積コントロールレジスタ回路５より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ８に記憶する。この様子を図４（ｃ）および
（ｄ）に示す。
【０００９】つぎに、ルックアップテーブル演算回路９
は、累積ヒストグラムメモリ８からデータを読みだし、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路６より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１０に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図４（ｅ）に示す。
は、累積ヒストグラムメモリ８からデータを読みだし、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路６より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１０に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図４（ｅ）に示す。
【００１０】つぎに、ルックアップテーブルメモリ１０
は、変換入力輝度信号ｂをアドレスとしてそのデータｊ
を読みだし、そのデータｊと変換入力輝度信号ｂを入力
して補正演算回路１３により階調補正演算を行い、補正
出力輝度信号ｋを得る。図４（ｆ）は、補正後の輝度信
号のヒストグラムを示す。そして、Ｄ／Ａ変換器１４
は、この補正出力輝度信号ｋをアナログ信号ｌに変換し
て出力する。
は、変換入力輝度信号ｂをアドレスとしてそのデータｊ
を読みだし、そのデータｊと変換入力輝度信号ｂを入力
して補正演算回路１３により階調補正演算を行い、補正
出力輝度信号ｋを得る。図４（ｆ）は、補正後の輝度信
号のヒストグラムを示す。そして、Ｄ／Ａ変換器１４
は、この補正出力輝度信号ｋをアナログ信号ｌに変換し
て出力する。
【００１１】タイミング制御回路１１は、以上述べたよ
うな順序で各部の動作が行われるように各回路の動作を
制御する（たとえば、特願平１−２６５３９３号公報
「階調補正装置」参照）。
うな順序で各部の動作が行われるように各回路の動作を
制御する（たとえば、特願平１−２６５３９３号公報
「階調補正装置」参照）。
【００１２】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、補正データを作成するために行う輝度ヒス
トグラム作成のための輝度データ抽出領域が固定となっ
ており、アスペクト比９：１６のハイビジョン方式の映
像信号とアスペクト比３：４のＮＴＳＣ方式の映像信号
の両信号を表示するシステムにおいて両信号に対して階
調補正処理を行う場合、どちらかの輝度データ抽出領域
が不適正となるため、システム全体として不適正な補正
処理となってしまうという問題点を有していた。
の構成では、補正データを作成するために行う輝度ヒス
トグラム作成のための輝度データ抽出領域が固定となっ
ており、アスペクト比９：１６のハイビジョン方式の映
像信号とアスペクト比３：４のＮＴＳＣ方式の映像信号
の両信号を表示するシステムにおいて両信号に対して階
調補正処理を行う場合、どちらかの輝度データ抽出領域
が不適正となるため、システム全体として不適正な補正
処理となってしまうという問題点を有していた。
【００１３】本発明は上記従来の問題点を解決するもの
で、映像信号方式に応じて適正な輝度ヒストグラム作成
のための輝度データ抽出領域を設定し、階調補正処理を
行うことにより、アスペクト比６：１６のハイビジョン
方式の映像信号とアスペクト比３：４のＮＴＳＣ方式の
映像信号の両信号を表示するシステムにおいても適正な
階調補正処理を行うことができる階調補正装置を提供す
ることを目的とする。
で、映像信号方式に応じて適正な輝度ヒストグラム作成
のための輝度データ抽出領域を設定し、階調補正処理を
行うことにより、アスペクト比６：１６のハイビジョン
方式の映像信号とアスペクト比３：４のＮＴＳＣ方式の
映像信号の両信号を表示するシステムにおいても適正な
階調補正処理を行うことができる階調補正装置を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に本発明の階調補正装置は、映像信号のレート変換に用
いるラインメモリと、映像信号方式に応じたラインメモ
リの読みだしクロックを発生させるクロック発生回路群
と、クロック発生回路群から発生したクロックを選択す
るセレクタと、ラインメモリによりレート変換された信
号の輝度ヒストグラムを記憶するヒストグラムメモリ
と、映像信号方式に応じたヒストグラムメモリに記憶す
る輝度データを抽出する領域を設定するパルスを発生す
る領域パルス発生回路群と、領域パルス発生回路群から
発生した領域設定パルスを選択するセレクタと、ヒスト
グラムメモリの出力信号のデータから輝度ヒストグラム
の特徴を抽出するヒストグラム演算回路と、ヒストグラ
ム演算回路の出力端に接続されヒストグラムメモリのデ
ータを処理するリミッタ・加算回路と、ヒストグラム演
算回路の出力端にそれぞれ接続された累積コントロール
レジスタ回路および正規化コントロールレジスタ回路
と、ヒストグラムメモリの出力信号と累積コントロール
レジスタ回路の出力信号を入力しヒストグラムメモリの
処理データを累積加算するヒストグラム累積加算回路
と、この累積加算した結果を記憶する累積ヒストグラム
メモリと、累積ヒストグラムメモリの出力信号と正規化
コントロールレジスタ回路の出力信号を入力し累積ヒス
トグラムメモリのデータを正規化するルックアップテー
ブル演算回路と、この演算結果を記憶するルックアップ
テーブルメモリと、ＮＴＳＣ方式映像輝度信号と同じ内
容のＨＤ方式映像輝度信号をアドレスとしてルックアッ
プテーブルメモリから得られた出力補正信号およびＨＤ
方式映像輝度信号から補正演算を行う補正演算回路から
構成されている。
に本発明の階調補正装置は、映像信号のレート変換に用
いるラインメモリと、映像信号方式に応じたラインメモ
リの読みだしクロックを発生させるクロック発生回路群
と、クロック発生回路群から発生したクロックを選択す
るセレクタと、ラインメモリによりレート変換された信
号の輝度ヒストグラムを記憶するヒストグラムメモリ
と、映像信号方式に応じたヒストグラムメモリに記憶す
る輝度データを抽出する領域を設定するパルスを発生す
る領域パルス発生回路群と、領域パルス発生回路群から
発生した領域設定パルスを選択するセレクタと、ヒスト
グラムメモリの出力信号のデータから輝度ヒストグラム
の特徴を抽出するヒストグラム演算回路と、ヒストグラ
ム演算回路の出力端に接続されヒストグラムメモリのデ
ータを処理するリミッタ・加算回路と、ヒストグラム演
算回路の出力端にそれぞれ接続された累積コントロール
レジスタ回路および正規化コントロールレジスタ回路
と、ヒストグラムメモリの出力信号と累積コントロール
レジスタ回路の出力信号を入力しヒストグラムメモリの
処理データを累積加算するヒストグラム累積加算回路
と、この累積加算した結果を記憶する累積ヒストグラム
メモリと、累積ヒストグラムメモリの出力信号と正規化
コントロールレジスタ回路の出力信号を入力し累積ヒス
トグラムメモリのデータを正規化するルックアップテー
ブル演算回路と、この演算結果を記憶するルックアップ
テーブルメモリと、ＮＴＳＣ方式映像輝度信号と同じ内
容のＨＤ方式映像輝度信号をアドレスとしてルックアッ
プテーブルメモリから得られた出力補正信号およびＨＤ
方式映像輝度信号から補正演算を行う補正演算回路から
構成されている。
【００１５】
【作用】本発明は上記した構成において、補正データを
作成するために行う輝度ヒストグラム作成のための輝度
データ抽出領域を映像信号方式に応じて適正に設定し、
階調補正処理を行うことにより、アスペクト比９：１６
のハイビジョン方式の映像信号とアスペクト比３：４の
ＮＴＳＣ方式の映像信号の両信号を表示するシステムに
おいても適正な階調補正処理を行うことが可能となる。
作成するために行う輝度ヒストグラム作成のための輝度
データ抽出領域を映像信号方式に応じて適正に設定し、
階調補正処理を行うことにより、アスペクト比９：１６
のハイビジョン方式の映像信号とアスペクト比３：４の
ＮＴＳＣ方式の映像信号の両信号を表示するシステムに
おいても適正な階調補正処理を行うことが可能となる。
【００１６】また、映像信号方式に応じてレート変換を
行うのに用いるラインメモリの読みだしクロックを可変
にすることにより、上記システムにおいて補正処理を行
う映像信号の映像信号方式によらず、レート変換回路の
共用化を図ることが可能となる。
行うのに用いるラインメモリの読みだしクロックを可変
にすることにより、上記システムにおいて補正処理を行
う映像信号の映像信号方式によらず、レート変換回路の
共用化を図ることが可能となる。
【００１７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１８】図１に示すように本実施例の階調補正装置
は、入力輝度信号をディジタル値に変換するＡ／Ｄ変換
器１を入力端側に設けＡ／Ｄ変換された輝度信号をレー
ト変換するためにラインメモリ１２に入力する。ライン
メモリ１２から読みだすためのクロックを発生するクロ
ック発生回路Ａ１５、同Ｂ１６を設け、入力輝度信号の
映像信号方式に応じてラインメモリ１２の読みだしクロ
ックを選択するためのセレクタ１７を設ける。ラインメ
モリ１２によりレート変換された信号の輝度ヒストグラ
ムを抽出するためのヒストグラムメモリ２では、メモリ
のアドレスにラインメモリ１２の出力信号の輝度レベル
を、そのデータに度数が入るようにする。輝度ヒストグ
ラムを作成するための輝度データ抽出領域を設定するた
めの領域パルス発生回路Ａ１８、同Ｂ１９を設け、入力
輝度信号の映像信号方式に応じて輝度ヒストグラムを作
成するための輝度データ抽出領域を選択するセレクタ２
０を設ける。ヒストグラム演算回路３では、ヒストグラ
ムメモリ２のデータから入力輝度信号の平均値、モード
値、最小値、最大値、偏差係数、白面積、黒面積などを
算出し、その結果によりリミッタレベル、一定加算値、
累積スタート輝度レベル、累積ストップ輝度レベル、最
大輝度レベルなどの各制御値を計算し、リミッタ・加算
回路４、累積コントロールレジスタ回路５、正規化コン
トロールレジスタ回路６に出力する。リミッタ・加算回
路４は、ヒストグラムメモリ２のデータを処理するもの
であり、ヒストグラム演算回路３から転送されるデータ
により、輝度ヒストグラムの度数があるレベル以上にな
らないように制限を加えたり、一定値の加算演算を行
う。輝度ヒストグラムを抽出している期間（サンプルし
ている期間）はアドレスが一度アクセスされる間にデー
タ処理を終える。累積コントロールレジスタ回路５は、
累積ヒストグラムを求める際に、その累積を始める輝度
レベルと、累積を止める輝度レベルをヒストグラム演算
回路３より与えられ、ヒストグラム累積加算回路７を制
御する。ヒストグラム累積加算回路７は、累積コントロ
ールレジスタ回路５の制御信号によりヒストグラムメモ
リ２の処理データの累積を行う。累積ヒストグラムメモ
リ８では、ヒストグラム累積加算回路７の累積演算結果
を記憶する。メモリのアドレスに輝度レベルを、そのデ
ータに度数が入るようにする。正規化コントロールレジ
スタ回路６は、累積ヒストグラムのデータを正規化して
ルックアップテーブルを作成する際に、その正規化後の
出力輝度信号の最大輝度レベルをヒストグラム演算回路
３より与えられ、その値に応じてルックアップテーブル
演算回路９で用いる正規化係数を制御する。ルックアッ
プテーブル演算回路９は、累積ヒストグラムメモリ８の
各データを正規化コントロールレジスタ回路６の出力信
号に基づいて正規化を行う。ルックアップテーブルメモ
リ１０では、ルックアップテーブル演算回路９で正規化
されたデータを記憶し、メモリのアドレスに輝度レベル
を、そのデータに度数が入るようにする。また、メモリ
への補正データ書き込みタイミングはＨＤ信号の垂直帰
線期間内に行い、ＨＤ信号の階調補正期間に補正データ
の更新が行われないようにする。タイミング制御回路１
１では、各演算の順序や、各メモリの制御などを行う。
補正演算回路１３では、ＨＤ信号の輝度レベルをアドレ
スとしてルックアップテーブルメモリ１０から得られた
補正データおよびＨＤ信号を入力しＨＤ信号の階調補正
演算を行う。Ｄ／Ａ変換器１４では、補正演算回路１３
で補正されたディジタル出力信号をアナログ信号に変換
してＨＤ信号を出力する。
は、入力輝度信号をディジタル値に変換するＡ／Ｄ変換
器１を入力端側に設けＡ／Ｄ変換された輝度信号をレー
ト変換するためにラインメモリ１２に入力する。ライン
メモリ１２から読みだすためのクロックを発生するクロ
ック発生回路Ａ１５、同Ｂ１６を設け、入力輝度信号の
映像信号方式に応じてラインメモリ１２の読みだしクロ
ックを選択するためのセレクタ１７を設ける。ラインメ
モリ１２によりレート変換された信号の輝度ヒストグラ
ムを抽出するためのヒストグラムメモリ２では、メモリ
のアドレスにラインメモリ１２の出力信号の輝度レベル
を、そのデータに度数が入るようにする。輝度ヒストグ
ラムを作成するための輝度データ抽出領域を設定するた
めの領域パルス発生回路Ａ１８、同Ｂ１９を設け、入力
輝度信号の映像信号方式に応じて輝度ヒストグラムを作
成するための輝度データ抽出領域を選択するセレクタ２
０を設ける。ヒストグラム演算回路３では、ヒストグラ
ムメモリ２のデータから入力輝度信号の平均値、モード
値、最小値、最大値、偏差係数、白面積、黒面積などを
算出し、その結果によりリミッタレベル、一定加算値、
累積スタート輝度レベル、累積ストップ輝度レベル、最
大輝度レベルなどの各制御値を計算し、リミッタ・加算
回路４、累積コントロールレジスタ回路５、正規化コン
トロールレジスタ回路６に出力する。リミッタ・加算回
路４は、ヒストグラムメモリ２のデータを処理するもの
であり、ヒストグラム演算回路３から転送されるデータ
により、輝度ヒストグラムの度数があるレベル以上にな
らないように制限を加えたり、一定値の加算演算を行
う。輝度ヒストグラムを抽出している期間（サンプルし
ている期間）はアドレスが一度アクセスされる間にデー
タ処理を終える。累積コントロールレジスタ回路５は、
累積ヒストグラムを求める際に、その累積を始める輝度
レベルと、累積を止める輝度レベルをヒストグラム演算
回路３より与えられ、ヒストグラム累積加算回路７を制
御する。ヒストグラム累積加算回路７は、累積コントロ
ールレジスタ回路５の制御信号によりヒストグラムメモ
リ２の処理データの累積を行う。累積ヒストグラムメモ
リ８では、ヒストグラム累積加算回路７の累積演算結果
を記憶する。メモリのアドレスに輝度レベルを、そのデ
ータに度数が入るようにする。正規化コントロールレジ
スタ回路６は、累積ヒストグラムのデータを正規化して
ルックアップテーブルを作成する際に、その正規化後の
出力輝度信号の最大輝度レベルをヒストグラム演算回路
３より与えられ、その値に応じてルックアップテーブル
演算回路９で用いる正規化係数を制御する。ルックアッ
プテーブル演算回路９は、累積ヒストグラムメモリ８の
各データを正規化コントロールレジスタ回路６の出力信
号に基づいて正規化を行う。ルックアップテーブルメモ
リ１０では、ルックアップテーブル演算回路９で正規化
されたデータを記憶し、メモリのアドレスに輝度レベル
を、そのデータに度数が入るようにする。また、メモリ
への補正データ書き込みタイミングはＨＤ信号の垂直帰
線期間内に行い、ＨＤ信号の階調補正期間に補正データ
の更新が行われないようにする。タイミング制御回路１
１では、各演算の順序や、各メモリの制御などを行う。
補正演算回路１３では、ＨＤ信号の輝度レベルをアドレ
スとしてルックアップテーブルメモリ１０から得られた
補正データおよびＨＤ信号を入力しＨＤ信号の階調補正
演算を行う。Ｄ／Ａ変換器１４では、補正演算回路１３
で補正されたディジタル出力信号をアナログ信号に変換
してＨＤ信号を出力する。
【００１９】以上のように構成された階調補正装置につ
いて、輝度ヒストグラムを作成してから階調補正データ
作成処理までは従来のＮＴＳＣ方式の補正処理と共通に
なり、従来例の項で説明したので省略して、動作を説明
する。図２はそれぞれの入力輝度信号に対する、適正な
補正データを作成するために行う輝度ヒストグラム作成
のための輝度データ抽出領域を示すものである。
いて、輝度ヒストグラムを作成してから階調補正データ
作成処理までは従来のＮＴＳＣ方式の補正処理と共通に
なり、従来例の項で説明したので省略して、動作を説明
する。図２はそれぞれの入力輝度信号に対する、適正な
補正データを作成するために行う輝度ヒストグラム作成
のための輝度データ抽出領域を示すものである。
【００２０】ここで、補正データ作成処理について説明
する。まず、入力輝度信号をＡ／Ｄ変換器１によりディ
ジタル化し、その信号を２水平走査期間分のラインメモ
リ１２に格納し、入力輝度信号の映像信号方式に応じて
クロック発生回路Ａ１５、同Ｂ１６から発生するライン
メモリ１２の読みだしクロックをセレクタ１７により選
択し、ドット間引き、ライン間引きなどを行うことによ
りＮＴＳＣ信号と同等レートの信号に変換する。つぎ
に、入力信号のアスペクト比として、３：４または、
９：１６などのものがあり、それぞれの信号に対し最適
な輝度ヒストグラムを作成するために図２（ａ），
（ｂ）に示すような最適なデータ抽出領域を設定する必
要がある。それぞれの信号アスペクト比に応じたデータ
抽出領域を領域パルス発生回路Ａ１８、同Ｂ１９により
発生し、それらをセレクタ２０により選択することによ
り最適な輝度ヒストグラムの抽出領域を設定し、その領
域の輝度分布を認識するのに十分なサンプリングレート
でサブサンプリングし、その結果をヒストグラムメモリ
２に格納し、ヒストグラム演算回路３〜ルックアップテ
ーブル演算回路９の補正データ作成回路により各フレー
ムの輝度分布に応じた補正データを計算し、入力輝度信
号の１フレームごとの垂直帰線期間内にルックアップテ
ーブルメモリ１０にそのデータを書き込む。
する。まず、入力輝度信号をＡ／Ｄ変換器１によりディ
ジタル化し、その信号を２水平走査期間分のラインメモ
リ１２に格納し、入力輝度信号の映像信号方式に応じて
クロック発生回路Ａ１５、同Ｂ１６から発生するライン
メモリ１２の読みだしクロックをセレクタ１７により選
択し、ドット間引き、ライン間引きなどを行うことによ
りＮＴＳＣ信号と同等レートの信号に変換する。つぎ
に、入力信号のアスペクト比として、３：４または、
９：１６などのものがあり、それぞれの信号に対し最適
な輝度ヒストグラムを作成するために図２（ａ），
（ｂ）に示すような最適なデータ抽出領域を設定する必
要がある。それぞれの信号アスペクト比に応じたデータ
抽出領域を領域パルス発生回路Ａ１８、同Ｂ１９により
発生し、それらをセレクタ２０により選択することによ
り最適な輝度ヒストグラムの抽出領域を設定し、その領
域の輝度分布を認識するのに十分なサンプリングレート
でサブサンプリングし、その結果をヒストグラムメモリ
２に格納し、ヒストグラム演算回路３〜ルックアップテ
ーブル演算回路９の補正データ作成回路により各フレー
ムの輝度分布に応じた補正データを計算し、入力輝度信
号の１フレームごとの垂直帰線期間内にルックアップテ
ーブルメモリ１０にそのデータを書き込む。
【００２１】補正演算処理については、Ａ／Ｄ変換器１
によりディジタル化された入力ＨＤ信号をアドレスとし
てルックアップテーブルメモリ１０より得られた各画素
の輝度レベルに応じた補正データおよびＡ／Ｄ変換器１
出力のＨＤ信号を入力して補正演算回路１３より階調補
正処理を行い、そののちＤ／Ａ変換器１４を通すことに
より階調補正されたアナログの輝度信号を得ることがで
きる。
によりディジタル化された入力ＨＤ信号をアドレスとし
てルックアップテーブルメモリ１０より得られた各画素
の輝度レベルに応じた補正データおよびＡ／Ｄ変換器１
出力のＨＤ信号を入力して補正演算回路１３より階調補
正処理を行い、そののちＤ／Ａ変換器１４を通すことに
より階調補正されたアナログの輝度信号を得ることがで
きる。
【００２２】以上のように本実施例によれば、補正デー
タを作成するために行う輝度ヒストグラム作成のための
輝度データ抽出領域を映像信号方式に応じて適正に設定
し、階調補正処理を行うことにより、図２（ａ），
（ｂ）に示すように、アスペクト比９：１６のハイビジ
ョン方式の映像信号とアスペクト比３：４のＮＴＳＣ方
式の映像信号の両信号を表示するシステムにおいても適
正な階調補正処理を行うことが可能となる。
タを作成するために行う輝度ヒストグラム作成のための
輝度データ抽出領域を映像信号方式に応じて適正に設定
し、階調補正処理を行うことにより、図２（ａ），
（ｂ）に示すように、アスペクト比９：１６のハイビジ
ョン方式の映像信号とアスペクト比３：４のＮＴＳＣ方
式の映像信号の両信号を表示するシステムにおいても適
正な階調補正処理を行うことが可能となる。
【００２３】また、映像信号方式に応じてレート変換を
行うのに用いるラインメモリの読みだしクロックを可変
にすることにより、上記システムにおいて補正処理を行
う映像信号の映像信号方式によらず、レート変換回路の
共用化を図ることが可能となる。
行うのに用いるラインメモリの読みだしクロックを可変
にすることにより、上記システムにおいて補正処理を行
う映像信号の映像信号方式によらず、レート変換回路の
共用化を図ることが可能となる。
【００２４】
【発明の効果】以上の実施例から明らかなように本発明
は、映像信号のレート変換に用いるラインメモリと、映
像信号方式に応じたラインメモリの読みだしクロックを
発生させるクロック発生回路群と、クロック発生回路群
から発生したクロックを選択するセレクタと、ラインメ
モリによりレート変換された信号の輝度ヒストグラムを
記憶するヒストグラムメモリと、映像信号方式に応じた
ヒストグラムメモリに記憶する輝度データを抽出する領
域を設定するパルスを発生する領域パルス発生回路群
と、領域パルス発生回路群から発生した領域設定パルス
を選択するセレクタと、ヒストグラムメモリの出力信号
のデータから輝度ヒストグラムの特徴を抽出するヒスト
グラム演算回路と、ヒストグラム演算回路の出力端に接
続されヒストグラムメモリのデータを処理するリミッタ
・加算回路と、ヒストグラム演算回路の出力端にそれぞ
れ接続された累積コントロールレジスタ回路および正規
化コントロールレジスタ回路と、ヒストグラムメモリの
出力信号と累積コントロールレジスタ回路の出力信号を
入力しヒストグラムメモリの処理データを累積加算する
ヒストグラム累積加算回路と、この累積加算した結果を
記憶する累積ヒストグラムメモリと、累積ヒストグラム
メモリの出力信号と正規化コントロールレジスタ回路の
出力信号を入力し累積ヒストグラムメモリのデータを正
規化するルックアップテーブル演算回路と、この演算結
果を記憶するルックアップテーブルメモリと、ＮＴＳＣ
方式映像輝度信号と同じ内容のＨＤ方式映像輝度信号を
アドレスとしてルックアップテーブルメモリから得られ
た出力補正信号およびＨＤ方式映像輝度信号から補正演
算を行う補正演算回路を設けることにより、補正データ
を作成するために行う輝度ヒストグラム作成のための輝
度データ抽出領域を映像信号方式に応じて適正に設定
し、階調補正処理を行い、アスペクト比９：１６のハイ
ビジョン方式の映像信号とアスペクト比３：４のＮＴＳ
Ｃ方式の映像信号の両信号を表示するシステムにおいて
も適正な階調補正処理を行うことを可能とする優れた階
調補正装置を実現できるものである。
は、映像信号のレート変換に用いるラインメモリと、映
像信号方式に応じたラインメモリの読みだしクロックを
発生させるクロック発生回路群と、クロック発生回路群
から発生したクロックを選択するセレクタと、ラインメ
モリによりレート変換された信号の輝度ヒストグラムを
記憶するヒストグラムメモリと、映像信号方式に応じた
ヒストグラムメモリに記憶する輝度データを抽出する領
域を設定するパルスを発生する領域パルス発生回路群
と、領域パルス発生回路群から発生した領域設定パルス
を選択するセレクタと、ヒストグラムメモリの出力信号
のデータから輝度ヒストグラムの特徴を抽出するヒスト
グラム演算回路と、ヒストグラム演算回路の出力端に接
続されヒストグラムメモリのデータを処理するリミッタ
・加算回路と、ヒストグラム演算回路の出力端にそれぞ
れ接続された累積コントロールレジスタ回路および正規
化コントロールレジスタ回路と、ヒストグラムメモリの
出力信号と累積コントロールレジスタ回路の出力信号を
入力しヒストグラムメモリの処理データを累積加算する
ヒストグラム累積加算回路と、この累積加算した結果を
記憶する累積ヒストグラムメモリと、累積ヒストグラム
メモリの出力信号と正規化コントロールレジスタ回路の
出力信号を入力し累積ヒストグラムメモリのデータを正
規化するルックアップテーブル演算回路と、この演算結
果を記憶するルックアップテーブルメモリと、ＮＴＳＣ
方式映像輝度信号と同じ内容のＨＤ方式映像輝度信号を
アドレスとしてルックアップテーブルメモリから得られ
た出力補正信号およびＨＤ方式映像輝度信号から補正演
算を行う補正演算回路を設けることにより、補正データ
を作成するために行う輝度ヒストグラム作成のための輝
度データ抽出領域を映像信号方式に応じて適正に設定
し、階調補正処理を行い、アスペクト比９：１６のハイ
ビジョン方式の映像信号とアスペクト比３：４のＮＴＳ
Ｃ方式の映像信号の両信号を表示するシステムにおいて
も適正な階調補正処理を行うことを可能とする優れた階
調補正装置を実現できるものである。
【図１】本発明の一実施例の階調補正装置のブロック図
【図２】（ａ）は同実施例のアスペクト比９：１６のＨ
Ｄ映像信号の輝度データ抽出領域図 （ｂ）は同実施例のアスペクト比３：４のＮＴＳＣ映像
信号の輝度データ抽出領域図
Ｄ映像信号の輝度データ抽出領域図 （ｂ）は同実施例のアスペクト比３：４のＮＴＳＣ映像
信号の輝度データ抽出領域図
【図３】従来の階調補正装置のブロック図
【図４】従来の階調補正装置の特性図
２ ヒストグラムメモリ ３ ヒストグラム演算回路 ４ リミッタ・中点加算回路 ５ 累積コントロールレジスタ回路 ６ 正規化コントロールレジスタ回路 ７ ヒストグラム累積加算回路 ８ 累積ヒストグラムメモリ ９ ルックアップテーブル演算回路 １０ ルックアップテーブルメモリ １２ ラインメモリ １３ 補正演算回路 １５ クロック発生回路Ａ １６ クロック発生回路Ｂ １７，２０ セレクタ １８ 領域パルス発生回路Ａ １９ 領域パルス発生回路Ｂ
Claims (1)
- 【請求項１】 映像信号のレート変換に用いるラインメ
モリと、映像信号方式に応じた上記ラインメモリの読み
だしクロックを発生させるクロック発生回路群と、上記
クロック発生回路群から発生したクロックを選択するセ
レクタと、上記ラインメモリによりレート変換された信
号の輝度ヒストグラムを記憶するヒストグラムメモリ
と、映像信号方式に応じた上記ヒストグラムメモリに記
憶する輝度データを抽出する領域を設定するパルスを発
生する領域パルス発生回路群と、上記領域パルス発生回
路群から発生した領域設定パルスを選択するセレクタ
と、上記ヒストグラムメモリの出力信号のデータから輝
度ヒストグラムの特徴を抽出するヒストグラム演算回路
と、上記ヒストグラム演算回路の出力端に接続され上記
ヒストグラムメモリのデータを処理するリミッタ・加算
回路と、上記ヒストグラム演算回路の出力端にそれぞれ
接続された累積コントロールレジスタ回路および正規化
コントロールレジスタ回路と、上記ヒストグラムメモリ
の出力信号と累積コントロールレジスタ回路の出力信号
を入力し上記ヒストグラムメモリの処理データを累積加
算するヒストグラム累積加算回路と、この累積加算した
結果を記憶する累積ヒストグラムメモリと、上記累積ヒ
ストグラムメモリの出力信号と上記正規化コントロール
レジスタ回路の出力信号を入力し上記累積ヒストグラム
メモリのデータを正規化するルックアップテーブル演算
回路と、この演算結果を記憶するルックアップテーブル
メモリと、ＮＴＳＣ方式映像輝度信号と同じ内容のハイ
ビジョン方式映像輝度信号を上記ルックアップテーブル
のデータ読みだしアドレスとして上記ルックアップテー
ブルメモリから得られた出力補正信号および上記ハイビ
ジョン方式映像輝度信号から補正演算を行う補正演算回
路を有する階調補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004596A JP3087409B2 (ja) | 1992-01-14 | 1992-01-14 | 階調補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004596A JP3087409B2 (ja) | 1992-01-14 | 1992-01-14 | 階調補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191674A JPH05191674A (ja) | 1993-07-30 |
| JP3087409B2 true JP3087409B2 (ja) | 2000-09-11 |
Family
ID=11588427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04004596A Expired - Fee Related JP3087409B2 (ja) | 1992-01-14 | 1992-01-14 | 階調補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087409B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7657111B2 (en) | 2003-02-14 | 2010-02-02 | Fujifilm Corporation | Apparatus and program for image processing for obtaining processed compressed moving image data |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002099238A (ja) * | 2000-09-22 | 2002-04-05 | Nec Mitsubishi Denki Visual Systems Kk | 表示濃度変換方法及び表示装置 |
| KR100444510B1 (ko) * | 2002-07-08 | 2004-08-16 | 엘지전자 주식회사 | 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법 |
| JP2006295377A (ja) * | 2005-04-07 | 2006-10-26 | Mitsubishi Electric Corp | 映像表示装置 |
-
1992
- 1992-01-14 JP JP04004596A patent/JP3087409B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7657111B2 (en) | 2003-02-14 | 2010-02-02 | Fujifilm Corporation | Apparatus and program for image processing for obtaining processed compressed moving image data |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05191674A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2936791B2 (ja) | 階調補正装置 | |
| US7719551B2 (en) | Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith | |
| US6421083B1 (en) | Color imaging device and method | |
| US5696852A (en) | Image signal processing apparatus | |
| US5289282A (en) | Video signal gradation corrector | |
| KR100714204B1 (ko) | 영상신호 처리장치 및 영상신호 처리방법 | |
| JP3201449B2 (ja) | 電子ディスプレイの映像表示処理方法およびその装置 | |
| US20020140807A1 (en) | Electronic endoscope apparatus to which electronic endoscopes with different numbers of pixels can be connected | |
| EP0501728A2 (en) | Gradation corrector | |
| US6753910B1 (en) | Image processing apparatus and image processing method | |
| JP3184309B2 (ja) | 階調補正回路及び撮像装置 | |
| CA2036100C (en) | Gradation correcting apparatus | |
| JPH03126377A (ja) | 階調補正装置 | |
| JP2002359754A (ja) | 階調補正装置及び方法 | |
| JP3087409B2 (ja) | 階調補正装置 | |
| JP2003219205A (ja) | 撮像装置、表示装置、画像記録装置および画質補正方法 | |
| JP3033309B2 (ja) | 階調補正装置 | |
| JPH0690382A (ja) | 階調補正装置 | |
| JPH0723284A (ja) | 自動画質調整装置 | |
| JP3360412B2 (ja) | 階調補正装置 | |
| JPH05176199A (ja) | 階調補正装置 | |
| JP3385705B2 (ja) | 階調補正装置 | |
| JP3433653B2 (ja) | 電子スチルカメラ | |
| JP3021769B2 (ja) | 階調補正装置 | |
| JP2000209437A (ja) | 画像補正方法および画像補正プログラムを格納した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |