JP3033309B2 - 階調補正装置 - Google Patents
階調補正装置Info
- Publication number
- JP3033309B2 JP3033309B2 JP3342745A JP34274591A JP3033309B2 JP 3033309 B2 JP3033309 B2 JP 3033309B2 JP 3342745 A JP3342745 A JP 3342745A JP 34274591 A JP34274591 A JP 34274591A JP 3033309 B2 JP3033309 B2 JP 3033309B2
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- circuit
- signal
- memory
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ハイビジョン用テレビ
ジョン受像機，ビデオテープレコーダ，ビデオカメラ，
ビデオディスクなどの、映像信号の階調を補正する場合
に用いる階調補正装置に関する。
ジョン受像機，ビデオテープレコーダ，ビデオカメラ，
ビデオディスクなどの、映像信号の階調を補正する場合
に用いる階調補正装置に関する。
【０００２】
【従来の技術】近年、階調補正装置は、カラーテレビジ
ョン受像機の大型化，高画質化にともない、画像をより
鮮明にするため映像信号を非線形増幅器に通すことによ
って、映像信号の階調を補正し陰極線管画面上の映像の
ダイナミックレンジを拡大するために重要視されてきて
いる。
ョン受像機の大型化，高画質化にともない、画像をより
鮮明にするため映像信号を非線形増幅器に通すことによ
って、映像信号の階調を補正し陰極線管画面上の映像の
ダイナミックレンジを拡大するために重要視されてきて
いる。
【０００３】以下に従来の階調補正装置について図面を
参照しながら説明する。図２に示すように従来の階調補
正装置は、入力輝度信号をＡ／Ｄ変換器１でディジタル
化した輝度信号の輝度ヒストグラムをヒストグラムメモ
リ２で抽出する。一般にはメモリのアドレスに入力信号
の輝度レベルを、そのデータに度数が入るようにする。
つぎに、ヒストグラム演算回路３で、ヒストグラムメモ
リ２のデータから入力輝度信号の平均値，モード値，最
小値，最大値，偏差係数，白面積，黒面積などを算出
し、その結果によりリミッタレベル，一定加算値，累積
スタート輝度レベル，累積ストップ輝度レベル，最大輝
度レベルなどの各制御値を計算し、リミッタ・加算回路
４，累積コントロールレジスタ回路５，正規化コントロ
ールレジスタ回路６に出力する。リミッタ・加算回路４
は、ヒストグラムメモリ２のデータを処理するものであ
り、ヒストグラム演算回路３から転送されるデータによ
り、輝度ヒストグラムの度数があるレベル以上にならな
いように制限を加えたり、一定値の加算演算を行う。一
般に、輝度ヒストグラムを抽出している期間（サンプル
している期間）はアドレスが一度アクセスされる間にデ
ータ処理を終える。累積コントロールレジスタ回路５
は、累積ヒストグラムを求める際に、その累積を始める
輝度レベルと、累積を止める輝度レベルをヒストグラム
演算回路３より与えられ、ヒストグラム累積加算回路７
を制御する。
参照しながら説明する。図２に示すように従来の階調補
正装置は、入力輝度信号をＡ／Ｄ変換器１でディジタル
化した輝度信号の輝度ヒストグラムをヒストグラムメモ
リ２で抽出する。一般にはメモリのアドレスに入力信号
の輝度レベルを、そのデータに度数が入るようにする。
つぎに、ヒストグラム演算回路３で、ヒストグラムメモ
リ２のデータから入力輝度信号の平均値，モード値，最
小値，最大値，偏差係数，白面積，黒面積などを算出
し、その結果によりリミッタレベル，一定加算値，累積
スタート輝度レベル，累積ストップ輝度レベル，最大輝
度レベルなどの各制御値を計算し、リミッタ・加算回路
４，累積コントロールレジスタ回路５，正規化コントロ
ールレジスタ回路６に出力する。リミッタ・加算回路４
は、ヒストグラムメモリ２のデータを処理するものであ
り、ヒストグラム演算回路３から転送されるデータによ
り、輝度ヒストグラムの度数があるレベル以上にならな
いように制限を加えたり、一定値の加算演算を行う。一
般に、輝度ヒストグラムを抽出している期間（サンプル
している期間）はアドレスが一度アクセスされる間にデ
ータ処理を終える。累積コントロールレジスタ回路５
は、累積ヒストグラムを求める際に、その累積を始める
輝度レベルと、累積を止める輝度レベルをヒストグラム
演算回路３より与えられ、ヒストグラム累積加算回路７
を制御する。
【０００４】ヒストグラム累積加算回路７は、累積コン
トロールレジスタ回路５の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。累積ヒストグラム
メモリ８では、ヒストグラム累積加算回路７の累積演算
結果を記憶する。一般には、メモリのアドレスに輝度レ
ベルを、そのデータに度数が入るようにする。正規化コ
ントロールレジスタ回路６は、累積ヒストグラムのデー
タを正規化してルックアップテーブルを作成する際に、
その正規化後の出力輝度信号の最大輝度レベルをヒスト
グラム演算回路３より与えられ、その値に応じてルック
アップテーブル演算回路９で用いる正規化係数を制御す
る。ルックアップテーブル演算回路９は、累積ヒストグ
ラムメモリ８の各データを正規化コントロールレジスタ
回路６の出力信号に基づいて正規化を行う。ルックアッ
プテーブルメモリ１０では、ルックアップテーブル演算
回路９で正規化されたデータを記憶する。一般には、メ
モリのアドレスに輝度レベルを、そのデータに度数が入
るようにする。タイミング制御回路１１では、各演算の
順序や、各メモリの制御などを行う。補正演算回路１３
では、各画素の輝度レベルをアドレスとしてルックアッ
プテーブルより読み出された補正信号と映像信号を入力
して階調補正演算を行う。Ｄ／Ａ変換器１４では、補正
演算回路１３からのディジタル信号をアナログ信号に変
換して出力する。
トロールレジスタ回路５の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。累積ヒストグラム
メモリ８では、ヒストグラム累積加算回路７の累積演算
結果を記憶する。一般には、メモリのアドレスに輝度レ
ベルを、そのデータに度数が入るようにする。正規化コ
ントロールレジスタ回路６は、累積ヒストグラムのデー
タを正規化してルックアップテーブルを作成する際に、
その正規化後の出力輝度信号の最大輝度レベルをヒスト
グラム演算回路３より与えられ、その値に応じてルック
アップテーブル演算回路９で用いる正規化係数を制御す
る。ルックアップテーブル演算回路９は、累積ヒストグ
ラムメモリ８の各データを正規化コントロールレジスタ
回路６の出力信号に基づいて正規化を行う。ルックアッ
プテーブルメモリ１０では、ルックアップテーブル演算
回路９で正規化されたデータを記憶する。一般には、メ
モリのアドレスに輝度レベルを、そのデータに度数が入
るようにする。タイミング制御回路１１では、各演算の
順序や、各メモリの制御などを行う。補正演算回路１３
では、各画素の輝度レベルをアドレスとしてルックアッ
プテーブルより読み出された補正信号と映像信号を入力
して階調補正演算を行う。Ｄ／Ａ変換器１４では、補正
演算回路１３からのディジタル信号をアナログ信号に変
換して出力する。
【０００５】以上のように構成された従来の階調補正回
路について、以下その動作を図３に示す各部の特性図を
用いて説明する。まず、入力輝度信号ａをＡ／Ｄ変換器
１に入力し、ディジタル信号に変換し、変換入力輝度信
号ｂとして出力する。ヒストグラムメモリ２は、この変
換入力輝度信号ｂをアドレスとし、そのアドレスのデー
タをリミッタ・加算回路４で処理する。この動作を一垂
直走査期間行うことによって入力輝度信号ａの輝度ヒス
トグラムを抽出することができる。この様子を図３
（ａ）に示す。
路について、以下その動作を図３に示す各部の特性図を
用いて説明する。まず、入力輝度信号ａをＡ／Ｄ変換器
１に入力し、ディジタル信号に変換し、変換入力輝度信
号ｂとして出力する。ヒストグラムメモリ２は、この変
換入力輝度信号ｂをアドレスとし、そのアドレスのデー
タをリミッタ・加算回路４で処理する。この動作を一垂
直走査期間行うことによって入力輝度信号ａの輝度ヒス
トグラムを抽出することができる。この様子を図３
（ａ）に示す。
【０００６】つぎに、この輝度ヒストグラムの入ったヒ
ストグラムメモリ２のデータをヒストグラム演算回路３
が読みだし、入力輝度信号ａの平均値，モード値，最小
値，最大値，偏差係数，白面積，黒面積などを計算す
る。これらの計算結果からリミッタレベル，一定加算
値，累積計算のスタート輝度レベルおよびストップ輝度
レベル，正規化後の最大輝度レベルなどの各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路４，累積
コントロールレジスタ回路５，正規化コントロールレジ
スタ回路６に転送する。
ストグラムメモリ２のデータをヒストグラム演算回路３
が読みだし、入力輝度信号ａの平均値，モード値，最小
値，最大値，偏差係数，白面積，黒面積などを計算す
る。これらの計算結果からリミッタレベル，一定加算
値，累積計算のスタート輝度レベルおよびストップ輝度
レベル，正規化後の最大輝度レベルなどの各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路４，累積
コントロールレジスタ回路５，正規化コントロールレジ
スタ回路６に転送する。
【０００７】つぎに、リミッタ・加算回路４はヒストグ
ラムメモリ２からデータを読みだし、各データに対しヒ
ストグラム演算回路３から転送された各制御信号をもと
にリミッタ（図３（ｂ）参照）や一定値の加算（図３
（ｃ）参照）などの演算を行い、その結果を補正ヒスト
グラムデータｃとしてヒストグラム累積加算回路７に出
力する。ここで、加算する一定値が大きいほど累積加算
した曲線は直線に近くなり、またその値が小さいほどヒ
ストグラム平坦化処理に近くなる（図３（ｄ）参照）。
ラムメモリ２からデータを読みだし、各データに対しヒ
ストグラム演算回路３から転送された各制御信号をもと
にリミッタ（図３（ｂ）参照）や一定値の加算（図３
（ｃ）参照）などの演算を行い、その結果を補正ヒスト
グラムデータｃとしてヒストグラム累積加算回路７に出
力する。ここで、加算する一定値が大きいほど累積加算
した曲線は直線に近くなり、またその値が小さいほどヒ
ストグラム平坦化処理に近くなる（図３（ｄ）参照）。
【０００８】そして、ヒストグラム累積加算回路７は、
累積コントロールレジスタ回路５より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ８に記憶する。この様子を図３（ｃ）および
（ｄ）に示す。
累積コントロールレジスタ回路５より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ８に記憶する。この様子を図３（ｃ）および
（ｄ）に示す。
【０００９】つぎに、ルックアップテーブル演算回路９
は、累積ヒストグラムメモリ８からデータを読みだし、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路６より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１０に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図３（ｅ）に示す。
は、累積ヒストグラムメモリ８からデータを読みだし、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路６より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１０に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図３（ｅ）に示す。
【００１０】つぎに、ルックアップテーブルメモリ１０
は、変換入力輝度信号ｂをアドレスとしてそのデータｊ
を読みだし、そのデータｊと変換入力輝度信号ｂを入力
して補正演算回路１３により階調補正演算を行い、補正
出力輝度信号ｋを得る。図３（ｆ）は、補正後の輝度信
号のヒストグラムを示す。そして、Ｄ／Ａ変換器１４
は、この補正出力輝度信号ｋをアナログ信号１に変換し
て出力する。
は、変換入力輝度信号ｂをアドレスとしてそのデータｊ
を読みだし、そのデータｊと変換入力輝度信号ｂを入力
して補正演算回路１３により階調補正演算を行い、補正
出力輝度信号ｋを得る。図３（ｆ）は、補正後の輝度信
号のヒストグラムを示す。そして、Ｄ／Ａ変換器１４
は、この補正出力輝度信号ｋをアナログ信号１に変換し
て出力する。
【００１１】タイミング制御回路１１は、以上述べたよ
うな順序で各部の動作が行われるように各回路の動作を
制御する（たとえば、特願平１−２６５３９３号公報
「階調補正装置」参照）。
うな順序で各部の動作が行われるように各回路の動作を
制御する（たとえば、特願平１−２６５３９３号公報
「階調補正装置」参照）。
【００１２】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＮＴＳＣ方式映像信号に対しては動作周
波数として動作可能であるがハイビジョン方式（以下Ｈ
Ｄ方式と略す）の映像信号のような動作周波数の高い映
像信号に対しては対応できないという問題点を有してい
た。
来の構成では、ＮＴＳＣ方式映像信号に対しては動作周
波数として動作可能であるがハイビジョン方式（以下Ｈ
Ｄ方式と略す）の映像信号のような動作周波数の高い映
像信号に対しては対応できないという問題点を有してい
た。
【００１３】本発明は上記従来の問題点を解決するもの
で、民生用ハイビジョン機器の出力信号としてハイビジ
ョン映像信号と同時に同信号がＮＴＳＣ方式に変換され
た信号も出力されている場合が多いことを利用し、ハイ
ビジョン映像信号のような動作周波数の高い映像信号に
対しても、従来と同方式の階調補正を可能とする階調補
正装置を提供することを目的とする。
で、民生用ハイビジョン機器の出力信号としてハイビジ
ョン映像信号と同時に同信号がＮＴＳＣ方式に変換され
た信号も出力されている場合が多いことを利用し、ハイ
ビジョン映像信号のような動作周波数の高い映像信号に
対しても、従来と同方式の階調補正を可能とする階調補
正装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明の階調補正装置は、ＮＴＳＣ方式映像輝度信号
の輝度ヒストグラムを記憶するヒストグラムメモリと、
このヒストグラムメモリの出力信号のデータから輝度ヒ
ストグラムの特徴を抽出するヒストグラム演算回路と、
このヒストグラム演算回路の出力端に接続されヒストグ
ラムメモリのデータを処理するリミッタ・加算回路と、
ヒストグラム演算回路の出力端にそれぞれ接続された累
積コントロールレジスタ回路および正規化コントロール
レジスタ回路と、ヒストグラムメモリの出力信号と累積
コントロールレジスタ回路の出力信号を入力しヒストグ
ラムメモリの処理データを累積加算するヒストグラム累
積加算回路と、この累積加算した結果を記憶する累積ヒ
ストグラムメモリと、この累積ヒストグラムメモリの出
力信号と正規化コントロールレジスタ回路の出力信号を
入力し累積ヒストグラムメモリのデータを正規化するル
ックアップテーブル演算回路と、この演算結果を記憶す
るルックアップテーブルメモリと、ＮＴＳＣ方式映像輝
度信号と同内容のＨＤ方式映像輝度信号をアドレスとし
てルックアップテーブルメモリから得られた出力補正信
号およびＨＤ方式映像輝度信号から補正演算を行う補正
演算回路から構成されている。
に本発明の階調補正装置は、ＮＴＳＣ方式映像輝度信号
の輝度ヒストグラムを記憶するヒストグラムメモリと、
このヒストグラムメモリの出力信号のデータから輝度ヒ
ストグラムの特徴を抽出するヒストグラム演算回路と、
このヒストグラム演算回路の出力端に接続されヒストグ
ラムメモリのデータを処理するリミッタ・加算回路と、
ヒストグラム演算回路の出力端にそれぞれ接続された累
積コントロールレジスタ回路および正規化コントロール
レジスタ回路と、ヒストグラムメモリの出力信号と累積
コントロールレジスタ回路の出力信号を入力しヒストグ
ラムメモリの処理データを累積加算するヒストグラム累
積加算回路と、この累積加算した結果を記憶する累積ヒ
ストグラムメモリと、この累積ヒストグラムメモリの出
力信号と正規化コントロールレジスタ回路の出力信号を
入力し累積ヒストグラムメモリのデータを正規化するル
ックアップテーブル演算回路と、この演算結果を記憶す
るルックアップテーブルメモリと、ＮＴＳＣ方式映像輝
度信号と同内容のＨＤ方式映像輝度信号をアドレスとし
てルックアップテーブルメモリから得られた出力補正信
号およびＨＤ方式映像輝度信号から補正演算を行う補正
演算回路から構成されている。
【００１５】
【作用】本発明は上記した構成において、ハイビジョン
映像信号のような高い動作周波数をもった映像信号に階
調補正処理を行う場合にも、階調補正データを抽出する
処理までは、ＮＴＳＣ方式の映像信号を用いて、従来と
同様の処理系により行い、以降のルックアップテーブル
メモリ、補正演算の処理に対してのみハイビジョン映像
信号のような高い動作周波数に対応することにより、回
路全体として低い周波数での動作を可能とすることによ
りＨＤ信号に対する階調補正処理を可能にすると同時
に、処理システムとしてもＮＴＳＣ系との共用化を図る
ことが可能となる。
映像信号のような高い動作周波数をもった映像信号に階
調補正処理を行う場合にも、階調補正データを抽出する
処理までは、ＮＴＳＣ方式の映像信号を用いて、従来と
同様の処理系により行い、以降のルックアップテーブル
メモリ、補正演算の処理に対してのみハイビジョン映像
信号のような高い動作周波数に対応することにより、回
路全体として低い周波数での動作を可能とすることによ
りＨＤ信号に対する階調補正処理を可能にすると同時
に、処理システムとしてもＮＴＳＣ系との共用化を図る
ことが可能となる。
【００１６】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１７】図１に示すように本発明の階調補正装置
は、まずＮＴＳＣ方式およびＨＤ方式の入力輝度信号を
ディジタル値に変換するＡ／Ｄ変換器１および１２をそ
れぞれの入力端に設ける。ＮＴＳＣ方式入力輝度信号の
輝度ヒストグラムを抽出するヒストグラムメモリ２にお
いてメモリのアドレスに入力信号の輝度レベルをそのデ
ータに度数が入るようにする。ヒストグラム演算回路３
では、ヒストグラムメモリ２のデータから入力輝度信号
の平均値，モード値，最小値，最大値，偏差係数，白面
積，黒面積などを算出し、その結果によりリミッタレベ
ル，一定加算値，累積スタート輝度レベル，累積ストッ
プ輝度レベル，最大輝度レベルなどの各制御値を計算
し、リミッタ・加算回路４，累積コントロールレジスタ
回路５，正規化コントロールレジスタ回路６に出力す
る。リミッタ・加算回路４は、ヒストグラムメモリ２の
データを処理するものであり、ヒストグラム演算回路３
から転送されるデータにより、輝度ヒストグラムの度数
があるレベル以上にならないように制限を加えたり、一
定値の加算演算を行う。輝度ヒストグラムを抽出してい
る期間（サンプルしている期間）はアドレスが一度アク
セスされる間にデータ処理を終える。累積コントロール
レジスタ回路５は、累積ヒストグラムを求める際に、そ
の累積を始める輝度レベルと、累積を止める輝度レベル
をヒストグラム演算回路３より与えられ、ヒストグラム
累積加算回路７を制御する。ヒストグラム累積加算回路
７は、累積コントロールレジスタ回路５の制御信号によ
りヒストグラムメモリ２の処理データの累積を行う。累
積ヒストグラムメモリ８では、ヒストグラム累積加算回
路７の累積演算の結果を記憶する。メモリのアドレスに
輝度レベルを、そのデータに度数が入るようにする。正
規化コントロールレジスタ回路６は、累積ヒストグラム
のデータを正規化してルックアップテーブルを作成する
際に、その正規化後の出力輝度信号の最大輝度レベルを
ヒストグラム演算回路３より与えられ、その値に応じて
ルックアップテーブル演算回路９で用いる正規化係数を
制御する。ルックアップテーブル演算回路９は、累積ヒ
ストグラムメモリ８の各データを正規化コントロールレ
ジスタ回路６の出力信号に基づいて正規化を行う。ルッ
クアップテーブルメモリ１０では、ルックアップテーブ
ル演算回路９で正規化されたデータを記憶し、メモリの
アドレスに輝度レベルを、そのデータに度数が入るよう
にする。また、メモリへの補正データ書き込みタイミン
グはＨＤ信号の垂直帰線期間内に行い、ＨＤ信号の階調
補正期間に補正データの更新が行われないようにする。
タイミング制御回路１１では、各演算の順序や各メモリ
の制御などを行う。補正演算回路１３では、ＨＤ信号の
輝度レベルをアドレスとしてルックアップテーブルメモ
リ１０から得られた補正データおよびＨＤ信号を入力し
ＨＤ信号の階調補正演算を行う。Ｄ／Ａ変換器１４で
は、補正演算回路１３で補正されたディジタル出力信号
をアナログ信号に変換してＨＤ信号を出力する。
は、まずＮＴＳＣ方式およびＨＤ方式の入力輝度信号を
ディジタル値に変換するＡ／Ｄ変換器１および１２をそ
れぞれの入力端に設ける。ＮＴＳＣ方式入力輝度信号の
輝度ヒストグラムを抽出するヒストグラムメモリ２にお
いてメモリのアドレスに入力信号の輝度レベルをそのデ
ータに度数が入るようにする。ヒストグラム演算回路３
では、ヒストグラムメモリ２のデータから入力輝度信号
の平均値，モード値，最小値，最大値，偏差係数，白面
積，黒面積などを算出し、その結果によりリミッタレベ
ル，一定加算値，累積スタート輝度レベル，累積ストッ
プ輝度レベル，最大輝度レベルなどの各制御値を計算
し、リミッタ・加算回路４，累積コントロールレジスタ
回路５，正規化コントロールレジスタ回路６に出力す
る。リミッタ・加算回路４は、ヒストグラムメモリ２の
データを処理するものであり、ヒストグラム演算回路３
から転送されるデータにより、輝度ヒストグラムの度数
があるレベル以上にならないように制限を加えたり、一
定値の加算演算を行う。輝度ヒストグラムを抽出してい
る期間（サンプルしている期間）はアドレスが一度アク
セスされる間にデータ処理を終える。累積コントロール
レジスタ回路５は、累積ヒストグラムを求める際に、そ
の累積を始める輝度レベルと、累積を止める輝度レベル
をヒストグラム演算回路３より与えられ、ヒストグラム
累積加算回路７を制御する。ヒストグラム累積加算回路
７は、累積コントロールレジスタ回路５の制御信号によ
りヒストグラムメモリ２の処理データの累積を行う。累
積ヒストグラムメモリ８では、ヒストグラム累積加算回
路７の累積演算の結果を記憶する。メモリのアドレスに
輝度レベルを、そのデータに度数が入るようにする。正
規化コントロールレジスタ回路６は、累積ヒストグラム
のデータを正規化してルックアップテーブルを作成する
際に、その正規化後の出力輝度信号の最大輝度レベルを
ヒストグラム演算回路３より与えられ、その値に応じて
ルックアップテーブル演算回路９で用いる正規化係数を
制御する。ルックアップテーブル演算回路９は、累積ヒ
ストグラムメモリ８の各データを正規化コントロールレ
ジスタ回路６の出力信号に基づいて正規化を行う。ルッ
クアップテーブルメモリ１０では、ルックアップテーブ
ル演算回路９で正規化されたデータを記憶し、メモリの
アドレスに輝度レベルを、そのデータに度数が入るよう
にする。また、メモリへの補正データ書き込みタイミン
グはＨＤ信号の垂直帰線期間内に行い、ＨＤ信号の階調
補正期間に補正データの更新が行われないようにする。
タイミング制御回路１１では、各演算の順序や各メモリ
の制御などを行う。補正演算回路１３では、ＨＤ信号の
輝度レベルをアドレスとしてルックアップテーブルメモ
リ１０から得られた補正データおよびＨＤ信号を入力し
ＨＤ信号の階調補正演算を行う。Ｄ／Ａ変換器１４で
は、補正演算回路１３で補正されたディジタル出力信号
をアナログ信号に変換してＨＤ信号を出力する。
【００１８】以上のように構成された階調補正装置につ
いて、従来のＮＴＳＣ方式の補正処理と共通の部分は従
来例の項で説明したので省略して、その動作を説明す
る。
いて、従来のＮＴＳＣ方式の補正処理と共通の部分は従
来例の項で説明したので省略して、その動作を説明す
る。
【００１９】まず、補正データ抽出処理として、ＮＴＳ
Ｃ方式の輝度信号をＡ／Ｄ変換器１によりディジタル化
し、その信号からある１フレームの輝度分布を認識する
に十分なサンプリングレートでサブサンプリングし、そ
の結果をヒストグラムメモリ２に格納し、ヒストグラム
演算回路３〜ルックアップテーブル演算回路９の補正デ
ータ抽出回路により各フレームの輝度分布に応じた補正
データを計算し、ＨＤ信号の１フレームごとの垂直帰線
期間内にルックアップテーブルメモリ１０にそのデータ
を書き込む。
Ｃ方式の輝度信号をＡ／Ｄ変換器１によりディジタル化
し、その信号からある１フレームの輝度分布を認識する
に十分なサンプリングレートでサブサンプリングし、そ
の結果をヒストグラムメモリ２に格納し、ヒストグラム
演算回路３〜ルックアップテーブル演算回路９の補正デ
ータ抽出回路により各フレームの輝度分布に応じた補正
データを計算し、ＨＤ信号の１フレームごとの垂直帰線
期間内にルックアップテーブルメモリ１０にそのデータ
を書き込む。
【００２０】つぎに、補正演算処理として、ＨＤ方式の
輝度信号をＡ／Ｄ変換器１２によりディジタル化し、そ
の出力信号をアドレスとしてルックアップテーブルメモ
リ１０より得られた各画素の輝度レベルに応じた補正デ
ータおよびＡ／Ｄ変換器１２の出力信号を入力して補正
演算回路１３より階調補正処理を行い、その後Ｄ／Ａ変
換器１４を通すことにより階調補正されたアナログのＨ
Ｄ信号を得ることができる。
輝度信号をＡ／Ｄ変換器１２によりディジタル化し、そ
の出力信号をアドレスとしてルックアップテーブルメモ
リ１０より得られた各画素の輝度レベルに応じた補正デ
ータおよびＡ／Ｄ変換器１２の出力信号を入力して補正
演算回路１３より階調補正処理を行い、その後Ｄ／Ａ変
換器１４を通すことにより階調補正されたアナログのＨ
Ｄ信号を得ることができる。
【００２１】以上のように本実施例によれば、民生用ハ
イビジョン機器の出力信号としてハイビジョン信号と同
時に同信号がＮＴＳＣ方式に変換された信号も出力され
ている場合が多いことを利用し、階調補正データを抽出
する処理までは、ＮＴＳＣ方式の映像信号を用いて従来
と同様の処理を行い、以降のルックアップテーブルメモ
リ、補正演算の処理に対してのみＨＤ信号のような高い
動作周波数に対応することにより、回路全体として低い
動作周波数でＨＤ信号の階調補正処理を行うことができ
る。
イビジョン機器の出力信号としてハイビジョン信号と同
時に同信号がＮＴＳＣ方式に変換された信号も出力され
ている場合が多いことを利用し、階調補正データを抽出
する処理までは、ＮＴＳＣ方式の映像信号を用いて従来
と同様の処理を行い、以降のルックアップテーブルメモ
リ、補正演算の処理に対してのみＨＤ信号のような高い
動作周波数に対応することにより、回路全体として低い
動作周波数でＨＤ信号の階調補正処理を行うことができ
る。
【００２２】
【発明の効果】以上の実施例から明らかなように本発明
は、ＮＴＳＣ方式輝度信号の輝度ヒストグラムを記憶す
るヒストグラムメモリと、このヒストグラムメモリの出
力信号を入力しこのデータから輝度ヒストグラムの特徴
を抽出するヒストグラム演算回路と、このヒストグラム
演算回路の出力端に接続された上記ヒストグラムメモリ
のデータを処理するリミッタ・加算回路と、ヒストグラ
ム演算回路の出力端にそれぞれ接続された累積コントロ
ールレジスタ回路および正規化コントロールレジスタ回
路と、ヒストグラムメモリの出力信号と累積コントロー
ルレジスタ回路の出力信号を入力しヒストグラムメモリ
の処理データを累積加算するヒストグラム累積加算回路
と、この累積加算した結果を記憶する累積ヒストグラム
メモリと、この累積ヒストグラムメモリの出力信号と正
規化コントロールレジスタ回路の出力信号を入力し累積
ヒストグラムメモリのデータを正規化するルックアップ
テーブル演算回路と、この演算結果を記憶するルックア
ップテーブルメモリと、ＮＴＳＣ方式輝度信号と同内容
のＨＤ方式輝度信号をアドレスとしてルックアップテー
ブルメモリから得られた出力補正信号およびＨＤ方式輝
度信号から補正演算を行う補正演算回路を設けることに
より、民生用ハイビジョン機器の出力信号としてハイビ
ジョン映像信号と同時に同信号がＮＴＳＣ方式に変換さ
れた映像信号も出力されている場合が多いことを利用
し、ハイビジョン映像信号のような動作周波数の高い映
像信号に対しても、従来と同方式の階調補正を可能とす
る優れた階調補正装置を実現できるものである。
は、ＮＴＳＣ方式輝度信号の輝度ヒストグラムを記憶す
るヒストグラムメモリと、このヒストグラムメモリの出
力信号を入力しこのデータから輝度ヒストグラムの特徴
を抽出するヒストグラム演算回路と、このヒストグラム
演算回路の出力端に接続された上記ヒストグラムメモリ
のデータを処理するリミッタ・加算回路と、ヒストグラ
ム演算回路の出力端にそれぞれ接続された累積コントロ
ールレジスタ回路および正規化コントロールレジスタ回
路と、ヒストグラムメモリの出力信号と累積コントロー
ルレジスタ回路の出力信号を入力しヒストグラムメモリ
の処理データを累積加算するヒストグラム累積加算回路
と、この累積加算した結果を記憶する累積ヒストグラム
メモリと、この累積ヒストグラムメモリの出力信号と正
規化コントロールレジスタ回路の出力信号を入力し累積
ヒストグラムメモリのデータを正規化するルックアップ
テーブル演算回路と、この演算結果を記憶するルックア
ップテーブルメモリと、ＮＴＳＣ方式輝度信号と同内容
のＨＤ方式輝度信号をアドレスとしてルックアップテー
ブルメモリから得られた出力補正信号およびＨＤ方式輝
度信号から補正演算を行う補正演算回路を設けることに
より、民生用ハイビジョン機器の出力信号としてハイビ
ジョン映像信号と同時に同信号がＮＴＳＣ方式に変換さ
れた映像信号も出力されている場合が多いことを利用
し、ハイビジョン映像信号のような動作周波数の高い映
像信号に対しても、従来と同方式の階調補正を可能とす
る優れた階調補正装置を実現できるものである。
【図１】本発明の一実施例の階調補正装置のブロック図
【図２】従来の階調補正装置のブロック図
【図３】従来の階調補正装置の特性図
２ ヒストグラムメモリ ３ ヒストグラム演算回路 ４ リミッタ・加算回路 ５ 累積コントロールレジスタ回路 ６ 正規化コントロールレジスタ回路 ７ ヒストグラム累積加算回路 ８ 累積ヒストグラムメモリ ９ ルックアップテーブル演算回路 １０ ルックアップテーブルメモリ １３ 補正演算回路
フロントページの続き (56)参考文献 特開 平２−233068（ＪＰ，Ａ) 特開 昭62−13180（ＪＰ，Ａ) 特開 平３−106180（ＪＰ，Ａ) 特開 平２−254871（ＪＰ，Ａ) 特開 平３−126377（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/20 - 5/208
Claims (1)
- 【請求項１】 ＮＴＳＣ方式輝度信号の輝度ヒストグラ
ムを記憶するヒストグラムメモリと、上記ヒストグラム
メモリの出力信号のデータから輝度ヒストグラムの特徴
を抽出するヒストグラム演算回路と、上記ヒストグラム
演算回路の出力端に接続され上記ヒストグラムメモリの
データを処理するリミッタ・加算回路と、上記ヒストグ
ラム演算回路の出力端にそれぞれ接続された累積コント
ロールレジスタ回路および正規化コントロールレジスタ
回路と、上記ヒストグラムメモリの出力信号と累積コン
トロールレジスタ回路の出力信号を入力し上記ヒストグ
ラムメモリの処理データを累積加算するヒストグラム累
積加算回路と、この累積加算した結果を記憶する累積ヒ
ストグラムメモリと、上記累積ヒストグラムメモリの出
力信号と上記正規化コントロールレジスタ回路の出力信
号を入力し上記累積ヒストグラムメモリのデータを正規
化するルックアップテーブル演算回路と、この演算結果
を記憶するルックアップテーブルメモリと、ＮＴＳＣ方
式映像輝度信号と同内容のハイビジョン方式映像輝度信
号をアドレスとして上記ルックアップテーブルメモリか
ら得られた出力補正信号および上記ハイビジョン方式輝
度信号からの補正演算を行う補正演算回路を有する階調
補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342745A JP3033309B2 (ja) | 1991-12-25 | 1991-12-25 | 階調補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342745A JP3033309B2 (ja) | 1991-12-25 | 1991-12-25 | 階調補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05176198A JPH05176198A (ja) | 1993-07-13 |
| JP3033309B2 true JP3033309B2 (ja) | 2000-04-17 |
Family
ID=18356168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342745A Expired - Fee Related JP3033309B2 (ja) | 1991-12-25 | 1991-12-25 | 階調補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033309B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6261316B2 (ja) | 2013-12-13 | 2018-01-17 | 三井金属鉱業株式会社 | 多孔質セラミックスの製造方法、多孔質セラミックス、セッターおよび焼成治具 |
-
1991
- 1991-12-25 JP JP3342745A patent/JP3033309B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05176198A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421083B1 (en) | Color imaging device and method | |
| US7057653B1 (en) | Apparatus capable of image capturing | |
| US7006692B2 (en) | Method, apparatus and computer program product for processing image data | |
| JP2936791B2 (ja) | 階調補正装置 | |
| EP0505073B1 (en) | Video signal gradation corrector | |
| EP0516084A2 (en) | Video signal gradation corrector | |
| CN100394766C (zh) | 图像信号处理装置和图像信号处理方法 | |
| JPH04271669A (ja) | 階調補正装置 | |
| CA2036100C (en) | Gradation correcting apparatus | |
| CN114866809B (zh) | 视频转换方法、装置、设备、存储介质及程序产品 | |
| JP3184309B2 (ja) | 階調補正回路及び撮像装置 | |
| US6753910B1 (en) | Image processing apparatus and image processing method | |
| JPH03126377A (ja) | 階調補正装置 | |
| US7184087B2 (en) | On-screen device for subject of interest in portable electronic device, and method of controlling same | |
| JP2002359754A (ja) | 階調補正装置及び方法 | |
| JP2921973B2 (ja) | 特定物体の画像抽出方法及び画像抽出装置 | |
| JP3087409B2 (ja) | 階調補正装置 | |
| JP3033309B2 (ja) | 階調補正装置 | |
| JPH05176199A (ja) | 階調補正装置 | |
| JP3385705B2 (ja) | 階調補正装置 | |
| JP3360412B2 (ja) | 階調補正装置 | |
| JPH10136400A (ja) | カラー撮像装置及びカラー撮像方法 | |
| JP3433653B2 (ja) | 電子スチルカメラ | |
| JPH0690382A (ja) | 階調補正装置 | |
| JP3021769B2 (ja) | 階調補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |