JP3011132B2 - 選局装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、受信機に用いられ
る選局装置に関する。 【０００２】 【従来の技術】従来、放送局等から送信される電波を受
信する受信機の選局装置として、手動操作により操作さ
れるパルス発生手段を備えたものが提案されている。パ
ルス発生手段として、ロータリーエンコーダが用いられ
ている。このロータリーエンコーダは、操作つまみ等の
回転操作部材を回転操作することにより、回転操作部材
の回転方向に応じたアップダウン（Ｕ／Ｄ）信号と、回
転操作部材の回転速度に応じたクロック（ＣＬＫ）信号
を発生する。これらアップダウン信号とクロック信号
は、複数の論理回路を介して受信周波数を決定する回路
を制御する制御回路に供給される。この制御回路は、ク
ロック信号が指示する速度でアップダウン信号が指示す
る方向に受信周波数を増加又は減少させる。したがっ
て、ロータリーエンコーダの回転操作部材を任意の方向
へ任意の速度で回転操作することによって、その方向と
速度にそれぞれ対応した方向と速度にて受信周波数が変
化され、所望の周波数の選局が行われる。また、制御回
路は、手動操作されるキースイッチにより、メモリ回路
を制御して特定の周波数をメモリ回路に記憶させる。さ
らに、制御回路は、キースイッチの操作によりメモリ回
路に記憶された周波数を読み出し、受信周波数を決定す
る装置を制御してメモリ回路に受信周波数を選択する。
これは、プリセット選局と称し予め特定の受信周波数を
メモリ回路に記憶させておくことにより、ロータリーエ
ンコーダを用いずともキースイッチの操作のみで受信周
波数の設定である選局操作を実現するものである。ま
た、制御回路は、設定された受信周波数を表示する表示
部を制御する。 【０００３】 【発明が解決しようとする課題】ところで、上述のよう
な選局装置は、メモリ回路に記憶されている受信周波数
を確認するため、制御回路が備えるメモリスキャン表示
というメモリ回路に記憶されている受信周波数をメモリ
回路上の番地に従って順次表示してゆく機能を用いてい
る。この機能は、上述の順次表示の方向と速度が一定の
条件で予め設定されているため、上述の順次表示に要す
る時間が常に一定となっている。そのため、メモリ回路
に記憶されている内容を、必要に応じて任意の方向と速
度で表示させることができない。 【０００４】また、メモリ回路に記憶されている受信周
波数は、キースイッチを操作することによって表示させ
ることができるが、記憶された受信周波数を確認するた
めには、多数のキースイッチの操作が必要であり、操作
が煩雑となってしまう。特に、多数の受信周波数を記憶
した選局装置にあっては、記憶した受信周波数の数に応
じたキースイッチの操作が必要であり、一層操作が煩雑
となってしまう。 【０００５】そこで、本発明は、メモリに記憶された記
憶内容の確認を迅速且つ簡便に行うことができ、容易に
選局操作を行うことができる選局装置を提供することを
目的とする。 【０００６】 【課題を解決するための手段】本発明に係る選局装置
は、回転操作部の回転操作に応じたアップダウン信号及
びクロック信号を発生するパルス発生手段と、少なくと
も周波数情報を含む受信番組に関する情報が記憶された
メモリと、手動により開閉されるスイッチと、上記パル
ス発生手段からの上記アップダウン信号と上記クロック
信号とが供給される制御手段とを備える。そして、制御
手段は、上記スイッチ手段が一方の状態にあるときに上
記パルス発生手段からのアップダウン信号に基づいて指
定された番地の周波数情報を上記メモリから読み出すと
ともに、上記スイッチ手段が他方の状態にあるときには
上記パルス発生手段からのアップダウン信号とクロック
信号とに基づいて受信している周波数に所定の値を加減
し、その加減した周波数の電波を受信する。ここで、回
転操作部は、例えば手動操作により回転操作される回転
操作部材が用いられる。 【０００７】さらに、本発明に係る選局装置は、メモリ
から読み出された情報と受信している周波数とが表示さ
れる表示手段を備える。 【０００８】この選局装置は、パルス発生手段を操作す
ることによって得られるアップダウン信号とクロック信
号とに基づいて、所望周波数の電波の受信が行われ、さ
らにメモリから読み出された受信番組に関する情報と受
信している周波数とが表示される。 【０００９】 【発明の実施の形態】以下、本発明に係る選局装置を図
面を参照して説明する。 【００１０】本発明に係る選局装置は、図１に示すよう
に、パルス発生手段としてロータリーエンコーダ１を備
える。このロータリーエンコーダ１には、パルスカウン
タ２、デコーダ３が順次接続され、さらにメモリ回路４
と表示回路５が接続された制御回路６に切換回路７を介
して接続されている。この選局装置は、制御回路６が受
信機本体８に設けた周波数決定回路９を制御することに
よって選局操作を行う。 【００１１】ロータリーエンコーダ１は、手動操作によ
り回転操作される回転操作部材１０を有し、この回転操
作部材１０が回転させられると、図２に示すような、２
種類のパルス信号を発生する。すなわち、アップダウン
信号出力端子１１から、図２に示すようなアップダウン
信号Ｕ／Ｄが出力され、クロック信号出力端子１２か
ら、図２に示すようなクロック信号ＣＬＫが出力され
る。図２において、ＡからＢの区間は、回転操作部材１
０が操作されていないときの出力を示し、ＢからＣの区
間は、回転操作部材１０が時計方向に回転されていると
きの出力を示す、ＣからＤの区間は回転操作部材１０が
反時計方向に回転されているときの出力を示している。 【００１２】ここで、回転操作部材１０がいずれかの方
向に回転されると、アップダウン信号出力端子１１から
回転操作部材１０の回転方向に応じたアップダウン信号
Ｕ／Ｄが出力され、クロック信号出力端子１２から回転
操作部材１０の回転速度に応じたクロック信号ＣＬＫが
出力される。これらアップダウン信号Ｕ／Ｄとクロック
信号ＣＬＫは、入力端子１３，１４を介してパルスカウ
ンタ２に入力され、さらに切換回路７に入力される。ア
ップダウン信号Ｕ／Ｄとクロック信号ＣＬＫが入力され
たパルスカウンタ２は、その出力端子１５より４ビット
の２進数を表す信号を出力する。この出力信号は、入力
端子１３から入力されたアップダウン信号Ｕ／Ｄによっ
て２進数の増加か減少かの方向が決められ、入力端子１
４から入力されたクロック信号ＣＬＫを計数する。そし
て、出力端子１５から出力された信号は、入力端子１６
を介してデコーダ３に入力される。このデコーダ３は、
１０本の端子で構成された出力端子１７を備え、入力端
子１６に入力された信号が表す４ビットの２進数を１か
ら１０のいずれか１つの数字を表す１０進数に変換した
数値に相当する出力端子１７の１０本の端子の内の１つ
の端子に電圧を出力する。そして、出力端子１７の出力
は、切換回路７に入力される。出力端子１７からの出力
とロータリーエンコーダ１の出力であるアップダウン信
号Ｕ／Ｄとクロック信号ＣＬＫが入力される切換回路７
は、上述の３種類の信号がそれぞれ入力される入力端子
１８，１９，２０を有する。 【００１３】また、切換回路７は、手動によって操作さ
れる第１及び第２のスイッチ２１，２２がそれぞれ接続
された２つの入力端子２３，２４を有する。切換回路７
は、複数の入力端子１８，１９，２０，２３，２４と、
複数の論理回路であるトライステートゲート、アンドゲ
ート、ノットゲートからなる。複数の論理回路は、入力
端子１８，１９，２０，２３，２４から入力される信号
によって制御される。入力端子１８は、１０本の端子か
らなり、それぞれがトライステートゲート２５，・・・
２５を介して制御回路６のプリセット入力端子２６，・
・・２６に接続されている。さらに入力端子１８は、ト
ライステートゲート２７，・・・２７を介して制御回路
６のプログラム入力端子２８，・・・２８に接続されて
いる。入力端子１９は、トライステートゲート２９とノ
ットゲート３０にそれぞれ接続されている。ノットゲー
ト３０は、トライステートゲート３１に接続される。そ
して、トライステートゲート２９は、制御回路６の周波
数アップ端子３２に接続され、トライステートゲート３
１は制御回路６の周波数ダウン端子３３に接続される。
入力端子２０は、アンドゲート３４とアンドゲート３５
にそれぞれ接続されている。入力端子２３は、アンドゲ
ート３４とノットゲート３６にそれぞれ接続されてい
る。入力端子２４は、アンドゲート３４とアンドゲート
３７とノットゲート３８にそれぞれに接続されている。
また、ノットゲート３６はアンドゲート３５に接続さ
れ、アンドゲート３５はアンドゲート３７に接続されて
いる。そして、ノットゲート３８はトライステートゲー
ト２７に接続され、アンドゲート３４はトライステート
ゲート２５に接続され、アンドゲート３７はトライステ
ートゲート２９，３１に接続されている。 【００１４】そして、第２のスイッチ２２が開状態で入
力端子２４が“Ｌ”レベルのときは、アンドゲート３４
とアンドゲート３７は遮断され、アンドゲート３７の出
力により制御されるトライステートゲート２９，３１と
アンドゲート３４の出力により制御されるトライステー
トゲート２５，・・・２５は遮断されている。このと
き、入力端子２４が“Ｌ”レベルなので、ノットゲート
３８の出力端子が“Ｈ”レベルとなり、この出力はトラ
イステートゲート２７，・・・２７を制御し、このトラ
イステートゲート２７，・・・２７を導通状態となす。
このとき、ロータリーエンコーダ１の回転操作部材１０
が操作され、アップダウン信号Ｕ／Ｄとクロック信号Ｃ
ＬＫが発生されると、デコーダ３からの出力が入力端子
１８を介してトライステートゲート２７，・・・２７の
内の１つに入力され、トライステートゲート２７を通過
して制御回路６のプログラム入力端子２８，・・・２８
の内の１つへ入力される。 【００１５】次に、第２のスイッチ２２が閉状態で入力
端子２４が“Ｈ”レベルであるときは、この入力はアン
ドゲート３４とアンドゲート３７とノットゲート３８へ
入力される。ノットゲート３８は入力側が“Ｈ”レベル
であるため出力側が“Ｌ”レベルとなり、トライステー
トゲート２７，・・・２７は遮断される。このとき、第
１のスイッチ２１が閉状態で入力端子２３が“Ｈ”レベ
ルであると、この入力はアンドゲート３４とノットゲー
ト３６へ入力される。そしてこのとき、ロータリーエン
コーダ１の回転操作部材１０が操作されると、クロック
信号ＣＬＫが入力端子２０を介してアンドゲート３４へ
入力される。アンドゲート３４は、入力端子２３，２４
側がそれぞれ“Ｈ”レベルであるためクロック信号ＣＬ
Ｋを通過させる。アンドゲート３４を通過したクロック
信号ＣＬＫは、トライステートゲート２５，・・・２５
を制御してクロック信号ＣＬＫのパルスに応じて開閉す
る。そして、デコーダ３の出力が、トライステートゲー
ト２５，・・・２５の開閉によりパルス化されて制御回
路６のプリセット入力端子２６，・・・２６の内の１つ
へ入力される。このとき、ノットゲート３６は、入力側
が“Ｈ”レベルであるため出力側が“Ｌ”レベルとな
り、アンドゲート３５とアンドゲート３７の出力側が
“Ｌ”レベルとなり、トライステートゲート２９，３１
は遮断されている。 【００１６】次に、第２のスイッチ２２は閉状態のまま
で、第１のスイッチ２１が開状態となり入力端子２３が
“Ｌ”レベルとなると、アンドゲート３４の出力側が
“Ｌ”レベルとなり、トライステートゲート２５，・・
・２５は遮断される。ノットゲート３６は、入力側が
“Ｌ”レベルのため出力側が“Ｈ”レベルとなり、この
出力はアンドゲート３５へ入力される。そして、ロータ
リーエンコーダ１の回転操作部材１０が操作されている
と、クロック信号ＣＬＫが入力端子２０を介してアンド
ゲート３５へ入力される。アンドゲート３５は、ノット
ゲート３６の出力側が“Ｈ”レベルなのでクロック信号
ＣＬＫを通過させ、このクロック信号ＣＬＫはアンドゲ
ート３７へ入力される。アンドゲート３７は、入力端子
２４が“Ｈ”レベルであることより、クロック信号ＣＬ
Ｋを通過させ、このクロック信号ＣＬＫはトライステー
トゲート２９，３１を制御し、クロック信号ＣＬＫのパ
ルスに応じて開閉する。このとき、ロータリーエンコー
ダ１からのアップダウン信号Ｕ／Ｄが入力端子１９を介
してトライステートゲート２９とノットゲート３０へ入
力される。アップダウン信号Ｕ／Ｄが、図２中のＢから
Ｃの区間の状態のときには、この入力はトライステート
ゲート２９の開閉によりパルス化されて制御回路６の周
波数アップ端子３２へ入力され、アップダウン信号Ｕ／
Ｄが、図２中のＣからＤの区間の状態のときには、ノッ
トゲート３０の出力側が“Ｈ”レベルとなり、この出力
はトライステートゲート３１の開閉によりパルス化され
て制御回路６の周波数ダウン端子３３へ入力される。 【００１７】制御回路６は、上述のようにプログラム入
力端子２８，・・・２８とプリセット入力端子２６，・
・・２６及び周波数アップ端子３２と周波数ダウン端子
３３を有する。この制御回路６は、プログラム入力端子
２８，・・・２８の内の１つに入力があると、入力のあ
った端子に対応する番地により指定されてメモリ回路４
に記憶されている第１の情報である時刻や第２の情報で
ある周波数情報等の受信番組に関する情報を読み出して
表示回路５に出力して表示部に表示させる。 【００１８】また、制御回路６は、プリセット入力端子
２６，・・・２６の内の１つに入力があると、入力のあ
った端子に対応する番地により指定されてメモリ回路４
に記憶されている受信周波数を読み出しその周波数の電
波を受信するように周波数決定回路９を制御し、その読
み出した周波数を表示回路５に出力して表示部に表示さ
せる。 【００１９】またさらに、制御回路６は、周波数アップ
端子３２又は周波数ダウン端子３３に入力があると、入
力のあった端子に対応して周波数決定回路９を制御して
受信周波数に所定の値を加減し、その加減した周波数を
表示回路５に表示させる。 【００２０】また、制御回路６には、プリセット入力端
子２６，・・・２６のそれぞれにキースイッチ３９，・
・・３９がトライステートゲート２５，・・・２５から
のそれぞれの接続と並列に接続されている。このキース
イッチ３９，・・・３９を操作することによって、ロー
タリーエンコーダ１を用いることなくキースイッチ３９
に対応した番地により指定されてメモリ回路４に記憶さ
れている周波数を読み出しその周波数の電波を受信する
ように周波数決定回路９を制御し、その周波数を表示回
路５に出力して表示部に表示させる。 【００２１】上述のように構成された本発明に係る選局
装置は、第１及び第２のスイッチ２１，２２によって、
メモリ回路４に記憶されている受信番組に関する情報を
表示させる操作と、予め記憶されている周波数の電波を
受信するようにする操作と、受信周波数に所定の値を加
減し、その加減した周波数の電波の受信操作とを選択す
ることができ、それらの操作においてロータリーエンコ
ーダ１の回転操作部材１０を操作する方向と速度に対応
した制御がなされる。また、メモリ回路４に予め記憶さ
れている周波数の電波を受信するようにする操作は、キ
ースイッチ３９，・・・３９によっても行える。 【００２２】次に、図３に示すように、パルスカウンタ
２とデコーダ３とメモリ回路４と制御回路６と切換回路
７が接続されたものに代えて１つのマイクロプロセッサ
４０を用いても上述の装置と同様の操作が行える。この
マイクロプロセッサ４０は、アップダウン信号Ｕ／Ｄが
入力される入力端子１３とクロック信号ＣＬＫが入力さ
れる入力端子１４と第１のスイッチ２１が接続される入
力端子２３と第２のスイッチ２２が接続される入力端子
２４の４本の入力端子を備え、表示回路５に出力する出
力端子４１と周波数決定回路９に出力する出力端子４２
の２本の出力端子を備えている。 【００２３】このマイクロプロセッサ４０は、図４のフ
ローチャートに示すように、まず、入力端子１４にクロ
ック信号ＣＬＫが入力されると、ステップ１０１とステ
ップ１０２で図２中のＥで示されるＣＬＫ信号のネガテ
ィブエッジを検出する。次に、ステップ１０３で入力端
子２４のレベルを検出する。入力端子２４が“Ｌ”レベ
ルであれば、次に、ステップ１０４で入力端子１３に入
力されているアップダウン信号Ｕ／Ｄを検出し、このア
ップダウン信号Ｕ／Ｄが“Ｈ”レべルであれば、ステッ
プ１０５でマイクロプロセッサ４０の中のメモリ回路中
に記憶されている時刻や周波数値等の受信番組に関する
情報の内、前回表示された情報のメモリ回路中の番地に
１を加えてその結果の番地に対応する情報を読み出し
て、ステップ１０７で表示回路５に入力して表示部に表
示させる。 【００２４】アップダウン信号Ｕ／Ｄが“Ｌ”レべルで
あれば、ステップ１０６でマイクロプロセッサ４０の中
のメモリ回路中に記憶されている時刻や周波数値等の受
信番組に関する情報の内、前回表示された情報のメモリ
回路中の番地から１を減じてその番地に対応する情報を
読み出して、ステップ１０７で表示回路５に入力して表
示部に表示させる。 【００２５】そして、ステップ１０１，１０２でクロッ
ク信号ＣＬＫのネガティブエッジを検出してのち、ステ
ップ１０３で入力端子２４が“Ｈ”レベルであった場合
は、次に、ステップ１０８で入力端子２３のレベルを検
出する。入力端子２３が“Ｈ”レベルであった場合は、
次に、ステップ１０９で入力端子１３に入力されている
アップダウン信号Ｕ／Ｄを検出し、このアップダウン信
号Ｕ／Ｄが“Ｈ”レベルであった場合は、ステップ１１
０でマイクロプロセッサ４０の中のメモリ回路中に記憶
されている周波数の内、前回使用された情報のメモリ回
路中の番地に１を加え、その番地に対応する周波数を読
み出して、ステップ１１２でその周波数を表示回路５に
入力して表示部に表示させ、アップダウン信号Ｕ／Ｄが
“Ｌ”レベルであった場合は、ステップ１１１で上記マ
イクロプロセッサ４０の中のメモリ回路中に記憶されて
いる周波数の内、前回使用された情報のメモリ回路中の
番地から１を減じ、その番地に対応する周波数を読み出
して、ステップ１１２でその周波数を表示回路５に入力
して表示部に表示させる。 【００２６】ステップ１０１，１０２でクロック信号Ｃ
ＬＫのネガティブエッジを検出してのち、ステップ１０
３で入力端子２４が“Ｈ”レベルでありステップ１０８
で入力端子２３が“Ｌ”レベルであった場合は、次に、
ステップ１１３で入力端子１３に入力されているアップ
ダウン信号Ｕ／Ｄを検出し、このアップダウン信号Ｕ／
Ｄが“Ｈ”レベルであれば、ステップ１１４でその時点
で受信している電波の周波数に所定の値を加え、その結
果の値の周波数の電波を受信するように周波数決定回路
９を制御する出力を出力端子４１から出力し、且つステ
ップ１１５でその受信周波数を表示回路５に入力して表
示部に表示させ、アップダウン信号Ｕ／Ｄが “Ｌ”レ
ベルであれば、ステップ１１６でその時点で受信してい
る電波の周波数に所定の数値を減じ、その結果の値の周
波数の電波を受信するように周波数決定装置９を制御す
る出力を出力端子４１から出力し、且つステップ１１７
でその受信周波数を表示回路５に入力して表示部に表示
させる。 【００２７】 【発明の効果】上述のように、本発明に係る選局装置
は、メモリに記憶された周波数情報等の受信番組に関す
る情報を選択的に読み出し操作する制御手段の制御によ
り、メモリに記憶されている受信番組に関する情報を読
み出すとともに、回転操作に応じたアップダウン信号及
びクロック信号を発生するパルス発生手段のアップダウ
ン信号に応じてアップ方向又はダウン方向にメモリに記
憶されている受信番組に関する情報を読み出すようにし
ているので、迅速な選局操作を実現でき、選局操作の操
作性の向上を実現できる。

【図面の簡単な説明】 【図１】本発明に係る選局装置を示す回路図である。 【図２】本発明に係る選局装置を構成するロータリーエ
ンコーダの出力を示す波形図である。 【図３】本発明に係る選局装置の他の実施例を構成する
マイクロプロセッサの結線図である。 【図４】マイクロプロセッサを用いた選局装置の選局操
作を示すフローチャートである。 【符号の説明】 １・・・ロータリーエンコーダ、 ２・・・パルスカ
ウンタ、 ３・・・デコーダ、 ４・・・メモリ回
路、 ６・・・制御回路、 ２１ 第１のスイッ
チ、 ２２ 第２のスイッチ。

Claims (1)

1. (57)【特許請求の範囲】 １．回転操作部の回転操作に応じたアップダウン信号及
   びクロック信号を発生するパルス発生手段と、 少なくとも周波数情報を含む受信番組に関する情報が記
   憶されたメモリと、 手動により開閉されるスイッチと、上記パルス発生手段 からの上記アップダウン信号と上記
   クロック信号とが供給される制御手段とを備え、 上記制御手段は、上記スイッチ手段が一方の状態にある
   ときに上記パルス発生手段からのアップダウン信号に基
   づいて指定された番地の周波数情報を上記メモリから読
   み出すとともに、上記スイッチ手段が他方の状態にある
   ときには上記パルス発生手段からのアップダウン信号と
   クロック信号とに基づいて受信している周波数に所定の
   値を加減し、その加減した周波数の電波を受信すること
   を特徴とする選局装置。 ２．上記装置は、更に上記メモリから読み出された情報
   と受信している周波数とが表示される表示手段を備えて
   いることを特徴とする請求項１記載の選局装置。