JP2689422B2 - 選局装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受信機に用いられる選局装置に関し、特に
メモリに記憶された受信番組に関する情報を選択的に受
信する選局装置に関する。 〔従来の技術〕 従来、放送局等から送信される電波を受信する受信機
の選局装置として、手動操作により操作されるパルス発
生手段を備えたものが提案されている。パルス発生手段
として、ロータリーエンコーダが用いられている。この
ロータリーエンコーダは、操作つまみ等の回転操作部材
を回転操作することにより、回転操作部材の回転方向に
応じたアップダウン（U/D）信号と、回転操作部材の回
転速度に応じたクロック（CLK）信号を発生する。これ
らアップダウン信号とクロック信号は、複数の論理回路
を介して受信周波数を決定する回路を制御する制御回路
に供給される。この制御回路は、クロック信号が指示す
る速度でアップダウン信号が指示する方向に受信周波数
を増加又は減少させる。したがって、ロータリーエンコ
ーダの回転操作部材を任意の方向へ任意の速度で回転操
作することによって、その方向と速度にそれぞれ対応し
た方向と速度にて受信周波数が変化され、所望の周波数
の選局が行われる。また、制御回路は、手動操作される
キースイッチにより、メモリ回路を制御して特定の周波
数をメモリ回路に記憶させる。さらに、制御回路は、キ
ースイッチの操作によりメモリ回路に記憶された周波数
を読み出し、受信周波数を決定する装置を制御してメモ
リ回路に受信周波数を選択する。これは、プリセット選
局と称し予め特定の受信周波数をメモリ回路に記憶させ
ておくことにより、ロータリーエンコーダを用いずとも
キースイッチの操作のみで受信周波数の設定である選局
操作を実現するものである。また、制御回路は、設定さ
れた受信周波数を表示する表示部を制御する。 〔発明が解決しようとする課題〕 ところで、上述のような選局装置は、メモリ回路に記
憶されている受信周波数を確認するため、制御回路が備
えるメモリスキャン表示というメモリ回路に記憶されて
いる受信周波数をメモリ回路上の番地に従って順次表示
してゆく機能を用いている。この機能は、上述の順次表
示の方向と速度が一定の条件で予め設定されているた
め、上述の順次表示に要する時間が常に一定となってい
る。そのため、メモリ回路に記憶されている内容を、必
要に応じて任意の方向と速度で表示させることができな
い。 また、メモリ回路に記憶されている受信周波数は、キ
ースイッチを操作することによって表示させることがで
きるが、記憶された受信周波数を確認するためには、多
数のキースイッチの操作が必要であり、操作が煩雑とな
ってしまう。特に、多数の受信周波数を記憶した選局装
置にあっては、記憶した受信周波数の数に応じたキース
イッチの操作が必要であり、一層操作が煩雑となってし
まう。 そこで、本発明の目的は、メモリに記憶された周波数
情報等の受信番組に関する情報を迅速且つ容易に確認で
き、容器な選局操作を行うことができる選局装置を提供
することにある。 〔課題を解決するための手段〕 上述のような目的を達成するために提案される本発明
に係る選局装置は、回転操作に応じたアップダウン信号
及びクロック信号を発生するパルス発生手段と、上記パ
ルス発生手段からのアップダウン信号に基づいて上記パ
ルス発生手段からのクロック信号を係数するパルスカウ
ンタと、第１の情報と周波数情報からなる第２の情報と
を含む受信番組に関する情報が記憶されたメモリと、上
記パルスカウンタからの出力を上記メモリに記憶されて
いる情報を読み出すための出力に変換するデコーダと、
上記デコーダからの出力と上記パルスカウンタからの上
記アップダウン信号と上記クロック信号とが供給される
制御手段とを備える。この選局装置を構成する制御手段
は、上記パルス発生手段からのアップダウン信号とクロ
ック信号とに基づいて指定された上記第１又は第２の情
報を選択的に、且つ上記アップダウン信号に応じて前回
読み出された情報に対してアップ方向又はダウン方向の
情報を上記メモリから読み出す。 〔作用〕 本発明に係る選局装置は、パルス発生手段が回転操作
されることにより、このパルス発生手段から発生するア
ップダウン信号とクロック信号とに基づいて指定された
メモリに記憶された第１又は第２の情報を選択的に、且
つ上記アップダウン信号に応じて前回読み出された情報
に対してアップ方向又はダウン方向の情報を上記メモリ
から読み出して選局が行われる。 〔実施例〕 以下、本発明に係る選局装置を図面を参照して説明す
る。 本発明に係る選局装置は、第１図に示すように、パル
ス発生手段としてロータリーエンコーダ１を備える。こ
のロータリーエンコーダ１には、パルスカウンタ２、デ
コーダ３が順次接続され、さらにメモリ回路４と表示回
路５が接続された制御回路６に切換回路７を介して接続
されている。この選局装置は、制御回路６が受信機本体
８に設けた周波数決定回路９を制御することによって選
局操作を行う。 ロータリーエンコーダ１は、手順操作により回転操作
される回転操作部材10を有し、この回転操作部材10が回
転させられると、第２図に示すような、２種類のパルス
信号を発生する。すなわち、アップダウン信号出力端子
11から、第２図に示すようなアップダウン信号U/Dが出
力され、クロック信号出力端子12から、第２図に示すよ
うなクロック信号CLKが出力される。第２図において、
ＡからＢの区間は、回転操作部材10が操作されていない
ときの出力を示し、ＢからＣの区間は、回転操作部材10
が時計方向に回転されているときの出力を示す、Ｃから
Ｄの区間は回転操作部材10が反時計方向に回転されてい
るときの出力を示している。 ここで、回転操作部材10がいずれかの方向に回転され
ると、アップダウン信号出力端子11から回転操作部材10
の回転方向に応じたアップダウン信号U/Dが出力され、
クロック信号出力端子12から回転操作部材10の回転速度
に応じたクロック信号CLKが出力される。これらアップ
ダウン信号U/Dとクロック信号CLKは、入力端子13,14を
介してパルスカウンタ２に入力され、さらに切換回路７
に入力される。アップダウン信号U/Dとクロック信号CLK
が入力されたパルスカウンタ２は、その出力端子15より
４ビットの２進数を表す信号を出力する。この出力信号
は、入力端子13から入力されたアップダウン信号U/Dに
よって２進数の増加か減少かの方向が決められ、入力端
子14から入力されたクロック信号CLKを計数する。そし
て、出力端子15から出力された信号は、入力端子16を介
してデコーダ３に入力される。このデコーダ３は、10本
の端子で構成された出力端子17を備え、入力端子16に入
力された信号が表す４ビットの２進数を１から10のいず
れか１つの数字を表す10進数に変換した数値に相当する
出力端子17の10本の端子の内の１つの端子に電圧を出力
する。そして、出力端子17の出力は、切換回路７に入力
される。出力端子17からの出力とロータリーエンコーダ
１の出力であるアップダウン信号U/Dとクロック信号CLK
が入力される切換回路７は、上述の３種類の信号がそれ
ぞれ入力される入力端子18,19,20を有する。 また、切換回路７は、手動によって操作される第１及
び第２のスイッチ21,22がそれぞれ接続された２つの入
力端子23,24を有する。切換回路７は、複数の入力端子1
8,19,20,23,24と、複数の論理回路であるトライステー
トゲート、アンドゲート、ノットゲートからなる。複数
の論理回路は、入力端子18,19,20,23,24から入力される
信号によって制御される。入力端子18は、10本の端子か
らなり、それぞれがトライステートゲート25,・・・25
を介して制御回路６のプリリセット入力端子26,・・・2
6に接続されている。さらに入力端子18は、トライステ
ートゲート27,・・・27を介して制御回路６のプログラ
ム入力端子28,・・・28に接続されている。入力端子19
は、トライステートゲート29とノットゲート30にそれぞ
れ接続されている。ノットゲート30は、トライステート
ゲート31に接続される。そして、トライステートゲート
29は、制御回路６の周波数アップ端子32に接続され、ト
ライステートゲード31は制御回路６の周波数ダウン端子
33に接続される。入力端子20は、アンドゲート34とアン
ドゲート35にそれぞれ接続されている。入力端子23は、
アンドゲート34とノットゲート36にそれぞれ接続されて
いる。入力端子24は、アンドゲート34とアンドゲート37
とノットゲート38にそれぞれに接続されている。また、
ノットゲート36はアンドゲート35に接続され、アンドゲ
ート35はアンドゲート37に接続されている。そして、ノ
ットゲート38はトライステートゲート27に接続され、ア
ンドゲート34はトライステートゲート25に接続され、ア
ンドゲート37はトライステートゲート29,31に接続され
ている。 そして、第２のスイッチ22が開状態で入力端子24が
“L"レベルのときは、アンドゲー34とアンドゲート37は
遮断され、アンドゲート37の出力により制御されるトラ
イステートゲート29,31とアンドゲート34の出力により
制御されるトライステートゲート25,・・・25は遮断さ
れている。このとき、入力端子24が“L"レベルなので、
ノットゲート38の出力端子が“H"レベルとなり、この出
力はトライステートゲート27,・・・27を制御し、この
トライステートゲート27,・・・27を導通状態となす。
このとき、ロータリーエンコーダ１の回転操作部材10が
操作され、アップダウン信号U/Dとクロック信号CLKが発
生されると、デコーダ３からの出力が入力端子18を介し
てトライステートゲート27,・・・27の内の１つに入力
され、トライステートゲート27を通過して制御回路６の
プログラム入力端子28,・・・28の内の１つへ入力され
る。 次に、第２のスイッチ22が閉状態で入力端子24が“H"
レベルであるときは、この入力はアンドゲート34とアン
ドゲート37とノットゲート38へ入力される。ノットゲー
ト38は入力側が“H"レベルであるため出力側が“L"レベ
ルとなり、トライステートゲート27,・・・27は遮断さ
れる。このとき、第１のスイッチ21が閉状態で入力端子
23が“H"レベルであると、この入力はアンドゲート34と
ノットゲート36へ入力される。そしてこのとき、ロータ
リーエンコーダ１の回転操作部材10が操作されると、ク
ロック信号CLKが入力端子20を介してアンドゲート34へ
入力される。アンドゲート34は、入力端子23,24側がそ
れぞれ“H"レベルであるためクロック信号CLKを通過さ
せる。アンドゲート34を通過したクロック信号CLKは、
トライステートゲート25,・・・25を制御してクロック
信号CLKのパルスに応じて開閉する。そして、デコーダ
３の出力が、トライステートゲート25,・・・25の開閉
によりパルス化されて制御回路６のプリセット入力端子
26,・・・26の内の１つへ入力される。このとき、ノッ
トゲート36は、入力側が“H"レベルであるため出力側が
“L"レベルとなり、アンドゲート35とアンドゲート37の
出力側が“L"レベルとなり、トライステートゲート29,3
1は遮断されている。 次に、第２のスイッチ22は閉状態のままで、第１のス
イッチ21が開状態となり入力端子23が“L"レベルとなる
と、アンドゲート34の出力側が“L"レベルとなり、トラ
イステートゲート25,・・・25は遮断される。ノットゲ
ート36は、入力側が“L"レベルのため出力側が“H"レベ
ルとなり、この出力はアンドゲート35へ入力される。そ
して、ロータリーエンコーダ１の回転操作部材10が操作
されていると、クロック信号CLKが入力端子20を介して
アンドゲート35へ入力される。アンドゲート35は、ノッ
トゲート36の出力側が“H"レベルなのでクロック信号CL
Kを通過させ、このクロック信号CLKはアンドゲート37へ
入力される。アンドゲート37は、入力端子24が“H"レベ
ルであることより、クロック信号CLKを通過させ、この
クロック信号CLKはトライステートゲート29,31を制御
し、クロック信号CLKのパルスに応じて開閉する。この
とき、ロータリーエンコーダ１からのアップダウン信号
U/Dが入力端子19を介してトライステートゲート29とノ
ットゲート30へ入力される。アップダウン信号U/Dが、
第２図中のＢからＣの区間の状態のときには、この入力
はトライステートゲート29の開閉によりパルス化されて
制御回路６の周波数アップ端子32へ入力され、アップダ
ウン信号U/Dが、第２図中のＣからＤの区間の状態のと
きには、ノットゲート30の出力側が“H"レベルとなり、
この出力はトライステートゲート31の開閉によりパルス
化されて制御回路６の周波数ダウン端子33へ入力され
る。 制御回路６は、上述のようにプログラム入力端子28,
・・・28とプリセット入力端子26,・・・26及び周波数
アップ端子32と周波数ダウン端子33を有する。この制御
回路６は、プログラム入力端子28,・・・28の内の１つ
に入力があると、入力のあった端子に対応する番地によ
り指定されてメモリ回路４に記憶されている第１の情報
である時刻や第２の情報である周波数情報等の受信番組
に関する情報を読み出して表示回路５に出力して表示部
に表示させる。 また、制御回路６は、プリセット入力端子26,・・・2
6の内の１つに入力があると、入力のあった端子に対応
する番地により指定されてメモリ回路４に記憶されてい
る受信周波数を読み出しその周波数の電波を受信するよ
うに周波数決定回路９を制御し、その読み出した周波数
を表示回路５に出力して表示部に表示させる。 またさらに、制御回路６は、周波数アップ端子32又は
周波数ダウン端子33に入力があると、入力のあった端子
に対応して周波数決定回路９を制御して受信周波数に所
定の値を加減し、その加減した周波数を表示回路５に表
示させる。 また、制御回路６には、プリセット入力端子26,・・
・26のそれぞれにキースイッチ39,・・・39がトライス
テートゲート25,・・・25からのそれぞれの接続と並列
に接続されている。このキースイッチ39,・・・39を操
作することによって、ロータリーエンコーダ１を用いる
ことなくキースイッチ39に対応した番地により指定され
てメモリ回路４に記憶されている周波数を読み出しその
周波数の電波を受信するように周波数決定回路９を制御
し、その周波数を表示回路５に出力して表示部に表示さ
せる。 上述のように構成された本発明に係る選局装置は、第
１及び第２のスイッチ21,22によって、メモリ回路４に
記憶されている受信番組に関する情報を表示させる操作
と、予め記憶されている周波数の電波を受信するように
する操作と、受信周波数に所定の値を加減し、その加減
した周波数の電波の受信操作とを選択することができ、
それらの操作においてロータリーエンコーダ１の回転操
作部材10を操作する方向と速度に対応した制御がなされ
る。また、メモリ回路４に予め記憶されている周波数の
電波を受信するようにする操作は、キースイッチ39,・
・・39によっても行える。 次に、第３図に示すように、パルスカウンタ２とデコ
ーダ３とメモリ回路４と制御回路６と切換回路７が接続
されたものに代えて１つのマイクロプロセッサ40を用い
ても上述の装置と同様の操作が行える。このマイクロプ
ロセッサ40は、アップダウン信号U/Dが入力される入力
端子13とクロック信号CLKが入力される入力端子14と第
１のスイッチ21が接続される入力端子23と第２のスイッ
チ22が接続される入力端子24の４本の入力端子を備え、
表示回路５に出力する出力端子41と周波数決定回路９に
出力する出力端子42の２本の出力端子を備えている。 このマイクロプロセッサ40は、第４図のフローチャー
トに示すように、まず、入力端子14にクロック信号CLK
が入力されると、ステップ101とステップ102で第２図中
のＥで示されるCLK信号のネガティブエッジを検出す
る。次に、ステップ103で入力端子24のレベルを検出す
る。入力端子24が“L"レベルであれば、次に、ステップ
104で入力端子13に入力されているアップダウン信号U/D
を検出し、このアップダウン信号U/Dが“H"レベルであ
れば、ステップ105でマイクロプロセッサ40の中のメモ
リ回路中に記憶されている時刻や周波数値等の受信番組
に関する情報の内、前回表示された情報のメモリ回路中
の番地に１を加えてその結果の番地に対応する情報を読
み出して、ステップ107で表示回路５に入力して表示部
に表示させる。 アップダウン信号U/Dが“L"レベルであれば、ステッ
ウ106でマイクロプロセッサ40の中のメモリ回路中に記
憶されている時刻や周波数値等の受信番組に関する情報
の内、前回表示された情報のメモリ回路中の番地から１
を減じてその番地に対応する情報を読み出して、ステッ
プ107で表示回路５に入力して表示部に表示させる。 そして、ステップ101,102でクロック信号CLKのネガテ
ィブエッジを検出してのち、ステップ103で入力端子24
が“H"レベルであった場合は、次に、ステップ108で入
力端子23のレベルを検出する。入力端子23が“H"レベル
であった場合は、次に、ステップ109で入力端子13に入
力されているアップダウン信号U/Dを検出し、んップダ
ウン信号U/Dが“H"レベルであった場合は、ステップ110
でマイクロプロセッサ40の中のメモリ回路中に記憶され
ている周波数の内、前回使用された情報のメモリ回路中
の番地に１を加え、その番地に対応する周波数を読み出
して、ステップ112でその周波数を表示回路５に入力し
て表示部に表示させ、アップダウン信号U/Dが“L"レベ
ルであった場合は、ステップ111で上記マイクロプロセ
ッサ40の中のメモリ回路中に記憶されている周波数の
内、前回使用された情報のメモリ回路中の番地から１を
減じ、その番地に対応する周波数を読み出して、ステッ
プ112でその周波数を表示回路５に入力して表示部に表
示させる。 ステップ101,102でクロック信号CLKのネガティブエッ
ジを検出してのち、ステップ103で入力端子24が“H"レ
ベルでありステップ108で入力端子23が“L"レベルであ
った場合は、次に、ステップ113で入力端子13に入力さ
れているアップダウン信号U/Dを検出し、このアップダ
ウン信号U/Dが“H"レベルであれば、ステップ114でその
時点で受信している電波の周波数に所定の値を加え、そ
の結果の値の周波数の電波を受信するように周波数決定
回路９を制御する出力を出力端子41から出力し、且つス
テップ115でその受信周波数を表示回路５に入力して表
示部に表示させ、アップダウン信号U/Dが“L"レベルで
あれば、ステップ116でその時点で受信している電波の
周波数に所定の数値を減じ、その結果の値の周波数の電
波を受信するように周波数決定装置９を制御する出力を
出力端子41から出力し、且つステップ117でその受信周
波数を表示回路５に入力して表示部に表示させる。 〔発明の効果〕 上述のように、本発明に係る選局装置は、メモリに記
憶された周波数情報等の受信番組に関する情報を選択的
に読み出し操作する制御手段の制御により、メモリに記
憶されている受信番組に関する情報を読み出すととも
に、回転操作に応じたアップダウン信号及びクロック信
号を発生するパルス発生手段のアップダウン信号に応じ
てアップ方向又はダウン方向にメモリに記憶されている
受信番組に関する情報を読み出すようにしているので、
迅速な選局操作を実現でき、選局操作の操作性の向上を
実現できる。

【図面の簡単な説明】 第１図は、本発明に係る選局装置を示す回路図であり、
第２図は、上記選局装置を構成するロータリーエンコー
ダの出力を示す波形図である。 第３図は本発明に係る選局装置の他の実施例を構成する
マイクロプロセッサの結線図であり、第４図はマイクロ
プロセッサを用いた選局装置の選局操作を示すフローチ
ャートである。 １……ロータリーエンコーダ、２……パルスカウンタ、
３……デコーダ、４……メモリ回路、６……制御回路。

Claims (1)

1. (57)【特許請求の範囲】 １．回転操作に応じたアップダウン信号及びクロック信
   号を発生するパルス発生手段と、 上記パルス発生手段からのアップダウン信号に基づいて
   上記パルス発生手段からのクロック信号を計数するパル
   スカウンタと、 第１の情報と周波数情報からなる第２の情報とを含む受
   信番組に関する情報が記憶されたメモリと、 上記パルスカウンタからの出力を上記メモリに記憶され
   ている情報を読み出すための出力に変換するデコーダ
   と、 上記デコーダからの出力と上記パルスカウンタからの上
   記アップダウン信号と上記クロック信号とが供給される
   制御手段とを備え、 上記制御手段は、上記パルス発生手段からのアップダウ
   ン信号とクロック信号とに基づいて指定された上記第１
   又は第２の情報を選択的に、且つ上記アップダウン信号
   に応じて前回読み出された情報に対してアップ方向又は
   ダウン方向の情報を上記メモリから読み出すことを特徴
   とする選局装置。