JP3009156B2 - 補間信号の垂直輪郭補償回路 - Google Patents
補間信号の垂直輪郭補償回路Info
- Publication number
- JP3009156B2 JP3009156B2 JP1139265A JP13926589A JP3009156B2 JP 3009156 B2 JP3009156 B2 JP 3009156B2 JP 1139265 A JP1139265 A JP 1139265A JP 13926589 A JP13926589 A JP 13926589A JP 3009156 B2 JP3009156 B2 JP 3009156B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- delay
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、順次走査変換のために必要な補間信号を
作成し、この補間信号に垂直方向の輪郭強調を施すため
の垂直輪郭補償回路に関する。
作成し、この補間信号に垂直方向の輪郭強調を施すため
の垂直輪郭補償回路に関する。
［従来の技術］ テレビジョン受像機の高画質化の要求に応えてIDTV、
EDTV等の方式が開発又は実現されている。これらの方式
では順次走査（ノンインターレース走査）が行なわれ、
そのために補間信号の作成が必要となる。この補間信号
はライン間補間又はフィールド間補間により作成される
が、画像の動きの有無やその程度に応じてライン間補
間、フィールド間補間を適宜切換え、ないしはライン
間、フィールド間の映像信号の混合比を変えることが好
ましいとされている。また補間信号の作成には、ちらつ
き（ラインフリッカ）をできるだけ発生しないように工
夫することが望まれる。
EDTV等の方式が開発又は実現されている。これらの方式
では順次走査（ノンインターレース走査）が行なわれ、
そのために補間信号の作成が必要となる。この補間信号
はライン間補間又はフィールド間補間により作成される
が、画像の動きの有無やその程度に応じてライン間補
間、フィールド間補間を適宜切換え、ないしはライン
間、フィールド間の映像信号の混合比を変えることが好
ましいとされている。また補間信号の作成には、ちらつ
き（ラインフリッカ）をできるだけ発生しないように工
夫することが望まれる。
一方、画像の鮮鋭度を向上させるためには水平輪郭強
調のみならず垂直輪郭強調も必要である。補間信号は一
種の平均値信号であるから、輪郭をぼかす方向に働くの
で、垂直輪郭補償は不可欠の技術である。
調のみならず垂直輪郭強調も必要である。補間信号は一
種の平均値信号であるから、輪郭をぼかす方向に働くの
で、垂直輪郭補償は不可欠の技術である。
［発明が解決しようとする課題］ 垂直輪郭強調は、一般に、フィールド間差信号又はフ
レーム間差信号を元信号に加算することにより行なわれ
るが、画像の動きの程度を考慮することが必要とされ
る。上記の差信号のレベルは動きが小さいか又は殆ど無
いときには垂直方向の輪郭に関係しているが、動きが大
きくなると動きによる差成分が多く含まれるようになる
からである。
レーム間差信号を元信号に加算することにより行なわれ
るが、画像の動きの程度を考慮することが必要とされ
る。上記の差信号のレベルは動きが小さいか又は殆ど無
いときには垂直方向の輪郭に関係しているが、動きが大
きくなると動きによる差成分が多く含まれるようになる
からである。
例えば、特開昭62−135081号「輪郭補正回路」には、
ランインメモリとフィールドメモリを用い、補間信号と
垂直輪郭信号を作成するようにした輪郭補正回路が開示
されている。しかしながら、このものは、補間処理回路
が垂直輪郭補償回路の後段に接続されており、補間処理
済みの信号に垂直輪郭補償を施して補間処理済み信号に
加算する構成であるため、垂直輪郭補償処理が補間処理
の影響を直接受けしてしまい、パラメータ設定の自由度
が制約されるだけに最適パラメータの選択範囲が狭まる
といった課題を抱えるものであった。
ランインメモリとフィールドメモリを用い、補間信号と
垂直輪郭信号を作成するようにした輪郭補正回路が開示
されている。しかしながら、このものは、補間処理回路
が垂直輪郭補償回路の後段に接続されており、補間処理
済みの信号に垂直輪郭補償を施して補間処理済み信号に
加算する構成であるため、垂直輪郭補償処理が補間処理
の影響を直接受けしてしまい、パラメータ設定の自由度
が制約されるだけに最適パラメータの選択範囲が狭まる
といった課題を抱えるものであった。
また、特開平１−13853号「インターラインフリッカ
ー除去回路」には、垂直輪郭補償に非線形な動き適応処
理を用いた回路が開示されている。しかしながら、この
ものは、高域成分を多量に含む画像が静止画であるとき
に、この高域成分を原信号から減算し、インターレース
走査に付随するインターラインフリッカ妨害を除去する
ようにした回路に関するものであり、垂直輪郭補償の対
象が静止画だけに限定されていた。また、フレーム間差
信号に応じて検出される画像の動きが一定レベルを越え
る場合の二重像の発生を防止するため、こうした場合の
垂直輪郭補償を断念する目的で非線形回路を採用してい
るが、この非線形回路がただ単に動き成分に対する右肩
下がりの特性を実現するだけの回路であり、しきい値判
別回路程度の機能しかもたないため、複雑なパラメータ
設定には不向きであるといった課題を抱えるものであっ
た。
ー除去回路」には、垂直輪郭補償に非線形な動き適応処
理を用いた回路が開示されている。しかしながら、この
ものは、高域成分を多量に含む画像が静止画であるとき
に、この高域成分を原信号から減算し、インターレース
走査に付随するインターラインフリッカ妨害を除去する
ようにした回路に関するものであり、垂直輪郭補償の対
象が静止画だけに限定されていた。また、フレーム間差
信号に応じて検出される画像の動きが一定レベルを越え
る場合の二重像の発生を防止するため、こうした場合の
垂直輪郭補償を断念する目的で非線形回路を採用してい
るが、この非線形回路がただ単に動き成分に対する右肩
下がりの特性を実現するだけの回路であり、しきい値判
別回路程度の機能しかもたないため、複雑なパラメータ
設定には不向きであるといった課題を抱えるものであっ
た。
さらにまた、特開昭63−132584号「走査線変換装置」
には、走査線補間機能をもった装置が開示されている。
このものは、補間点を挟む３点から信号差絶対値が最小
である２点を選択し、選択された２点の信号の相加平均
として補間信号を生成するものであり、全体としては３
種類の加算混合のなかから最適値を補間信号として選択
するようにはなっているが、解決課題の契機となった上
下ラインを各々２度書きするライン補間法を一切排除し
ているため、静止画と動画の切り換え時に画質の連続性
が損なわれやすいといった課題を抱えるものであった。
には、走査線補間機能をもった装置が開示されている。
このものは、補間点を挟む３点から信号差絶対値が最小
である２点を選択し、選択された２点の信号の相加平均
として補間信号を生成するものであり、全体としては３
種類の加算混合のなかから最適値を補間信号として選択
するようにはなっているが、解決課題の契機となった上
下ラインを各々２度書きするライン補間法を一切排除し
ているため、静止画と動画の切り換え時に画質の連続性
が損なわれやすいといった課題を抱えるものであった。
また、特開昭63−30076号「テレビジョン受像機の信
号処理回路」には、ラインフリッカ妨害を抑圧する補間
信号を作成してノンインターレース変換を行い、そのさ
いに垂直輪郭強調機能をもたせることにより、画像の鮮
鋭度を向上させるようにした回路が開示されている。こ
のものは、垂直輪郭補償回路をノンインターレース変換
回路と組み合わせることで、垂直輪郭補償回路に必要な
1H遅延素子を減らす効果はあるが、隣り合う２走査線又
は３走査線を加減算（線形演算）して垂直輪郭強調信号
を得る１次微分型或いは２次微分型の輪郭強調を、唯一
の例外を除いて施す構成を採用するものであった。その
例外とは、周囲との輝度差の大きな物体が動いたときの
ようなフィールド間差信号の大きな動画像、すなわちフ
ィールド間補間ではなくフィールド内補間によりノンイ
ンターレース変換せざるを得ない画像が対象とされてお
り、この種の画像についてだけ例外的に垂直輪郭強調を
停止するようにしていた。このため、こうした例外に含
まれない例えばフィールド間差信号が雑音レベル以下で
ある静止画像に近い画像については、１次微分型或いは
２次微分型の輪郭強調垂直が施されてしまい、そうした
場合に隣り合う２走査線或いは３走査線に重畳みする雑
音に基づくオーバーシュートやプリシュートを垂直輪郭
として補償してしまう結果、偽輪郭による画質の劣化が
避けられない等の課題を抱えるものであった。
号処理回路」には、ラインフリッカ妨害を抑圧する補間
信号を作成してノンインターレース変換を行い、そのさ
いに垂直輪郭強調機能をもたせることにより、画像の鮮
鋭度を向上させるようにした回路が開示されている。こ
のものは、垂直輪郭補償回路をノンインターレース変換
回路と組み合わせることで、垂直輪郭補償回路に必要な
1H遅延素子を減らす効果はあるが、隣り合う２走査線又
は３走査線を加減算（線形演算）して垂直輪郭強調信号
を得る１次微分型或いは２次微分型の輪郭強調を、唯一
の例外を除いて施す構成を採用するものであった。その
例外とは、周囲との輝度差の大きな物体が動いたときの
ようなフィールド間差信号の大きな動画像、すなわちフ
ィールド間補間ではなくフィールド内補間によりノンイ
ンターレース変換せざるを得ない画像が対象とされてお
り、この種の画像についてだけ例外的に垂直輪郭強調を
停止するようにしていた。このため、こうした例外に含
まれない例えばフィールド間差信号が雑音レベル以下で
ある静止画像に近い画像については、１次微分型或いは
２次微分型の輪郭強調垂直が施されてしまい、そうした
場合に隣り合う２走査線或いは３走査線に重畳みする雑
音に基づくオーバーシュートやプリシュートを垂直輪郭
として補償してしまう結果、偽輪郭による画質の劣化が
避けられない等の課題を抱えるものであった。
この発明は、ちらつきの発生を防止できる補間信号を
作成し、この補間信号に対して適切な輪郭補償を行なう
回路を提供することを目的とするものである。
作成し、この補間信号に対して適切な輪郭補償を行なう
回路を提供することを目的とするものである。
［課題を解決するための手段］ 上記目的を達成するため、本発明は、現映像信号を１
ライン期間遅延させて1H遅延信号を出力する第１の遅延
回路と、現映像信号を263ライン期間遅延させて263H遅
延信号を出力する第２の遅延回路と、前記現映像信号と
前記1H遅延信号及び前記263H遅延信号を各信号の相対レ
ベル差に応じて適応的に加算混合し、適応形補間信号を
作成して出力する補間フィルタ回路と、前記現映像信号
及び前記1H遅延信号を相加平均して得られる信号と前記
263H遅延信号とを差分演算し、フィールド間差信号を作
成するフィールド間差信号作成回路と、前記フィールド
間差信号に対し予め設定された中レベル差信号領域の外
側では零で内側では上に凸の関数からなる非線形の利得
を乗じて垂直輪郭補償信号を作成する非線形処理回路
と、前記適応形補間信号に前記垂直輪郭補償信号を加算
し、垂直輪郭補償された補間信号を出力する加算回路と
を備えたことを特徴とするものである。
ライン期間遅延させて1H遅延信号を出力する第１の遅延
回路と、現映像信号を263ライン期間遅延させて263H遅
延信号を出力する第２の遅延回路と、前記現映像信号と
前記1H遅延信号及び前記263H遅延信号を各信号の相対レ
ベル差に応じて適応的に加算混合し、適応形補間信号を
作成して出力する補間フィルタ回路と、前記現映像信号
及び前記1H遅延信号を相加平均して得られる信号と前記
263H遅延信号とを差分演算し、フィールド間差信号を作
成するフィールド間差信号作成回路と、前記フィールド
間差信号に対し予め設定された中レベル差信号領域の外
側では零で内側では上に凸の関数からなる非線形の利得
を乗じて垂直輪郭補償信号を作成する非線形処理回路
と、前記適応形補間信号に前記垂直輪郭補償信号を加算
し、垂直輪郭補償された補間信号を出力する加算回路と
を備えたことを特徴とするものである。
また、本発明は、上記補間フィルタ回路が、現映像信
号と263H遅延信号とのレベル差の程度及び263H遅延信号
と1H遅延信号とのレベル差の程度をそれぞれ検出する比
較処理回路と、比較処理回路の出力信号を混合制御信号
に変換するデコード回路ならびに上記デコード回路から
与えられる混合制御信号によって制御され、現映像信号
と263H遅延信号と1H遅延信号とを上記のレベル差に応じ
た所定の割合で混合することにより適応形補間信号を作
成して出力する混合回路とから構成されている請求項１
記載の補間信号の垂直輪郭補償回路。
号と263H遅延信号とのレベル差の程度及び263H遅延信号
と1H遅延信号とのレベル差の程度をそれぞれ検出する比
較処理回路と、比較処理回路の出力信号を混合制御信号
に変換するデコード回路ならびに上記デコード回路から
与えられる混合制御信号によって制御され、現映像信号
と263H遅延信号と1H遅延信号とを上記のレベル差に応じ
た所定の割合で混合することにより適応形補間信号を作
成して出力する混合回路とから構成されている請求項１
記載の補間信号の垂直輪郭補償回路。
さらにまた、本発明は、前記非線形処理回路が、上記
フィールド間差信号のレベルに比例するレベルをもつ第
１の信号を作成する第１の回路と、上記フィールド間差
信号のレベルにかかわらず一定レベルの第２の信号を作
成する第２の回路と、上記フィールド間差信号のレベル
の増大にともなってレベルが減少する第３の信号を作成
する第３の回路と、上記フィールド間差信号のレベル
を、異なる第１、第２、第３及び第４の基準レベルと比
較して、比較結果を表わす信号を出力する比較回路と、
上記比較回路の出力信号に応じて、上記フィールド間差
信号のレベルが第１の基準レベル以下のときには零レベ
ルの信号を、第１の基準レベルと第２の基準レベルとの
間にあるときには上記第１の信号を、上記第２の基準レ
ベルと第３の基準レベルとの間にあるときには上記第２
の信号を、上記第３の基準レベルと第４の基準レベルと
の間にあるときには上記第３の信号を、上記第４の基準
レベル以上のときには零のレベルの信号をそれぞれ選択
して出力する切換回路とから構成されることを特徴とす
るものである。
フィールド間差信号のレベルに比例するレベルをもつ第
１の信号を作成する第１の回路と、上記フィールド間差
信号のレベルにかかわらず一定レベルの第２の信号を作
成する第２の回路と、上記フィールド間差信号のレベル
の増大にともなってレベルが減少する第３の信号を作成
する第３の回路と、上記フィールド間差信号のレベル
を、異なる第１、第２、第３及び第４の基準レベルと比
較して、比較結果を表わす信号を出力する比較回路と、
上記比較回路の出力信号に応じて、上記フィールド間差
信号のレベルが第１の基準レベル以下のときには零レベ
ルの信号を、第１の基準レベルと第２の基準レベルとの
間にあるときには上記第１の信号を、上記第２の基準レ
ベルと第３の基準レベルとの間にあるときには上記第２
の信号を、上記第３の基準レベルと第４の基準レベルと
の間にあるときには上記第３の信号を、上記第４の基準
レベル以上のときには零のレベルの信号をそれぞれ選択
して出力する切換回路とから構成されることを特徴とす
るものである。
［作用］ 本発明によれば、現映像信号と、これと同一フィール
ドの1H遅延信号と、前フィールドの263H遅延信号とを、
これらの信号の相対レベル差に応じて、適応的に加算混
合して適応形補間信号を作成する。さらに、現映像信号
と1H遅延信号を相加平均して得られる信号と263H遅延信
号とを差分演算して得られるフィールド間差信号に対
し、予め設定された中レベル差信号領域の外側では零で
内側では上に凸の関数からなる非線形の利得を乗じて垂
直輪郭補償信号を作成し、この垂直輪郭補償信号を適応
形補間信号に加算して垂直輪郭補償された補間信号を出
力する。
ドの1H遅延信号と、前フィールドの263H遅延信号とを、
これらの信号の相対レベル差に応じて、適応的に加算混
合して適応形補間信号を作成する。さらに、現映像信号
と1H遅延信号を相加平均して得られる信号と263H遅延信
号とを差分演算して得られるフィールド間差信号に対
し、予め設定された中レベル差信号領域の外側では零で
内側では上に凸の関数からなる非線形の利得を乗じて垂
直輪郭補償信号を作成し、この垂直輪郭補償信号を適応
形補間信号に加算して垂直輪郭補償された補間信号を出
力する。
［実施例］ 以下、本発明の実施例を第１図ないし第13図を参照し
て説明する。第１図は、本発明の補間信号の垂直輪郭補
償回路の一実施例を示すブロック図、第２図は、現映像
信号と262H遅延信号と263H遅延信号との関係を示す図、
第３図は、現映像信号と1H遅延信号と263H遅延信号との
関係を示す図、第４図は、補間フィルタ回路の概略構成
を示すブロック図、第５図は、比較処理回路の構成を示
す回路図、第６図、第５図に示した比較処理回路のの比
較動作をまとめて示す図、第７図は、デコード回路の構
成を示す回路図、第８図は、第７図に示したデコード回
路のデコード動作と混合出力をまとめて示す図、第９図
は、混合回路の構成を示すブロック図、第10図は、係数
切換回路の構成を示す回路図、第11図（ａ），（ｂ）
は、混合回路の動作をまとめて示す図、第12図は、非線
形処理回路の一例を示す回路図、第13図は、フィールド
間差信号と非線形処理回路の出力信号との関係を示すグ
ラフである。
て説明する。第１図は、本発明の補間信号の垂直輪郭補
償回路の一実施例を示すブロック図、第２図は、現映像
信号と262H遅延信号と263H遅延信号との関係を示す図、
第３図は、現映像信号と1H遅延信号と263H遅延信号との
関係を示す図、第４図は、補間フィルタ回路の概略構成
を示すブロック図、第５図は、比較処理回路の構成を示
す回路図、第６図、第５図に示した比較処理回路のの比
較動作をまとめて示す図、第７図は、デコード回路の構
成を示す回路図、第８図は、第７図に示したデコード回
路のデコード動作と混合出力をまとめて示す図、第９図
は、混合回路の構成を示すブロック図、第10図は、係数
切換回路の構成を示す回路図、第11図（ａ），（ｂ）
は、混合回路の動作をまとめて示す図、第12図は、非線
形処理回路の一例を示す回路図、第13図は、フィールド
間差信号と非線形処理回路の出力信号との関係を示すグ
ラフである。
第１図に示す垂直輪郭補償回路は、現映像信号とそれ
から作成された補間信号との両方に垂直輪郭補償を施す
ものであり、回路の一部を共用できるという特徴をもっ
ている。
から作成された補間信号との両方に垂直輪郭補償を施す
ものであり、回路の一部を共用できるという特徴をもっ
ている。
まず、現映像信号の垂直輪郭補償動作について説明す
る。
る。
入力端子に入力する映像信号（Y/C分離後の輝度信号
であり、これを現映像信号と呼ぶ）は、262H遅延回路
（フィールド・メモリ）１、減算回路５及び加算回路８
に与えられる。262H遅延回路１の出力信号は1H遅延回路
（ライン・メモリ）２に与えられる。1H遅延回路２の出
力は結局、入力現映像信号から263H遅延されたものとな
る。
であり、これを現映像信号と呼ぶ）は、262H遅延回路
（フィールド・メモリ）１、減算回路５及び加算回路８
に与えられる。262H遅延回路１の出力信号は1H遅延回路
（ライン・メモリ）２に与えられる。1H遅延回路２の出
力は結局、入力現映像信号から263H遅延されたものとな
る。
262H遅延回路１から出力される262H遅延信号と1H遅延
回路２から出力される263H遅延信号は加算回路３で加算
され、その後1/2係数器４で1/2倍されることにより、相
加平均される。第２図に示すように、263H遅延信号と26
2H遅延信号は飛び越し走査における前フィールドの信号
であり、しかも現映像信号の水平走査線を上下に挟む水
平走査線に沿う映像信号である。そこで、ここでは、1/
2係数器４の出力信号を前フィールド平均映像信号と呼
ぶことにする。
回路２から出力される263H遅延信号は加算回路３で加算
され、その後1/2係数器４で1/2倍されることにより、相
加平均される。第２図に示すように、263H遅延信号と26
2H遅延信号は飛び越し走査における前フィールドの信号
であり、しかも現映像信号の水平走査線を上下に挟む水
平走査線に沿う映像信号である。そこで、ここでは、1/
2係数器４の出力信号を前フィールド平均映像信号と呼
ぶことにする。
1/2係数器４から出力される前フィールド平均映像信
号は減算回路５に与えられる。この減算回路５において
現映像信号から前フィールド平均映像信号が減算される
ことにより、現映像信号のフィールド間差信号が得られ
る。
号は減算回路５に与えられる。この減算回路５において
現映像信号から前フィールド平均映像信号が減算される
ことにより、現映像信号のフィールド間差信号が得られ
る。
減算回路５から出力されるフィールド間差信号は低域
通過フィルタ６を経て非線形処理回路７に入力する。こ
のフィールド間差信号は画像の垂直方向の高周波成分
（具体的には15.7KHzの信号とその高周波）を含んでい
る。低域通過フィルタ６は0.5MHz又は1MHz程度以下の信
号を通過させるもので、これによりフィールド間差信号
から水平方向の高周波成分（これは一般に高周波ノイズ
である）が除去される。このようにして垂直方向の信号
成分のみが第１の非線形処理回路７に入力する。非線形
処理回路７の具体的構成の一例については後述するが、
たとえば第13図に示すような特性をもっており、入力信
号のレベルによって垂直方向の動きの程度を検出し、こ
の検出した動きの程度に応じて強調すべき垂直輪郭を表
わす信号成分（現映像信号の輪郭補償成分）を出力す
る。非線形処理回路７の出力信号は次に加算回路８に与
えられる。この加算回路８には、現映像信号が与えられ
ており、この現映像信号に非線形処理回路７の出力信号
が加算されることにより垂直輪郭補償された現映像信号
が加算回路８から出力されることになる。
通過フィルタ６を経て非線形処理回路７に入力する。こ
のフィールド間差信号は画像の垂直方向の高周波成分
（具体的には15.7KHzの信号とその高周波）を含んでい
る。低域通過フィルタ６は0.5MHz又は1MHz程度以下の信
号を通過させるもので、これによりフィールド間差信号
から水平方向の高周波成分（これは一般に高周波ノイズ
である）が除去される。このようにして垂直方向の信号
成分のみが第１の非線形処理回路７に入力する。非線形
処理回路７の具体的構成の一例については後述するが、
たとえば第13図に示すような特性をもっており、入力信
号のレベルによって垂直方向の動きの程度を検出し、こ
の検出した動きの程度に応じて強調すべき垂直輪郭を表
わす信号成分（現映像信号の輪郭補償成分）を出力す
る。非線形処理回路７の出力信号は次に加算回路８に与
えられる。この加算回路８には、現映像信号が与えられ
ており、この現映像信号に非線形処理回路７の出力信号
が加算されることにより垂直輪郭補償された現映像信号
が加算回路８から出力されることになる。
次に順次走査変換のための補間信号の垂直輪郭補償回
路について述べる。
路について述べる。
入力する現映像信号は1H遅延回路10、加算回路11及び
補間フィルタ回路13に与えられる。1H遅延回路10の出力
信号は加算回路11及び補間フィルタ回路13にそれぞれ与
えられる。したがって、加算回路11において現映像信号
と1H遅延回路から出力される1H遅延信号（第３図参照）
とが加算され、さらに1/2係数器12で1/2倍されることに
よってライン補間信号が生成される。これらの1H遅延回
路10、加算回路11及び1/2係数器12はライン補間信号を
作成するライン補間回路を構成している。
補間フィルタ回路13に与えられる。1H遅延回路10の出力
信号は加算回路11及び補間フィルタ回路13にそれぞれ与
えられる。したがって、加算回路11において現映像信号
と1H遅延回路から出力される1H遅延信号（第３図参照）
とが加算され、さらに1/2係数器12で1/2倍されることに
よってライン補間信号が生成される。これらの1H遅延回
路10、加算回路11及び1/2係数器12はライン補間信号を
作成するライン補間回路を構成している。
1/2係数器12から出力されるライン補間信号は、減算
回路15に与えられる。この減算回路15には1H遅延回路２
から出力される283H遅延信号（前フィールド信号）（26
2H遅延回路１と1H遅延回路２とにより１フィールド遅延
回路が構成される）が入力しており.263H遅延信号から
ライン補間信号が減算されることにより補間信号のフィ
ールド間差信号が得られる。第３図に示すように、ライ
ン補間信号は現映像信号と1H遅延信号との相加平均であ
るから、263H遅延信号と丁度対応する走査線上にあるこ
とになる。上述したライン補間回路と、１フィールド遅
延回路と、減算回路15とによりフィールド間差信号作成
回路が構成される。
回路15に与えられる。この減算回路15には1H遅延回路２
から出力される283H遅延信号（前フィールド信号）（26
2H遅延回路１と1H遅延回路２とにより１フィールド遅延
回路が構成される）が入力しており.263H遅延信号から
ライン補間信号が減算されることにより補間信号のフィ
ールド間差信号が得られる。第３図に示すように、ライ
ン補間信号は現映像信号と1H遅延信号との相加平均であ
るから、263H遅延信号と丁度対応する走査線上にあるこ
とになる。上述したライン補間回路と、１フィールド遅
延回路と、減算回路15とによりフィールド間差信号作成
回路が構成される。
補間フィルタ回路13には上述したように現映像信号
（これを符号Ａで表わす）と1H遅延信号（これを符号Ｃ
で表わす）に加えて、1H遅延回路２から出力される263H
遅延信号（これを符号Ｂで表わす）が入力している。補
間フィルタ回路13は、後に詳述するように、信号ＡとＢ
とのレベル差及び信号ＢとＣとのレベル差を検出し、こ
の検出結果に応じて、信号ＡとＢとＣとを所定の比率で
混合することにより適応形補間信号を作成して出力す
る。この適応形補間信号は加算回路18に与えられる。
（これを符号Ａで表わす）と1H遅延信号（これを符号Ｃ
で表わす）に加えて、1H遅延回路２から出力される263H
遅延信号（これを符号Ｂで表わす）が入力している。補
間フィルタ回路13は、後に詳述するように、信号ＡとＢ
とのレベル差及び信号ＢとＣとのレベル差を検出し、こ
の検出結果に応じて、信号ＡとＢとＣとを所定の比率で
混合することにより適応形補間信号を作成して出力す
る。この適応形補間信号は加算回路18に与えられる。
減算回路15から出力される補間信号のフィールド間差
信号は、低域通過フィルタ16を経て非線形処理回路17に
与えられる。この非線形処理回路17から出力される補間
信号の垂直輪郭補償成分信号は加算回路18に入力し、補
間フィルタ回路13から与えられている適応形補間信号に
加算される。このようにして、加算回路18からは垂直輪
郭補償された適応形補間信号が出力される。
信号は、低域通過フィルタ16を経て非線形処理回路17に
与えられる。この非線形処理回路17から出力される補間
信号の垂直輪郭補償成分信号は加算回路18に入力し、補
間フィルタ回路13から与えられている適応形補間信号に
加算される。このようにして、加算回路18からは垂直輪
郭補償された適応形補間信号が出力される。
第４図から第11図を参照して補間フィルタ回路13の具
体的構成について説明する。
体的構成について説明する。
第４図は補間フィルタ回路13の概略構成を示してい
る。補間フィルタ回路13は、比較処理及びデコード回路
31と混合回路32とを含んでいる。現像信号Ａ、263H遅延
信号Ｂ及び1H遅延信号Ｃはこれら両方の回路31,32にそ
れぞれ与えられる。比較処理及びデコード回路31は、こ
れらの入力信号A,B,Cの比較処理に基づいて後に詳述す
る混合回路32内の切換スイッチを制御する制御信号S1〜
S4を作成して混合回路32に与える。
る。補間フィルタ回路13は、比較処理及びデコード回路
31と混合回路32とを含んでいる。現像信号Ａ、263H遅延
信号Ｂ及び1H遅延信号Ｃはこれら両方の回路31,32にそ
れぞれ与えられる。比較処理及びデコード回路31は、こ
れらの入力信号A,B,Cの比較処理に基づいて後に詳述す
る混合回路32内の切換スイッチを制御する制御信号S1〜
S4を作成して混合回路32に与える。
比較処理及びデコード回路31は、比較処理回路とデコ
ード回路とから構成されている。比較処理回路の詳細が
第５図に、デコード回路の詳細が第７図にそれぞれ示さ
れている。
ード回路とから構成されている。比較処理回路の詳細が
第５図に、デコード回路の詳細が第７図にそれぞれ示さ
れている。
第５図において比較処理回路は２つの減算回路33,34
を含んでいる。一方の減算回路33は入力する263H遅延信
号Ｂから現映像信号Ａを減算し、その結果を絶対値回路
35に与える。したがって絶対値回路35からは|B−A|で表
わされるレベルの信号が出力される。他方の減算回路34
では263H遅延信号Ｂから1H遅延信号Ｃが減算され、その
結果が絶対値回路36に与えられて絶対値化されるので、
この回路36からは|B−C|のレベルを表わす信号が出力さ
れる。
を含んでいる。一方の減算回路33は入力する263H遅延信
号Ｂから現映像信号Ａを減算し、その結果を絶対値回路
35に与える。したがって絶対値回路35からは|B−A|で表
わされるレベルの信号が出力される。他方の減算回路34
では263H遅延信号Ｂから1H遅延信号Ｃが減算され、その
結果が絶対値回路36に与えられて絶対値化されるので、
この回路36からは|B−C|のレベルを表わす信号が出力さ
れる。
比較処理回路は、さらに７個の比較器37L,37M,37S,38
L,38M,38S及び39を含んでいる。比較器37L,37M及び37S
の正入力端子にはそれぞれ基準レベルRL,RM,RSが与えら
れている。RL＞RM＞RSの関係にある。これらの比較器37
L,37M及び37Sの負入力端子には絶対値回路35の出力信号
|B−A|が与えられている。したがって、絶対値回路35の
出力|B−A|が基準レベルRSよりも小さければすべての比
較器37S,37M,37Lの出力DAS,DAM,DALはＨレベルになる。
この状態を「同等」という。信号|B−A|のレベルが基準
レベルRSとRMとの間にあるときには、出力DASのみがＬ
レベルになり、他の出力DAM,DALはＨレベルを保つ。こ
の状態を「差小」という。信号|B−A|のレベルが基準レ
ベルRMとRLとの間にあるときには、出力DASとDAMがＬレ
ベルになり、出力DALはＨレベルを保つ。この状態を
「差中」という。信号|B−A|のレベルが基準レベルRLを
超えているときには、すべての比較１器37L,37MS,37Sの
出力DAM,DASはＬレベルになる。この状態を「差大」と
いう。以上の比較動作が第６図に表にまとめて示されて
いる。この表において出力信号のＨレベルは０によっ
て、Ｌレベルは１によってそれぞれ表現されている。
L,38M,38S及び39を含んでいる。比較器37L,37M及び37S
の正入力端子にはそれぞれ基準レベルRL,RM,RSが与えら
れている。RL＞RM＞RSの関係にある。これらの比較器37
L,37M及び37Sの負入力端子には絶対値回路35の出力信号
|B−A|が与えられている。したがって、絶対値回路35の
出力|B−A|が基準レベルRSよりも小さければすべての比
較器37S,37M,37Lの出力DAS,DAM,DALはＨレベルになる。
この状態を「同等」という。信号|B−A|のレベルが基準
レベルRSとRMとの間にあるときには、出力DASのみがＬ
レベルになり、他の出力DAM,DALはＨレベルを保つ。こ
の状態を「差小」という。信号|B−A|のレベルが基準レ
ベルRMとRLとの間にあるときには、出力DASとDAMがＬレ
ベルになり、出力DALはＨレベルを保つ。この状態を
「差中」という。信号|B−A|のレベルが基準レベルRLを
超えているときには、すべての比較１器37L,37MS,37Sの
出力DAM,DASはＬレベルになる。この状態を「差大」と
いう。以上の比較動作が第６図に表にまとめて示されて
いる。この表において出力信号のＨレベルは０によっ
て、Ｌレベルは１によってそれぞれ表現されている。
同じように比較器38L,38M,38Sの正入力端子にはそれ
ぞれ基準レベルRL,RM,RSが与えられている。これらの比
較器38L,38M,38Sの負入力端子には絶対値回路36の出力
信号|B−C|が入力している。これらの比較器38L,38M,38
Sは入力信号|B−C|のレベルを基準レベルRL,RM,RSとそ
れぞれ比較し、比較結果を表わす出力信号DCL,DCM,DCS
を出力する。この出力信号DCL,DCM,DCSもまた第６図に
まとめて示されている。
ぞれ基準レベルRL,RM,RSが与えられている。これらの比
較器38L,38M,38Sの負入力端子には絶対値回路36の出力
信号|B−C|が入力している。これらの比較器38L,38M,38
Sは入力信号|B−C|のレベルを基準レベルRL,RM,RSとそ
れぞれ比較し、比較結果を表わす出力信号DCL,DCM,DCS
を出力する。この出力信号DCL,DCM,DCSもまた第６図に
まとめて示されている。
比較器39は差の絶対値信号|B−A|と|B−C|の大きさを
比較するもので、|B−A|＜|B−C|のときにＨレベル（符
号０で表現）の信号T1を、これとは逆のときにＬレベル
（符号１で表現）の信号T1をそれぞれ出力する。
比較するもので、|B−A|＜|B−C|のときにＨレベル（符
号０で表現）の信号T1を、これとは逆のときにＬレベル
（符号１で表現）の信号T1をそれぞれ出力する。
AND回路40は比較器37Sの出力DASと比較器38Sの出力D
CSとがともにＨレベルのとき、すなわち、信号|B−A|と
|B−C|がともに小さいとき（信号ＡとＢとＣとの間に殆
ど差がないとき）にＨレベル（符号０で表現）の信号T2
を出力する。
CSとがともにＨレベルのとき、すなわち、信号|B−A|と
|B−C|がともに小さいとき（信号ＡとＢとＣとの間に殆
ど差がないとき）にＨレベル（符号０で表現）の信号T2
を出力する。
比較処理回路（第５図）の上述した比較結果を表わす
出力信号DAL,DAM,DAS,T1,T2,DCL,DCM,DCSは第７図に示
すデコード回路にその入力信号として与えられる。この
デコード回路は上記入力信号に基づいて、混合回路32に
おける切換スイッチの切換制御信号S1（１ビット）,S2
（MSBとLSBの２ビットからなる）,S3（１ビット）、及
びS4（MSBとLSBの２ビットからなる）を作成するもので
あり、第７図に示すように、EX−OR回路41a,41b,41c,OR
回路42a,42b,42c,42d,42e,NAND回路43、ONT回路44a,44
b,AND回路45a,45b及び切換スイッチ46の組合せによって
構成されている。切換スイッチ46はOR回路42dの出力
（０又は１）によって、スイッチ46に隣接して0,1と示
されているように、切換制御されている。また有接点の
ものとして図示されているが、スイッチ46は半導体素子
等によって構成されるのはいうまでもない。これらのこ
とは後に述べる他の切換スイッチにもあてはまる。
出力信号DAL,DAM,DAS,T1,T2,DCL,DCM,DCSは第７図に示
すデコード回路にその入力信号として与えられる。この
デコード回路は上記入力信号に基づいて、混合回路32に
おける切換スイッチの切換制御信号S1（１ビット）,S2
（MSBとLSBの２ビットからなる）,S3（１ビット）、及
びS4（MSBとLSBの２ビットからなる）を作成するもので
あり、第７図に示すように、EX−OR回路41a,41b,41c,OR
回路42a,42b,42c,42d,42e,NAND回路43、ONT回路44a,44
b,AND回路45a,45b及び切換スイッチ46の組合せによって
構成されている。切換スイッチ46はOR回路42dの出力
（０又は１）によって、スイッチ46に隣接して0,1と示
されているように、切換制御されている。また有接点の
ものとして図示されているが、スイッチ46は半導体素子
等によって構成されるのはいうまでもない。これらのこ
とは後に述べる他の切換スイッチにもあてはまる。
このデコード回路の動作、すなわちその入力信号と出
力信号との関係が第８図に一覧表の形で示されている。
第８図にはまた、信号S1〜S4によって混合比が制御され
る混合回路32の出力混合信号（補間フィルタ回路13の出
力適応形補間信号）も示されている。ここで分数の形で
表現された混合信号は混合回路32における入力信号A,B,
Cの混合状態を表わしている。たとえば（Ａ＋Ｃ）/2は
入力信号ＡとＣの相加平均を表わす。
力信号との関係が第８図に一覧表の形で示されている。
第８図にはまた、信号S1〜S4によって混合比が制御され
る混合回路32の出力混合信号（補間フィルタ回路13の出
力適応形補間信号）も示されている。ここで分数の形で
表現された混合信号は混合回路32における入力信号A,B,
Cの混合状態を表わしている。たとえば（Ａ＋Ｃ）/2は
入力信号ＡとＣの相加平均を表わす。
第８図において、信号ＡとＢ、信号ＢとＣの差（|B−
A|,|B−C|）は上段にいくほど小さく、下段にいくほど
大きくなっている。たとえば最上段のDAS＝０かつDCS＝
０の欄は、差信号|B−A|及び|B−C|がきわめて小さい場
合を表わし（同等）、この場合には現映像信号Ａと1H遅
延信号Ｃとの相加平均信号（Ａ＋Ｃ）/2が適応形補間信
号（ライン補間）として出力される。またDAS＝０でか
つDCS＝１の場合は信号ＡとＢとの間に殆ど差がなく
（同等）かつ信号ＢとＣとの間に少し差がある（差小）
状態であり、この場合には現映像信号Ａが補間信号とし
て出力される。またDAS＝１、DCS＝０の場合には1H遅延
信号Ｃが補間信号として出力される。
A|,|B−C|）は上段にいくほど小さく、下段にいくほど
大きくなっている。たとえば最上段のDAS＝０かつDCS＝
０の欄は、差信号|B−A|及び|B−C|がきわめて小さい場
合を表わし（同等）、この場合には現映像信号Ａと1H遅
延信号Ｃとの相加平均信号（Ａ＋Ｃ）/2が適応形補間信
号（ライン補間）として出力される。またDAS＝０でか
つDCS＝１の場合は信号ＡとＢとの間に殆ど差がなく
（同等）かつ信号ＢとＣとの間に少し差がある（差小）
状態であり、この場合には現映像信号Ａが補間信号とし
て出力される。またDAS＝１、DCS＝０の場合には1H遅延
信号Ｃが補間信号として出力される。
信号ＡとＢとの差、信号ＢとＣとの差が大きくなると
補間信号の作成のために現フィールドの信号A,Cに加え
て前フィールドの信号Ｂが用いられるようになる（フィ
ールド補間）。信号ＡとＢとＣとの混合比は、これらの
信号の差の大きさの程度により決定される。極端な場
合、すなわち差がきわめて大きい場合（DAL＝１かつDCL
＝11）には263H遅延信号Ｂが補間信号として出力され
る。
補間信号の作成のために現フィールドの信号A,Cに加え
て前フィールドの信号Ｂが用いられるようになる（フィ
ールド補間）。信号ＡとＢとＣとの混合比は、これらの
信号の差の大きさの程度により決定される。極端な場
合、すなわち差がきわめて大きい場合（DAL＝１かつDCL
＝11）には263H遅延信号Ｂが補間信号として出力され
る。
信号ＡとＢとの差及び信号ＢとＣとの差が大きくなる
と、単純なライン補間により補間信号を作成したとする
と、その画像にちらつきが生じやすい。この補間フィル
タ回路13では上記のように263H遅延信号Ｂを補間信号作
成のために使用しているので、ちらつきの発生を防止す
ることができる。とくにこの補間フィルタ回路は前フィ
ールドの信号Ｂを混合しているから動きの無い又は少な
い画像における補間信号作成に適している。
と、単純なライン補間により補間信号を作成したとする
と、その画像にちらつきが生じやすい。この補間フィル
タ回路13では上記のように263H遅延信号Ｂを補間信号作
成のために使用しているので、ちらつきの発生を防止す
ることができる。とくにこの補間フィルタ回路は前フィ
ールドの信号Ｂを混合しているから動きの無い又は少な
い画像における補間信号作成に適している。
上述の混合処理を達成する混合回路32の具体例が第９
図に示されている。
図に示されている。
第９図における混合回路は入力信号ＡとＣとを混合す
る（混合比が1:0の場合も含む）第１段の混合回路と、
この混合結果にさらに信号Ｂを混合する（混合比が1:0
の場合も含む）第２段の混合回路とから構成されてい
る。
る（混合比が1:0の場合も含む）第１段の混合回路と、
この混合結果にさらに信号Ｂを混合する（混合比が1:0
の場合も含む）第２段の混合回路とから構成されてい
る。
第１段の混合回路は、入力信号ＡとＣとを制御信号S2
の制御の下に混合する（混合出力をα１とする）係数切
換回路51と、入力信号ＡとＢとの相加平均α２＝（Ａ＋
Ｃ）/2をとる加算回路52と、これらの回路51,52の出力
α1,α２のいずれか一方を制御信号S1に応じて選択する
（選択出力をαとする）切換スイッチ53とから構成され
ている。
の制御の下に混合する（混合出力をα１とする）係数切
換回路51と、入力信号ＡとＢとの相加平均α２＝（Ａ＋
Ｃ）/2をとる加算回路52と、これらの回路51,52の出力
α1,α２のいずれか一方を制御信号S1に応じて選択する
（選択出力をαとする）切換スイッチ53とから構成され
ている。
係数切換回路51の具体的構成例が第10図に示されてお
り、この係数切換回路51の動作を含めた上記第１段の混
合回路の動作（制御信号S1,S2の状態に対する信号A,Cの
混合比及び出力信号α１、α2,α）が第11図（ａ）に示
されている。
り、この係数切換回路51の動作を含めた上記第１段の混
合回路の動作（制御信号S1,S2の状態に対する信号A,Cの
混合比及び出力信号α１、α2,α）が第11図（ａ）に示
されている。
係数切換回路51の構成及び動作は第10図及び第11図
（ａ）から明らかであるが、簡単に説明しておく。この
回路はA/4,3A/4,C/4,3C/4をそれぞれ作成する回路と、
入力A,Cを含めてこれらの信号を切換える切換スイッチ
と、切換結果を加算する加算回路とを含んでいる。
（ａ）から明らかであるが、簡単に説明しておく。この
回路はA/4,3A/4,C/4,3C/4をそれぞれ作成する回路と、
入力A,Cを含めてこれらの信号を切換える切換スイッチ
と、切換結果を加算する加算回路とを含んでいる。
1/2係数器61aと1/4係数器62aと加算回路63aによって3
A/4を表わす信号が作成される。切換スイッチ64aによっ
てＡ又は3A/4のいずれかが選択される。切換スイッチ65
aによって、1/4係数器62aの出力であるA/4を表わす信号
か０を表わす信号のいずれかが選択される。これらの切
換スイッチ64a,65aは制御信号S2のLSBによって制御され
る。切換スイッチ64aと65aの出力のいずれか一方が切換
スイッチ66aによって選択される。この切換スイッチ66a
は制御信号S2のMSBによって制御される。
A/4を表わす信号が作成される。切換スイッチ64aによっ
てＡ又は3A/4のいずれかが選択される。切換スイッチ65
aによって、1/4係数器62aの出力であるA/4を表わす信号
か０を表わす信号のいずれかが選択される。これらの切
換スイッチ64a,65aは制御信号S2のLSBによって制御され
る。切換スイッチ64aと65aの出力のいずれか一方が切換
スイッチ66aによって選択される。この切換スイッチ66a
は制御信号S2のMSBによって制御される。
1/2係数器61bと1/4係数器62bと加算回路63bによって3
C/4を表わす信号が作成される。切換スイッチ64bによっ
てＣ又は3C/4のいずれかが選択される。切換スイッチ65
bによって、1/4係数器62bの出力であるC/4を表わす信号
か０を表わす信号のいずれかが選択される。これらの切
換スイッチ64b,65bは制御信号S2のNOT回路86bによって
反転されたLSBによって制御される。切換スイッチ64bと
65bの出力のいずれか一方が切換スイッチ66bによって選
択される。この切換スイッチ66bは制御信号S2のNOT回路
68aによって反転されたMSBによって制御される。
C/4を表わす信号が作成される。切換スイッチ64bによっ
てＣ又は3C/4のいずれかが選択される。切換スイッチ65
bによって、1/4係数器62bの出力であるC/4を表わす信号
か０を表わす信号のいずれかが選択される。これらの切
換スイッチ64b,65bは制御信号S2のNOT回路86bによって
反転されたLSBによって制御される。切換スイッチ64bと
65bの出力のいずれか一方が切換スイッチ66bによって選
択される。この切換スイッチ66bは制御信号S2のNOT回路
68aによって反転されたMSBによって制御される。
切換スイッチ66aと66bの出力信号は加算回路67で加算
されて出力信号α１となる。
されて出力信号α１となる。
第２段の混合回路は、第１段の混合回路の出力αと入
力信号Ｂとを制御信号S4の制御の下に混合する（混合出
力をβ１とする）係数切換回路54と、信号αとＢとの相
加平均β２＝（α＋Ｂ）/2をとる加算回路55と、これら
の回路の出力β1,β２のいずれかを制御信号S3に応じて
選択する切換スイッチ56とから構成されている。切換ス
イッチ56の出力信号が適応形補間信号となる。
力信号Ｂとを制御信号S4の制御の下に混合する（混合出
力をβ１とする）係数切換回路54と、信号αとＢとの相
加平均β２＝（α＋Ｂ）/2をとる加算回路55と、これら
の回路の出力β1,β２のいずれかを制御信号S3に応じて
選択する切換スイッチ56とから構成されている。切換ス
イッチ56の出力信号が適応形補間信号となる。
係数切換回路54の具体的構成例は第10図に示すものと
同じであり、入力A,Cを入力α,Bに代え、制御信号S2を
Ｓに代え、出力α１をβ１に代えることにより、そのま
まあてはまる。またこの係数切換回路54の動作を含めた
第２段混合回路の動作が第11図（ｂ）に示されている。
同じであり、入力A,Cを入力α,Bに代え、制御信号S2を
Ｓに代え、出力α１をβ１に代えることにより、そのま
まあてはまる。またこの係数切換回路54の動作を含めた
第２段混合回路の動作が第11図（ｂ）に示されている。
非線形処理回路７及び17は同じ構成のものを使用する
ことができ、その具体的構成例を第12図及び第13図を参
照して説明する。第12図は非線形処理回路7,17の一例を
示す回路図である。第13図は入力差信号と非線形処理回
路7,17の出力信号との関係を示すグラフである。
ことができ、その具体的構成例を第12図及び第13図を参
照して説明する。第12図は非線形処理回路7,17の一例を
示す回路図である。第13図は入力差信号と非線形処理回
路7,17の出力信号との関係を示すグラフである。
第12図に示す非線形処理回路は、第13図から明らかな
ように、入力Ｘ（以下非線形処理回路７又は17に入力す
る差信号をＸとする）が所定値Ｄまでは入力Ｘの値に関
係なく出力Ｚ（以下非線形処理回路７又は17から出力す
る信号をＺとする）は零に保たれる。入力Ｘが所定値Ｄ
から2Dまでの間では入力Ｘのレベルと出力Ｚのレベルが
比例関係にある。さらに、入力Ｘが2D以上となると3Dま
で出力Ｚは一定値DSに保たれる。入力Ｘが3Dを超えると
出力Ｚは一定の勾配で直線的に減少し、入力Ｘが4D以上
では出力Ｚは零に保たれる。このように、この非線形処
理回路は、入力Ｘのレベルの増大に応じてレベルが台形
状に変化する出力Ｚを発生するように構成されている。
ように、入力Ｘ（以下非線形処理回路７又は17に入力す
る差信号をＸとする）が所定値Ｄまでは入力Ｘの値に関
係なく出力Ｚ（以下非線形処理回路７又は17から出力す
る信号をＺとする）は零に保たれる。入力Ｘが所定値Ｄ
から2Dまでの間では入力Ｘのレベルと出力Ｚのレベルが
比例関係にある。さらに、入力Ｘが2D以上となると3Dま
で出力Ｚは一定値DSに保たれる。入力Ｘが3Dを超えると
出力Ｚは一定の勾配で直線的に減少し、入力Ｘが4D以上
では出力Ｚは零に保たれる。このように、この非線形処
理回路は、入力Ｘのレベルの増大に応じてレベルが台形
状に変化する出力Ｚを発生するように構成されている。
入力差信号Ｘには垂直輪郭を表わす成分に加えて、雑
音成分及び画像の動きを表わす成分が含まれている。入
力差信号Ｘのレベルが低い部分では雑音成分が多いと考
えられる。また動きを表わす成分が増大すると入力差信
号Ｘのレベルが増大するものと考えられる。第12図に示
す非線形処理回路では、入力Ｘのレベルが所定値Ｄ以下
の範囲ではノイズ成分が多いので出力信号Ｚを零に保
ち、また入力Ｘのレベルが4D以上の範囲では動きが激し
いので出力信号Ｚを零に保つことにより、輪郭強調をし
ない。そして、入力ＸのレベルがＤ〜4Dの範囲で入力の
レベルに応じて輪郭協調をする理想的な輪郭補償のため
の非線形処理回路となっている。
音成分及び画像の動きを表わす成分が含まれている。入
力差信号Ｘのレベルが低い部分では雑音成分が多いと考
えられる。また動きを表わす成分が増大すると入力差信
号Ｘのレベルが増大するものと考えられる。第12図に示
す非線形処理回路では、入力Ｘのレベルが所定値Ｄ以下
の範囲ではノイズ成分が多いので出力信号Ｚを零に保
ち、また入力Ｘのレベルが4D以上の範囲では動きが激し
いので出力信号Ｚを零に保つことにより、輪郭強調をし
ない。そして、入力ＸのレベルがＤ〜4Dの範囲で入力の
レベルに応じて輪郭協調をする理想的な輪郭補償のため
の非線形処理回路となっている。
第12図を参照して、非線形処理回路７又は17に入力す
る差信号Ｘは絶対値回路71、符号判別回路72及び第１の
係数器群73内の係数器73aに与えられる。絶対値回路71
は入力差信号Ｘを絶対値化するもので、その出力信号は
後述する比較器群78内の４個の比較器78a〜78dの一方の
入力端子に与えられる。符号判別回路72は入力差信号の
正、負の符号を判別するもので、その判別信号は後述す
る切換回路77に切換制御信号として与えられる。
る差信号Ｘは絶対値回路71、符号判別回路72及び第１の
係数器群73内の係数器73aに与えられる。絶対値回路71
は入力差信号Ｘを絶対値化するもので、その出力信号は
後述する比較器群78内の４個の比較器78a〜78dの一方の
入力端子に与えられる。符号判別回路72は入力差信号の
正、負の符号を判別するもので、その判別信号は後述す
る切換回路77に切換制御信号として与えられる。
第１の係数器群73内には２つの係数器73a,73bが含ま
れている。これらの係数器73a,73bはともに入力信号に
係数Ｓを乗じて出力するものである。一方の係数器73a
は入力差信号に係数Ｓ倍し、Z1＝SXを表わす信号を減算
器80及び81に与える。
れている。これらの係数器73a,73bはともに入力信号に
係数Ｓを乗じて出力するものである。一方の係数器73a
は入力差信号に係数Ｓ倍し、Z1＝SXを表わす信号を減算
器80及び81に与える。
この実施例では輪郭強調の程度を２段階に切換えるこ
とが可能であり、そのためにD1,D2という２種類のしき
い値を発生するしきい値発生回路74が設けられている。
これらのしきい値D1,D2は切換回路75の２つの入力端子
にそれぞれ与えられる。切換回路75には輪郭強調の程度
を指定する外部からのしきい値選択信号が与えられてお
り、この選択信号に応じてしきい値D1又はD2が選択され
る。切換回路75から出力される選択されたしきい値Ｄ
（２種類のしきい値D1とD2を一括してＤで表現する）を
表わす信号は、第２図の係数器群76内の５つの係数器76
a,76b,76c,76d,76e及び比較器78aの他方の入力端子に与
えられる。第２の係数器群76内の係数器76aは入力する
しきい値Ｄに１を乗じ、係数器76bは入力するしきい値
Ｄに−１を乗じて、それらを表わす信号を出力するもの
である。係数器76a,76bの出力信号は切換回路77の２つ
の入力端子にそれぞれ与えられる。
とが可能であり、そのためにD1,D2という２種類のしき
い値を発生するしきい値発生回路74が設けられている。
これらのしきい値D1,D2は切換回路75の２つの入力端子
にそれぞれ与えられる。切換回路75には輪郭強調の程度
を指定する外部からのしきい値選択信号が与えられてお
り、この選択信号に応じてしきい値D1又はD2が選択され
る。切換回路75から出力される選択されたしきい値Ｄ
（２種類のしきい値D1とD2を一括してＤで表現する）を
表わす信号は、第２図の係数器群76内の５つの係数器76
a,76b,76c,76d,76e及び比較器78aの他方の入力端子に与
えられる。第２の係数器群76内の係数器76aは入力する
しきい値Ｄに１を乗じ、係数器76bは入力するしきい値
Ｄに−１を乗じて、それらを表わす信号を出力するもの
である。係数器76a,76bの出力信号は切換回路77の２つ
の入力端子にそれぞれ与えられる。
切換回路77は符号判別回路72の判別信号にもとづいて
その切換が行なわれる。すなわち切換回路77は、符号判
別回路72によって判別された入力差信号Ｘが正ならば係
数器76aから入力するしきい値Ｄを、負ならば係数器76b
から与えられるしきい値−Ｄを選択する。切換回路77に
よって選択されたしきい値Ｄ又は−Ｄは第１の係数器群
73内の係数器73bに与えられ、Ｓ倍されて、Z2＝DS（Ｄ
は負も含む）として器換回路79に与えられるとともに係
数器76fに与えられる。
その切換が行なわれる。すなわち切換回路77は、符号判
別回路72によって判別された入力差信号Ｘが正ならば係
数器76aから入力するしきい値Ｄを、負ならば係数器76b
から与えられるしきい値−Ｄを選択する。切換回路77に
よって選択されたしきい値Ｄ又は−Ｄは第１の係数器群
73内の係数器73bに与えられ、Ｓ倍されて、Z2＝DS（Ｄ
は負も含む）として器換回路79に与えられるとともに係
数器76fに与えられる。
係数器76c,76d,76eは切換回路75から与えられるしき
い値ｄを表わす信号をそれぞれ２倍、３倍、４倍して、
比較器78b,78c,78dの他方の入力端子にそれぞれ与え
る。さらに係数器76fは係数器73bから出力されるZ3＝DS
を表わす信号を４倍して4DSを表わす信号として減算器8
1に与える。
い値ｄを表わす信号をそれぞれ２倍、３倍、４倍して、
比較器78b,78c,78dの他方の入力端子にそれぞれ与え
る。さらに係数器76fは係数器73bから出力されるZ3＝DS
を表わす信号を４倍して4DSを表わす信号として減算器8
1に与える。
減算器81において、4DS−SXが演算され、この演算結
果を表わす信号Z3が切換回路79に入力する。さらに、減
算器80には係数器73bから出力されるz2＝DSを表わす信
号が入力しており、この減算器80でZ1＝SX−DSが演算さ
れ、この演算結果を表わす信号Z1が切換回路79に入力す
る。
果を表わす信号Z3が切換回路79に入力する。さらに、減
算器80には係数器73bから出力されるz2＝DSを表わす信
号が入力しており、この減算器80でZ1＝SX−DSが演算さ
れ、この演算結果を表わす信号Z1が切換回路79に入力す
る。
一方、比較器群78内の比較器78a〜78dでは、絶対値化
された入力差信号Ｘとこれらの比較器78a〜78dに与えら
れた基準値（しきい値D,2D,3D,4D）とがそれぞれ比較さ
れ、これらの比較結果を表わす信号か切換回路79に切換
制御信号として入力する。切換回路79はこの切換制御信
号に応答して、入力差信号Ｘのレベルが、しきい値Ｄ以
下の場合には接地されているZ4端子の０レベルの信号を
出力し、Ｄ＜Ｘ≦2Dの場合にはZ1＝SX−DSを出力し、2D
＜Ｘ≦3Dの場合には信号Z2＝DSを出力し、3D＜Ｘ≦4Dの
場合には信号Z3＝4DS−SXを出力し、Ｘが4Dを超えてい
るときには接地されているZ4端子の０レベルの信号を出
力するように切換える。また輪郭補償回路をオン，オフ
する信号が切換回路79に与えられており、オン信号が与
えられているときには比較回路79は比較器群78の出力に
応じて上述の動作を行なうが、オフ信号が与えられる
と、接地されているZ4端子に切換えられ、出力Ｚは０と
なる。
された入力差信号Ｘとこれらの比較器78a〜78dに与えら
れた基準値（しきい値D,2D,3D,4D）とがそれぞれ比較さ
れ、これらの比較結果を表わす信号か切換回路79に切換
制御信号として入力する。切換回路79はこの切換制御信
号に応答して、入力差信号Ｘのレベルが、しきい値Ｄ以
下の場合には接地されているZ4端子の０レベルの信号を
出力し、Ｄ＜Ｘ≦2Dの場合にはZ1＝SX−DSを出力し、2D
＜Ｘ≦3Dの場合には信号Z2＝DSを出力し、3D＜Ｘ≦4Dの
場合には信号Z3＝4DS−SXを出力し、Ｘが4Dを超えてい
るときには接地されているZ4端子の０レベルの信号を出
力するように切換える。また輪郭補償回路をオン，オフ
する信号が切換回路79に与えられており、オン信号が与
えられているときには比較回路79は比較器群78の出力に
応じて上述の動作を行なうが、オフ信号が与えられる
と、接地されているZ4端子に切換えられ、出力Ｚは０と
なる。
［発明の効果］ 以上説明したように、本発明によれば、現映像信号と
これと同一フィールドの1H遅延信号と前フィールドの26
3H遅延信号とを、これらの３信号の相対レベル差に応じ
て適応適に加算混合して適応形補間信号を作成するとと
もに、現映像信号と1H遅延信号を相加平均して得られる
信号と263H遅延信号とを差分塩酸して得られるフィール
ド間差信号にその信号レベルに対し、予め設定された中
レベル差信号領域でだけ非線形の利得を乗じて垂直輪郭
補償信号を形成し、この垂直輪郭補償信号を適応形補間
信号に加算して垂直輪郭補償された補間信号を出力する
構成としたから、補間フィルタと垂直輪郭補償用の非線
形回路は互いに並列であり、補間処理と垂直輪郭補償処
理に対し動き適応処理を別個に作用させることができる
ので、補間処理と垂直輪郭補償処理についてそれぞれ独
立に最適な動作パラメータを設定することができ、従っ
て補間処理済みの信号に垂直輪郭補償を施して補間処理
済み信号に加算する従来の方式のように、垂直輪郭補償
処理が補間処理の影響を直接受けるために、パラメータ
設定の自由度が制約される分だけ最適パラメータの選択
範囲が狭まるといったことはなく、また非線形処理回路
がフィールド間差信号に対し予め設定された中レベル差
信号領域の外側では零で内側では上に凸の関数からなる
非線形の利得を乗ずるため、垂直輪郭を表わす成分に加
えて雑音成分及び画像の動きを表わす成分が含まれるフ
ィールド間差信号に配慮し、雑音信号が多く含まれる低
信号レベル領域と画像の動きによる差成分が多く含まれ
るが輪郭成分は希薄な高信号レベル領域における垂直輪
郭強調は行わず、有意味な垂直輪郭成分が含まれる中レ
ベル差信号領域においてだけフィールド間差信号を非線
形垂直輪郭強調に適用することで、理想的な垂直輪郭補
償が可能であり、これにより例えば画像の動きの有無或
いはその動きの大きさに応じて一律に係数を乗ずる方式
のように、画像の動きによる差成分が多く含まれるが輪
郭成分は希薄なフィールド間差信号によって余計な垂直
輪郭補償を施してしまうといったことはなく、現映像信
号とこれと同一フィールドの1H遅延信号と前フィールド
の263H遅延信号の３信号の相対レベル差が大きいときに
目立ちやすいちらつき（ラインフリッカ）の発生を防止
した適確な輪郭補償が可能である等の優れた効果を奏す
る。
これと同一フィールドの1H遅延信号と前フィールドの26
3H遅延信号とを、これらの３信号の相対レベル差に応じ
て適応適に加算混合して適応形補間信号を作成するとと
もに、現映像信号と1H遅延信号を相加平均して得られる
信号と263H遅延信号とを差分塩酸して得られるフィール
ド間差信号にその信号レベルに対し、予め設定された中
レベル差信号領域でだけ非線形の利得を乗じて垂直輪郭
補償信号を形成し、この垂直輪郭補償信号を適応形補間
信号に加算して垂直輪郭補償された補間信号を出力する
構成としたから、補間フィルタと垂直輪郭補償用の非線
形回路は互いに並列であり、補間処理と垂直輪郭補償処
理に対し動き適応処理を別個に作用させることができる
ので、補間処理と垂直輪郭補償処理についてそれぞれ独
立に最適な動作パラメータを設定することができ、従っ
て補間処理済みの信号に垂直輪郭補償を施して補間処理
済み信号に加算する従来の方式のように、垂直輪郭補償
処理が補間処理の影響を直接受けるために、パラメータ
設定の自由度が制約される分だけ最適パラメータの選択
範囲が狭まるといったことはなく、また非線形処理回路
がフィールド間差信号に対し予め設定された中レベル差
信号領域の外側では零で内側では上に凸の関数からなる
非線形の利得を乗ずるため、垂直輪郭を表わす成分に加
えて雑音成分及び画像の動きを表わす成分が含まれるフ
ィールド間差信号に配慮し、雑音信号が多く含まれる低
信号レベル領域と画像の動きによる差成分が多く含まれ
るが輪郭成分は希薄な高信号レベル領域における垂直輪
郭強調は行わず、有意味な垂直輪郭成分が含まれる中レ
ベル差信号領域においてだけフィールド間差信号を非線
形垂直輪郭強調に適用することで、理想的な垂直輪郭補
償が可能であり、これにより例えば画像の動きの有無或
いはその動きの大きさに応じて一律に係数を乗ずる方式
のように、画像の動きによる差成分が多く含まれるが輪
郭成分は希薄なフィールド間差信号によって余計な垂直
輪郭補償を施してしまうといったことはなく、現映像信
号とこれと同一フィールドの1H遅延信号と前フィールド
の263H遅延信号の３信号の相対レベル差が大きいときに
目立ちやすいちらつき（ラインフリッカ）の発生を防止
した適確な輪郭補償が可能である等の優れた効果を奏す
る。
また、本発明は、上記補間フィルタ回路を、現映像信
号と263H遅延信号とのレベル差の程度及び263H遅延信号
と1H遅延信号とのレベル差の程度をそれぞれ検出する比
較処理回路と、比較処理回路の出力信号を混合制御信号
に変換するデコード回路ならびに上記デコード回路から
与えられる混合制御信号によって制御され、現映像信号
と263H遅延信号と1H遅延信号とを上記のレベル差に応じ
た所定の割合で混合することにより適応形補間信号を作
成して出力する混合回路とから構成したので、現映像信
号と263H遅延信号とのレベル差の程度と263H遅延信号と
1H遅延信号とのレベル差の程度を比較することが、１フ
ィールドが262.5ライン期間で構成される映像信号につ
いて、１フィールド前の信号とその262ライン期間後と2
63ランイン期間後の信号との相関の程度に応じて画像の
動きをラインごとに子細に把握することができ、動きの
内容に即した適切な混合比をもって現映像信号と263H遅
延信号と1H遅延信号とを加算混合することで、効果的な
画質向上が可能である等の効果を奏する。
号と263H遅延信号とのレベル差の程度及び263H遅延信号
と1H遅延信号とのレベル差の程度をそれぞれ検出する比
較処理回路と、比較処理回路の出力信号を混合制御信号
に変換するデコード回路ならびに上記デコード回路から
与えられる混合制御信号によって制御され、現映像信号
と263H遅延信号と1H遅延信号とを上記のレベル差に応じ
た所定の割合で混合することにより適応形補間信号を作
成して出力する混合回路とから構成したので、現映像信
号と263H遅延信号とのレベル差の程度と263H遅延信号と
1H遅延信号とのレベル差の程度を比較することが、１フ
ィールドが262.5ライン期間で構成される映像信号につ
いて、１フィールド前の信号とその262ライン期間後と2
63ランイン期間後の信号との相関の程度に応じて画像の
動きをラインごとに子細に把握することができ、動きの
内容に即した適切な混合比をもって現映像信号と263H遅
延信号と1H遅延信号とを加算混合することで、効果的な
画質向上が可能である等の効果を奏する。
さらにまた、本発明は、前記非線形処理回路を、上記
フィールド間差信号のレベルに比例するレベルをもつ第
１の信号を作成する第１の回路と、上記フィールド間差
信号のレベルにかかわらず一定レベル第２の信号を作成
する第２の回路と、上記フィールド間差信号のレベルの
増大にともなってレベルが減少する第３の信号を作成す
る第３の回路と、上記フィールド間差信号のレベルを、
異なる第１、第２、第３及び第４の基準レベルと比較し
て、比較結果を表わす信号を出力する比較回路と、上記
比較回路の出力信号に応じて、上記フィールド間差信号
のレベルが第１の基準レベル以下のときには零レベルの
信号を、第１の基準レベルと第２の基準レベルとの間に
あるときには上記第１の信号を、上記第２の基準レベル
と第３の基準レベルとの間にあるときには上記第２の信
号を、上記第３の基準レベルと第４の基準レベルとの間
にあるときには上記第３の信号を、上記第４の基準レベ
ル以上のときには零のレベルの信号をそれぞれ選択して
出力する切換回路とから構成したから、フィールド間差
信号のレベルを横軸として出力信号を縦軸とする二次元
座標平面上で、第１の基準レベルと第４の基準レベルを
結ぶ横軸を底辺にもち、第２の基準レベルと第３の基準
レベルを結ぶ横軸を上辺にもつ台形の形状に沿って出力
レベルを制御し、これにより画像の動きに適応してフィ
ールド間差信号を非線形処理することができ、フィール
ド間差信号に含まれる画像の動きを示す信号成分と垂直
輪郭を示す輪郭成分の両方に配慮した適切な垂直輪郭補
償が可能である等の優れた効果を奏する。
フィールド間差信号のレベルに比例するレベルをもつ第
１の信号を作成する第１の回路と、上記フィールド間差
信号のレベルにかかわらず一定レベル第２の信号を作成
する第２の回路と、上記フィールド間差信号のレベルの
増大にともなってレベルが減少する第３の信号を作成す
る第３の回路と、上記フィールド間差信号のレベルを、
異なる第１、第２、第３及び第４の基準レベルと比較し
て、比較結果を表わす信号を出力する比較回路と、上記
比較回路の出力信号に応じて、上記フィールド間差信号
のレベルが第１の基準レベル以下のときには零レベルの
信号を、第１の基準レベルと第２の基準レベルとの間に
あるときには上記第１の信号を、上記第２の基準レベル
と第３の基準レベルとの間にあるときには上記第２の信
号を、上記第３の基準レベルと第４の基準レベルとの間
にあるときには上記第３の信号を、上記第４の基準レベ
ル以上のときには零のレベルの信号をそれぞれ選択して
出力する切換回路とから構成したから、フィールド間差
信号のレベルを横軸として出力信号を縦軸とする二次元
座標平面上で、第１の基準レベルと第４の基準レベルを
結ぶ横軸を底辺にもち、第２の基準レベルと第３の基準
レベルを結ぶ横軸を上辺にもつ台形の形状に沿って出力
レベルを制御し、これにより画像の動きに適応してフィ
ールド間差信号を非線形処理することができ、フィール
ド間差信号に含まれる画像の動きを示す信号成分と垂直
輪郭を示す輪郭成分の両方に配慮した適切な垂直輪郭補
償が可能である等の優れた効果を奏する。
第１図は、本発明の補間信号の垂直輪郭補償回路と一実
施例を示すブロック図、第２図は、現映像信号と262H遅
延信号と263H遅延信号との関係を示す図、第３図は、現
映像信号と1H遅延信号と263H遅延信号との関係を示す
図、第４図は、補間フィルタ回路の概略構成を示すブロ
ック図、第５図は、比較処理回路の構成を示す回路図、
第６図は、第５図に示した比較処理回路のの比較動作を
まとめて示す図、第７図は、デコード回路の構成を示す
回路図、第８図は、第７図に示したデコード回路のデコ
ード動作と混合出力をまとめて示す図、第９図は、混合
回路の構成を示すブロック図、第10図は、係数切換回路
の構成を示す回路図、第11図（ａ），（ｂ）は、混合回
路の動作をまとめて示す図、第12図は、非線形処理回路
の一例を示す回路図、第13図は、フィールド間差信号と
非線形処理回路の出力信号との関係を示すグラフであ
る。 １……262H遅延回路 2,10……1H遅延回路 3,8,11,18……加算回路 4,12……1/2係数器 5,15……減算回路 7,17……非線形処理回路 18……補間フィルタ回路 31……比較処理及びデコード回路 82……混合回路
施例を示すブロック図、第２図は、現映像信号と262H遅
延信号と263H遅延信号との関係を示す図、第３図は、現
映像信号と1H遅延信号と263H遅延信号との関係を示す
図、第４図は、補間フィルタ回路の概略構成を示すブロ
ック図、第５図は、比較処理回路の構成を示す回路図、
第６図は、第５図に示した比較処理回路のの比較動作を
まとめて示す図、第７図は、デコード回路の構成を示す
回路図、第８図は、第７図に示したデコード回路のデコ
ード動作と混合出力をまとめて示す図、第９図は、混合
回路の構成を示すブロック図、第10図は、係数切換回路
の構成を示す回路図、第11図（ａ），（ｂ）は、混合回
路の動作をまとめて示す図、第12図は、非線形処理回路
の一例を示す回路図、第13図は、フィールド間差信号と
非線形処理回路の出力信号との関係を示すグラフであ
る。 １……262H遅延回路 2,10……1H遅延回路 3,8,11,18……加算回路 4,12……1/2係数器 5,15……減算回路 7,17……非線形処理回路 18……補間フィルタ回路 31……比較処理及びデコード回路 82……混合回路
フロントページの続き (56)参考文献 特開 昭62−135081（ＪＰ，Ａ) 特開 平１−138853（ＪＰ，Ａ) 特開 昭63−132584（ＪＰ，Ａ) 特開 昭63−30076（ＪＰ，Ａ) 特開 昭60−65697（ＪＰ，Ａ) 特開 昭62−245887（ＪＰ，Ａ) 特公 平８−32024（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217 H04N 7/01
Claims (3)
- 【請求項１】現映像信号を１ライン期間遅延させて1H遅
延信号を出力する第１の遅延回路と、現映像信号を263
ライン期間遅延させて263H遅延信号を出力する第２の遅
延回路と、前記現映像信号と前記1H遅延信号及び前記26
3H遅延信号を各信号の相対レベル差に応じて適応的に加
算混合し、適応形補間信号を作成して出力する補間フィ
ルタ回路と、前記現映像信号及び前記1H遅延信号を相加
平均して得られる信号と前記263H遅延信号とを差分演算
し、フィールド間差信号を作成するフィールド間差信号
作成回路と、前記フィールド間差信号に対し予め設定さ
れた中レベル差信号領域の外側では零で内側では上に凸
の関数からなる非線形の利得を乗じて垂直輪郭補償信号
を作成する非線形処理回路と、前記適応形補間信号に前
記垂直輪郭補償信号を加算し、垂直輪郭補償された補間
信号を出力する加算回路とを備えた補間信号の垂直輪郭
補償回路。 - 【請求項２】上記補間フィルタ回路が、現映像信号と26
3H遅延信号とのレベル差の程度及び263H遅延信号と1H遅
延信号とのレベル差の程度をそれぞれ検出する比較処理
回路と、比較処理回路の出力信号を混合制御信号に変換
するデコード回路ならびに上記デコード回路から与えら
れる混合制御信号によって制御され、現映像信号と263H
遅延信号と1H遅延信号とを上記のレベル差に応じた所定
の割合で混合することにより適応形補間信号を作成して
出力する混合回路とから構成されている請求項１記載の
補間信号の垂直輪郭補償回路。 - 【請求項３】前記非線形処理回路が、上記フィールド間
差信号のレベルに比例するレベルをもつ第１の信号を作
成する第１の回路と、上記フィールド間差信号のレベル
にかかわらず一定レベルの第２の信号を作成する第２の
回路と、上記フィールド間差信号のレベルの増大にとも
なってレベルが減少する第３の信号を作成する第３の回
路と、上記フィールド間差信号のレベルを、異なる第
１、第２、第３及び第４の基準レベルと比較して、比較
結果を表わす信号を出力する比較回路と、上記比較回路
の出力信号に応じて、上記フィールド間差信号のレベル
が第１の基準レベル以下のときには零レベルの信号を、
第１の基準レベルと第２の基準レベルとの間にあるとき
には上記第１の信号を、上記第２の基準レベルと第３の
基準レベルとの間にあるときには上記第２の信号を、上
記第３の基準レベルと第４の基準レベルとの間にあると
きには上記第３の信号を、上記第４の基準レベル以上の
ときには零のレベルの信号をそれぞれ選択して出力する
切換回路とから構成される請求項１記載の補間信号の垂
直輪郭補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139265A JP3009156B2 (ja) | 1989-06-02 | 1989-06-02 | 補間信号の垂直輪郭補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139265A JP3009156B2 (ja) | 1989-06-02 | 1989-06-02 | 補間信号の垂直輪郭補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036177A JPH036177A (ja) | 1991-01-11 |
| JP3009156B2 true JP3009156B2 (ja) | 2000-02-14 |
Family
ID=15241259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139265A Expired - Lifetime JP3009156B2 (ja) | 1989-06-02 | 1989-06-02 | 補間信号の垂直輪郭補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3009156B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110036145B (zh) | 2016-10-05 | 2020-11-27 | 三光株式会社 | 聚氨酯弹性纤维及聚氨酯弹性纤维的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754966B2 (ja) * | 1985-12-09 | 1995-06-07 | 株式会社日立製作所 | 輪郭補正回路 |
| JPS6330076A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | テレビジヨン受像機の信号処理回路 |
| JPS63132584A (ja) * | 1986-11-25 | 1988-06-04 | Toshiba Corp | 走査線変換装置 |
| JP2594987B2 (ja) * | 1987-11-26 | 1997-03-26 | 日本放送協会 | インターラインフリッカー除去回路 |
-
1989
- 1989-06-02 JP JP1139265A patent/JP3009156B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036177A (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488421A (en) | Interlaced-to-progressive scanning converter with a double-smoother and a method therefor | |
| JP2634632B2 (ja) | 動き検出回路 | |
| JP3295222B2 (ja) | 動き適応映像処理システム | |
| US5444493A (en) | Method and apparatus for providing intra-field interpolation of video signals with adaptive weighting based on gradients of temporally adjacent fields | |
| JP2001204045A (ja) | 動き検出装置 | |
| JPH06217263A (ja) | 動き補正方式の内挿信号生成装置 | |
| JP3009156B2 (ja) | 補間信号の垂直輪郭補償回路 | |
| JP2627664B2 (ja) | 順次走査変換装置 | |
| JP2955984B2 (ja) | 補間装置 | |
| JP2627663B2 (ja) | 順次走査変換装置 | |
| JP2601344B2 (ja) | 雑音低減兼垂直輪郭補償回路 | |
| JP2580891B2 (ja) | 走査線補間回路 | |
| JPH04326276A (ja) | 動き検出回路および動き適応型走査線補間回路 | |
| JP2554116B2 (ja) | テレビジョン受像機 | |
| JP2004180242A (ja) | 順次走査変換装置、順次走査変換方法、及び、順次走査変換プログラム | |
| JP3314963B2 (ja) | 画像信号の走査変換装置 | |
| JP2938090B2 (ja) | 動き適応処理装置 | |
| JP2775688B2 (ja) | 画像信号処理装置 | |
| JP2554132B2 (ja) | テレビジョン映像信号の画質改善回路 | |
| JPH02288551A (ja) | 垂直輪郭補償回路 | |
| JPH09130645A (ja) | インターレース映像信号の動き検出回路 | |
| JP2623328B2 (ja) | 雑音低減回路 | |
| JPH06339124A (ja) | 動き検出装置 | |
| KR970006305B1 (ko) | 디지탈 tv의 2배 주사를 위한 적응형 보간 필터회로 | |
| JPH0310585A (ja) | 順次走査変換装置 |