JPH0310585A - 順次走査変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、順次走査変換のために必要な補間信号、と
くに雑音低減（ノイズ・リデュース）と垂直輪郭補償（
強調）が施され、しかも適応形の補間信号を出力する順
次走査変換装置に関する。

従来の技術 テレビジョン受像機の高画質化の要求に応えてＩＤＴＶ
、ＥＤＴＶ等の方式が開発または実現されている。これ
らの方式では現映像信号と補間信号とを倍の走査速度で
交互に走査する順次走査（ノンインターレース走査）が
行なわれ、そのために補間信号の作成が必要となる。こ
の補間信号はライン間補間またはフィールド間補間によ
り作成されるが１画像の動きの有無やその程度に応じて
ライン間補間、フィールド間補間を適宜切換え、ないし
はライン間、フィールド間の映像信号の混合比を変える
ことが好ましいとされている。

また補間信号の作成には、ちらつき（ラインフリッカ）
をできるだけ発生しないように工夫することが望まれる
。

一方２画像の鮮鋭度を向上させるためには水平輪郭強調
のみならず垂直輪郭強調も必要である。

補間信号は一種の平均値信号であるから２輪郭をぼかす
方向に働くので、垂直輪郭補償は不可欠の技術である。

垂直輪郭強調は、一般に、フィールド間差信号またはフ
レーム間差信号を元信号に加算することにより行なわれ
るが１画像の動きの程度を考慮することが必要とされる
。上記の差信号のレベルは動きが小さいまたは殆ど無い
ときには垂直方向の輪郭に関係しているが、動きが大き
くなると動きによる差成分が多く含まれるようになるか
らである。

一方、映像信号の再生処理においては映像信号の雑音低
減処理もまた不可欠の事項である。雑音低減回路の基本
的な考え方は、隣接する水平走査ラインにそう映像信号
が垂直方向に相関が強いことを利用し、ライン間差信号
をとることにより雑音成分を抽出し１　この雑音成分を
含む差信号を原映像信号から差引くということにある。

雑音低減処理は一種の平均化処理であるから１画像の濃
淡が垂直方向に平均化され、明確な境界がぼやかされる
可能性がある。そこで垂直方向の輪郭を強調する垂直輪
郭補償回路が必要となる。

発明が解決しようとする課題 以上のようにして、映像信号処理に不可欠な雑音低減回
路、ちらつきの発生を防止できる補間信号を作成できる
回路、およびこれらの回路と相補う関係にある垂直輪郭
補償回路が必要となるが。

これらの回路を別個に設けたのでは回路構成が複雑にな
る。

この発明は、入力映像信号の雑音低減を達成し、この雑
音低減映像信号から、ちらつきの発生を防止できる補間
信号を作成し、この補間信号に対して適切な垂直輪郭補
償を行なうことができ。

しかも回路構成をできるだけ簡素化することのできる順
次走査変換装置を提供することを目的とする。

課題を解決するための手段 この発明による順次走査変換装置は、雑音低減された入
力映像信号を２６２Ｈ遅延させる２６２Ｈ遅延回路、雑
音低減された入力映像信号を２６３Ｈ遅延させる２６３
Ｈ遅延回路、上記２６３Ｈ遅延回路の出力信号と上記２
６２Ｈ遅延回路の出力信号との切換えを行ない、一方の
フィールド走査のときには上記２６３Ｈ遅延回路の出力
信号を選択し、他方のフィールド走査のときには上記２
６２Ｈ遅延回路の出力信号を選択して出力する切換回路
、入力映像信号と上記切換回路の出力信号との差を演算
して第１のフィールド間差信号を出力する第１の減算回
路、上記第１の減算回路から出力される第１のフィール
ド間差出力信号に対して雑音低減のための所定の非線形
処理を施す第１の非線形処理回路、入力映像信号から上
記第１の非線形処理回路の出力信号を減算し、雑音低減
映像信号として出力する第２の減算回路、上記第２の減
算回路から出力される雑音低減映像信号を１Ｈ遅延させ
る１Ｈ遅延回路、上記第２の減算回路から出力される雑
音低減映像信号と、上記１Ｈ遅延回路によって１Ｈ遅延
された信号とを入力し、これらの入力信号の平均信号を
出力する第１の平均化回路、上記２６３Ｈ遅延回路の出
力信号と上記第１の平均化回路の出力信号との差を演算
して第２のフィールド間差信号を出力する第３の減算回
路、上記第２の減算回路から出力される雑音低減現映像
信号と、上記２６３Ｈ遅延回路から出力される　２６３
Ｈ遅延信号と、上記１Ｈ遅延回路から出力される１Ｈ遅
延信号とを入力とし、これら３つの入力信号のレベルの
比較結果に応じてこれら３つの入力信号を混合すること
により適応形補間信号を作成して出力する補間フィルタ
回路、上記第３の減算回路から出力される第２のフィー
ルド間差信号に対して、このフィールド間差信号のレベ
ルに応じて垂直輪郭補償のための所定の非線形処理を施
す第２の非線形処理回路、ならびに上記適応形補間信号
に上記第２の非線形処理回路の出力信号を加算して、雑
音低減と垂直輪郭補償が施された補間信号を出力する第
１の加算回路を備えていることを特徴とする。

上記補間フィルタ回路は、上記雑音低減現映像信号と雑
音低減２６３Ｈ遅延信号とのレベル差の程度および雑音
低減２６３Ｈ遅延信号と雑音低減１Ｈ遅延信号とのレベ
ル差の程度をそれぞれ検出する比較処理回路、比較処理
回路の出力信号を混合制御信号に変換するデコード回路
、ならびに上記デコード回路から与えられる混合制御信
号によって制御され、雑音低減現映像信号と雑音低ｉ１
５２６３Ｈ遅延信号と雑音低減１Ｈ遅延信号とを上記の
レベル差に応じた所定の割合で混合することにより適応
形補間信号を出力する混合回路から構成される。

作　　用 上記第１の減算回路から出力される第１のフィールド間
差信号は上記第１の非線形処理回路に与えられ、第１の
フィールド間差信号のレベルに応じた雑音低減のための
非線形処理が加えられ、その後筒２の減算回路において
入力映像信号から減算されることにより雑音低減処理が
施された映像信号となる。

このようにして雑音低減された現映像信号と。

これと同一フィールドの雑音低減１Ｈ遅延信号と、前フ
ィールドの雑音低減２６３Ｈ遅延信号とを入力とし、こ
れらの信号のレベル差に応じて、これらの信号の混合比
を変えることにより雑音低減された適応形補間信号が作
成される。この適応形補間信号に垂直輪郭強調処理が施
される。すなわち、雑音低減された現映像信号と雑音低
減１Ｈ遅延信号との平均値を表わす信号（第３の平均値
信号）が作成され、この第３の平均値信号と上記の雑音
低減２６３Ｈ遅延信号との差をとることにより第２のフ
ィールド間差信号が得られる。この第２のフィールド間
差信号は上記第２の非線形処理回路に与えられ、第２の
フィールド間差信号ルベルに応じた垂直輪郭強調のため
の非線形処理が加えられる。この第２の非線形処理回路
の出力信号が上記適応形補間信号に加算されることによ
り。

最終的に垂直輪郭補償された適応形補間信号が得られる
。

実施例 第１図は雑音低減回路（２ライン・フィールド相関を利
用したノイズ・リデューサ）と垂直輪郭補償回路とを含
む順次走査変換装置を示している。この順次走査変換装
置は現映像信号とそれから作成された補間信号との両方
に垂直輪郭補償を施すものであり１回路の一部を共用で
きるという特徴をもっている。

まず雑音低減回路について説明する。

入力映像信号（Ｙ／Ｃ分離後の輝度信号Ｙ）は第１の減
算回路１および第２の減算回路２に与えられる。

第２の減算回路２の出方信号は後述するように雑音低減
された映像信号として補間フィルタ回路および垂直輪郭
強調回路に与えられるとともに。

１フイ一ルド期間遅延させるために２６２Ｈ遅延回路（
フィールド・メモリ）４に与えられる（Ｈは１水平走査
期間）。２６２Ｈ遅延回路４で２６２Ｈ遅延された信号
は加算回路８．切換回路６のＴＢ端子および１Ｈ遅延回
路（ライン・メモリ）５に与えられる。１Ｈ遅延回路５
に与えられた信号はさらに１Ｈ遅延して出力され（２６
３Ｈ遅延）、切換回路６のＴＡ端子および加算回路８に
それぞれ与えられる。２６２Ｈ遅延回路と１Ｈ遅延回路
とにより　２６３Ｈ遅延回路が構成されている。

加算回路８の次段には１／２係数器９が接続されている
。加算回路８と　１／２係数器９によって第２の平均化
回路が構成され、これにより　２６２Ｈ遅延された映像
信号と２６３Ｈ遅延された映像信号との相加平均値を表
わす信号が後述する第４の減算回路１４に与えられるこ
とになる。この相加平均信号は第２図に示すように現映
像信号と丁度対応する走査線上にある。

切換回路６は切換制御信号にもとづいて走査画面の１フ
イールドごとにＴＡ端子とＴＢ端子を切換えるもので、
切換に応じて選択された信号（２６３Ｈまたは２６２Ｈ
遅延された映像信号）が。

フィードバックされて第１の減算回路１に与えられる。

減算回路１において、入力映像信号から切換回路６の出
力映像信号が減算され、第１のフィールド間差信号Ｘが
出力される。このフィールド間差信号Ｘは第１の非線形
処理回路３に与えられる。

第１の非線形処理回路３は入力したフィールド間差信号
Ｘの大きさに応じて画像の垂直方向の動きの程度を検出
し１　この検出した動きの程度に応じてフィールド間差
信号に含まれる雑音（ノイズ）成分Ｙを出力する。第１
の非線形処理回路３の具体的構成は後に詳述するが、こ
の回路３は第１４図、第１７図または第２０図に示すよ
うな特性をもっている。

第１の非線形処理回路３から出力される雑音成分信号Ｙ
は第２の減算回路２に与えられ、入力映像信号から雑音
成分が減算されるので１雑音成分が低減された映像信号
が得られる。

次に現映像信号の垂直輪郭補償回路について説明する。

垂直輪郭補償のための第３のフィールド間差信号は第４
の減算回路１４によって作成される。この減算回路１４
には、第２の減算回路２から出力される雑音低減された
映像信号と、第２の平均化回路から出力される　２６２
Ｈ遅延信号と２６３Ｈ遅延信号との相加平均信号とが入
力しており、雑音低減映像信号から相加平均信号が減算
されることにより第３のフィールド間差信号が作成され
る。

この第４の減算回路１４から出力される第３のフィール
ド間差信号は第２の低域通過フィルタ１５を経て第３の
非線形処理回路１Ｂに入力する（このフィールド間差信
号をＸ。で表わす）。第２のフィールド間差信号Ｘ。は
画像の垂直方向の高周波成分（具体的には１５．７Ｋ　
Ｈｚの信号とその高周波）を含んでいる。低域通過フィ
ルタ１５は０．５ＭＨｚまたはＩＭＨｚ程度以下の信号
を通過させるもので、これにより第３のフィールド間差
信号から水平方向の高周波成分（これは一般に高周波ノ
イズである）が除去される。このようにして垂直方向の
信号成分のみが第３の非線形処理回路１６に入力する。

非線形処理回路１６の具体的構成の一例についても後述
するが、たとえば第２２図に示すような特性をもってお
り、入力信号のレベルによって垂直方向の動きの程度を
検出し、この検出した動きの程度に応じて強調すべき垂
直輪郭補償信号成分を出力する。

第３の非線形処理回路１６の出力信号Ｚは次に第２の加
算回路１７に与えられる。この加算回路１７には上述し
た雑音低減された第２の減算回路２の出力映像信号も与
えられており、この映像信号に垂直輪郭補償信号成分が
加算されることにより垂直輪郭補償された映像信号（補
間信号に対してこれを現映像信号という）が加算回路１
７から出力されることになる。雑音低減処理によって垂
直方向に生じた波形のなまりが垂直輪郭強調によって補
償される訳である。

続いて順次走査変換のための適応形補間信号の作成回路
およびその垂直輪郭補償回路について述べる。

第２の減算回路２によって雑音低減された映像信号は１
Ｈ遅延回路２１および加算回路２２にそれぞれ与えられ
る。１Ｈ遅延回路２１の出力信号は加算回路２２に与え
られる。したがって、加算回路２２において雑音低減映
像信号とその１Ｈ遅延信号とが加算され、さらに１／２
係数器２３で１／２倍されることによりライン補間信号
が生成される。加算回路２２および１／２係数器２３は
第１の平均化回路を構成している。

１／２係数器２３から出力されるライン補間信号は第３
の減算回路２４に与えられる。この減算回路２４には１
Ｈ遅延回路５から出力される　２６３Ｈ遅延信号（前フ
イールド信号）が入力しており。

２６３Ｈ遅延信号からライン補間信号が減算されること
により補間信号の第２のフィールド間差信号が得られる
。ライン補間信号は現映像信号と１Ｈ遅延信号との相加
平均であるから、第３図に示すように、　　２６３Ｈ遅
延信号と丁度対応する走査線上にあることになる。

補間フィルタ回路２８には第２の減算回路２から出力さ
れる雑音低減された現映像信号（これを符号Ａで表わす
）と、　　１１（遅延回路２１から出力される１Ｈ遅延
信号（これを符号Ｃで表わす）と。

１Ｈ遅延回路５から出力される　２６３Ｈ遅延信号（こ
れを符号Ｂで表わす）が入力している。補間フィルタ回
路２８は、後に詳述するように、信号ＡとＢとのレベル
差および信号ＢとＣとのレベル差を検出し、この検出結
果に応じて、信号ＡとＢとＣとを所定の比率で混合する
ことにより適応形補間信号を作成して出力する。この適
応形補間信号は第１の加算回路２７に与えられる。

減算回路２４から出力される補間信号の第２のフィール
ド間差信号は、第１の低域通過フィルタ２５を経て第２
の非線形処理回路２６に与えられる。

これらのフィルタ２５．処理回路２Ｂは上述したフィル
タ１５．処理回路１６と同じ構成である。この非線形処
理回路２６から出力される補間信号の垂直輪郭補償成分
信号は加算回路２７に入力し、補間フィルタ回路２８か
ら与えられている適応形補間信号に加算される。このよ
うにして、加算回路２７からは雑音低減されかつ垂直輪
郭補償された適応形補間信号が出力される。

第４図から第１１図を参照して補間フィルタ回路２８の
具体的構成について説明する。

第４図は補間フィルタ回路２８の概略構成を示している
。補間フィルタ回路２８は比較処理およびデコード回路
３１と混合回路３２とを含んでいる。現映像信号Ａ、　
　２６３Ｉ（遅延信号Ｂおよび１Ｈ遅遅延信号炉これら
両方の回路３１．３２にそれぞれ与えられる。比較処理
およびデコード回路３１は、これらの入力信号Ａ、Ｂ、
Ｃの比較処理に基づいて後に詳述する混合回路３２内の
切換スイッチを制御する制御信号８１〜Ｓ４を作成して
混合回路３２に与える。

比較処理およびデコード回路３１は比較処理回路とデコ
ード回路とから構成されている。比較処理回路の詳細が
第５図に、デコード回路の詳細が第７図にそれぞれ示さ
れている。

第５図において比較処理回路は２つの減算回路３３、３
４を含んでいる。一方の減算回路３３は入力する２６３
Ｈ遅延信号Ｂから現映像信号Ａを減算し。

その結果を絶対値回路３５に与える。したがって絶対値
回路３５からはｌ　Ｂ−Ａ　Ｉで表わされるレベルの信
号が出力される。他方の減算回路３４では２６３Ｈ遅延
信号Ｂから１Ｈ遅遅延信号炉減算され、その結果が絶対
値回路３Ｂに与えられて絶対値化されるので、この回路
３６からはｌ　Ｂ−ＣＩのレベルを表わす信号が出力さ
れる。

比較処理回路はさらに７個の比較器３７Ｌ。

３７Ｍ、３７Ｓ、３８Ｌ、３８Ｍ、３８Ｓおよび３９を
含んでいる。比較器３７Ｌ、　３７Ｍおよび３７Ｓの正
入力端子にはそれぞれ基準レベルＲ，ＲＭ、Ｒ８が与え
られている。ＲＬ＞ＲＭ〉Ｒ８の関係にある。これらの
比較器３７Ｌ、　３７Ｍおよび３７Ｓの負入力端子には
絶対値回路３５の出力信号Ｉ　Ｂ−Ａ　Ｉが与えられて
いる。したがって、絶対値回路３５の出力Ｂ−ＡＩが基
準レベルＲｓよりも小さければすべての比較器３７Ｓ、
　３７Ｍ、　３７Ｌの出力ＤＡｓ’ＤＡＭ”ＡＬはＨレ
ベルになる。この状態を「同等」という。信号Ｉ　Ｂ−
Ａ　Ｉのレベルが基準レベルＲとＲとの間にあるときに
は、出力ＤＡｓの３Ｍ みがＬレベルになり１他の出力ＤＡＭ、ＤＡＬはＨレベ
ルを保つ。この状態を「若手」という。信号ｊ　Ｂ−Ａ
　Ｉのレベルが基準レベルＲＭとＲＬとの間にあるとき
には、出力ＤＡｓとＤＡＭがＬレベルになり、出力ＤＡ
ＬはＨレベルを保つ。この状態を「着生」という。信号
Ｉ　Ｂ−Ａ　Ｉのレベルが基準レベルＲｔ、を超えてい
るときには、すべての比較器３７Ｌ、　３７Ｍ、　３７
Ｓの出力ＤＡＬ　”ＡＭ　”ＡＳはＬレベルになる。こ
の状態を「差入」という。以上の比較動作が第６図に表
にまとめて示されている。この表において出力信号のＨ
レベルは０によって、Ｌレベルは１によってそれぞれ表
現されている。

同じように比較器３８Ｌ、　ＨｔＭ、　３８Ｓの正入力
端子にはそれぞれ基準レベルＲ、ＲＭ　、　ＲＳが与り えられている。これらの比較器３８Ｌ　　３８Ｍ８８Ｓ
の負入力端子には絶対値回路３６の出力信号Ｂ−ＣＩが
入力している。これらの比較器３８Ｌ、　３８Ｍ、　３
８Ｓｉ；を入力信号ＩＢ−ＣＩのＬ／ベベル基準レベル
Ｒ、Ｒ、Ｒｓとそれぞれ比較Ｈ し、比較結果を表わす出力信号り。Ｌ　”ＣＭ　”Ｃ３
を出力する。この出力信号り。Ｌ　”ＣＭ　”Ｃ３もま
た第６図にまとめて示されている。

比較器３９は差の絶対値信号Ｉ　Ｂ−Ａ　１とＢ−ＣＩ
の大きさを比較するもので。

ＩＢ−ＡＩ＜ＩＢ−ＣＩのときにＨレベル（符号０で表
現）の信号Ｔ１を、これとは逆のときにＬレベル（符号
１で表現）の信号Ｔ１をそれぞれ出力する。

ＡＮＤ回路４０は比較器３７Ｓの出力ＤＡ８と比較器３
８Ｓの出力ＤｃｓとがともにＨレベルのとき、すなわち
、信号Ｉ　Ｂ−Ａ　Ｉとｌ　Ｂ−ＣＩがともに小さいと
き（信号ＡとＢとＣとの間に殆ど差がないとき）にＨレ
ベル（符号０で表現）の信号Ｔ２を出力する。

比較処理回路（第５図）の上述した比較結果を表わす出
力信号ＤＡＬ、ＤＡＭ、ＤＡ８．Ｔ１．Ｔ２゜ＤＣＬ　
”ＣＭ　”Ｃ３は第７図に示すデコード回路にその入力
信号として与えられる。このデコード回路は上記入力信
号に基づいて、混合回路３２における切換スイッチの切
換制御信号５１（１ビツト）、Ｓ２（ＭＳＢとＬＳＨの
２ビツトからなる）、５３（１ビツト）、およびＳ４（
ＭＳＢとＬＳＢの２ビツトからなる）を作成するもので
あり、第７図に示すように、ＥＸ−ＯＲ回路４１ａ。

４１ｂ、　４１ｃ、　ＯＲ回路４２ａ、　４２ｂ、　４
２ｃ、　４２ｄ。

４２ｅ、ＮＡＮＤ回路４３．ＮＯＴ回路４４ａ、　４４
ｂ。

ＡＮＤ回路４５ａ、　４５ｂおよび切換スイッチ４６の
組合せによって構成されている。切換スイッチ４ＧはＯ
Ｒ回路４２ｄの出力（０または１）によって、スイッチ
４６に隣接して０．１と示されているように、切換制御
されている。また有接点のものとして図示されているが
、スイッチ４Ｂは半導体素子等によって構成されるのは
いうまでもない。これらのことは後に述べる他の切換ス
イッチにもあてはまる。

このデコード回路の動作、すなわちその入力信号と出力
信号との関係が第８図に一覧表の形で示されている。第
８図にはまた。信号８１〜Ｓ４によって混合比が制御さ
れる混合回路３２の出力混合信号（補間フィルタ回路２
８の出力適応形補間信号）も示されている。ここで分数
の形で表現された混合信号は混合回路３２における入力
信号Ａ、Ｂ、Ｃの混合状態を表わしている。たとえば（
ＡＩＣ）／２は入力信号ＡとＣの相加平均を表わす。

第８図において、信号ＡとＢ、信号ＢとＣの差（ＩＢ−
ＡＩ、ＩＢ−ＣＩ）は上段にいくほど小さく、下段にい
くほど大きくなっている。たとえば最上段のＤ　　−０
かつＤ　ｃ　ｓ　””　０の欄は、差信号５ Ｂ−Ａ　ＩおよびＩ　Ｂ−ＣＩがきわめて小さい場合を
表わしく同等）、この場合には現映像信号Ａと１Ｈ遅遅
延信号色の相加平均信号（ＡＩＣ）／２が適応形補間信
号（ライン補間）として出力される。またＤ　　−０で
かつＤ　ｃｓ　””　ＩＳ の場合は信号ＡとＢとの間に殆ど差がなく（同等）かつ
信号ＢとＣとの間に少し差がある（若手）状態であり、
この場合には現映像信号Ａが補間信号として出力される
。またＤ　　”　１　、Ｄ　ａｓ−Ｓ Ｏの場合には１Ｈ遅遅延信号色補間信号として出力され
る。

信号ＡとＢとの差、信号ＢとＣとの差が大きくなると補
間信号の作成のために現フィールドの信号Ａ、Ｃに加え
て前フィールドの信号Ｂが用いられるようになる（フィ
ールド補間）。信号ＡとＢとＣとの混合比は、これらの
信号の差の大きさの程度によって決定される。極端な場
合、すなわち差がきわめて大きい場合（ＤＡＬ−１かっ
ＤＣＬ−１）には２Ｂ３Ｈ遅延信号Ｂが補間信号として
出力される。

信号ＡとＢとの差および信号ＢとＣとの差が大きくなる
と、単純なライン補間により補間信号を作成したとする
と、その画像にちらつきが生じゃすい。この補間フィル
タ回路、２８では上記のように２６３Ｈ遅延信号Ｂを補
間信号作成のために使用しているので、ちらつきの発生
を防止することができる。とくにこの補間フィルタ回路
は前フィールドの信号Ｂを混合しているから動きの無い
または少ない画像における補間信号作成に適している。

上述の混合処理を達成する混合回路３２の具体例が第９
図に示されている。

第９図における混合回路は入力信号ＡとＣとを混合する
（混合比がに〇の場合も含む）第１段の混合回路と、こ
の混合結果にさらに信号Ｂを混合する（混合比が１：０
の場合も含む）第２段の混合回路とから構成されている
。

第１段の混合回路は、入力信号ＡとＣとを制御信号Ｓ２
の制御の下に混合する（混合出力をα１とする）係数切
換回路５１と、入力信号ＡとＢとの相加平均α２−　（
Ａ＋Ｃ）／２をとる加算回路５２と、これらの回路５１
．５２の出力α　、α　のいず２ れか一方を制御信号Ｓ１に応じて選択する（選択出力を
αとする）切換スイッチ５３とから構成されている。

係数切換回路５１の具体的構成例が第１０図に示されて
おり、この係数切換回路５１の動作を含めた上記第１段
の混合回路の動作（制御信号Ｓ１．Ｓ２の状態に対する
信号Ａ、Ｃの混合比および出力信号α１，２．α）が第
１１図（ａ）に示されている。

係数切換回路５１の構成および動作は第１Ｏ図および第
１１図（ａ＞から明らかであるが、簡単に説明しておく
。この回路はＡ／４．３Ａ／４．Ｃ／４゜３Ｃ／４をそ
れぞれ作成する回路と、入力Ａ、　　Ｃを含めてこれら
の信号を切換える切換スイッチと、切換結果を加算する
加算回路とを含んでいる。

１／２係数器８１ａと１／４係数器８２ａと加算回路６
３ａによって３Ａ／４を表わす信号が作成される。切換
スイッチ８４ａによってＡまたは３Ａ／４のいずれかが
選択される。切換スイッチ６５ａによって、ｌ／４係数
器８２ａの出力であるＡ／４を表わす信号か０を表わす
信号のいずれかが選択される。これらの切換スイッチ８
４ａ、　６５ａは制御信号Ｓ２のＬＳＢによって制御さ
れる。切換スイッチ８４ａと８５ａの出力のいずれか一
方が切換スイッチＢａａによって選択される。この切換
スイッチ６６ａは制御信号Ｓ２のＭＳＢによって制御さ
れる。

１／２係数器ｅｔｂと　１／４係数器８２ｂと加算回路
６３ｂによって３Ｃ／４を表わす信号が作成される。切
換スイッチＢ４ｂによってＣまたは３ｃ／４のいずれか
が選択される。切換スイッチ８５ｂによって、ｌ／４係
数器８２ｂの出力であるＣ／４を表わす信号か０を表わ
す信号のいずれかが選択される。これらの切換スイッチ
８４ｂ、　８５ｂは制御信号Ｓ２のＮＯＴ回路８６ｂに
よって反転されたＬＳＢによって制御される。切換スイ
ッチ８４ｂと６５ｂの出力のいずれか一方が切換スイッ
チ６６ｂによって選択される。この切換スイッチ６８ｂ
は制御信号Ｓ２のＮＯＴ回路６８ａによって反転された
ＭＳＢによって制御される。

切換スイッチ６６ａと６６ｂの出力信号は加算回路６７
で加算されて出力信号α１となる。

第２段の混合回路は、第１段の混合回路の出力αと入力
信号Ｂとを制御信号Ｓ４の制御の下に混合する（混合出
力をβ１とする）係数切換回路５４と、信号αとＢとの
相加平均β２−（α十Ｂ）／２をとる加算回路５５と、
これらの回路の出力β　、β２のいずれかを制御信号Ｓ
３（；■ 応じて選択する切換スイッチ５６とから構成されている
。切換スイッチ５６の出力信号が適応形補間信号となる
。

係数切換回路５４の具体的構成例は第１０図に示すもの
と同じであり、入力Ａ、Ｃを入力α、Ｂに代え、制御信
号Ｓ２を８４に代え、出力α１をβ１に代えることによ
り、そのままあてはまる。

またこの係数切換回路５４の動作を含めた第２段混合回
路の動作が第１１図（ｂ）に示されている。

次に各非線形処理回路３，１６および２Ｂについて説明
する。

まず、第１の非線形処理回路３の第１の具体的構成例に
ついて説明する。第１２図は第１の非線形処理回路３の
一例を示す回路図である。また第１３図は第１の非線形
処理回路３に入力するフィールド間差信号（以下単に差
信号といい、符号Ｘで示す）Ｘのレベルと非線形処理回
路３の非線形係数にとの関係を示すグラフであり、第１
４図は入力差信号Ｘと非線形文理回路３の出力信号（以
下符号Ｙで示す）Ｙとの関係を示すグラフである。

第１２図に示す非線形処理回路は、第１４図から明らか
なように、入力Ｘが所定値Δまでは入力Ｘのレベルと出
力Ｙのレベルが比例関係にあるが、入力Ｘが所定値Δ以
上となると出力Ｙは一定値ΔＫに保たれる。入力差信号
Ｘには雑音成分に加えて画像の動きを表わす成分が含ま
れている。動きを表わす成分が増大すると入力差信号Ｘ
のレベルが増大するものと考えられる。一方、雑音成分
のレベルはほぼ一定と考えてよい。そこで、この非線形
処理回路では、入力Ｘのレベルが所定値Δを超えると雑
音成分を表わす出力Ｙのレベルを一定に保つようにして
いる。この非線形処理回路は、構成が簡単であるという
特徴をもつ。

第１２図を参照して非線形処理回路３に入力する差信号
Ｘは絶対値回路７１．符号判別回路７２および第１の係
数器群７３内の係数器７３ａに与えられる。

絶対値回路７１は入力差信号Ｘを絶対値化するもので、
その出力信号は後述する比較器７８の一方の入力端子に
与えられる。符号判別回路７２は入力差信号Ｘの正、負
の符号を判別するもので１その判別信号は後述する切換
回路７７に切換制御信号として与えられる。

第１の係数器群７３内には２つの係数器７３ａ。

７３ｂが含まれている。これらの係数器７３ａ、　７３
ｂはともに入力信号に係数Ｋを乗じて出力するものであ
る。一方の係数器７３ａは入力差信号Ｘに係数に倍し、
Ｙ、−ＫＸを表わす信号を次段の切換回路７９に与える
。

この実施例では雑音低減の程度を２段階に切換えること
が可能であり、そのためにΔ　、Δ２という２種類のし
きい値を発生するしきい値発生回路７４が設けられてい
る。これらのしきい値Δ１゜Δ２は切換回路７５の２つ
の入力端子にそれぞれ与えられる。切換回路７５には雑
音低減の程度を指定する外部からのしきい値選択信号が
与えられており、この選択信号に応じてしきい値Δ１ま
たはΔ２が選択される。切換回路７５から出力される選
択されたしきい値Δ（２種類のしきい値Δ１とΔ２を一
括してΔで表現する）を表わす信号は。

第２の係数器群７６内の２つの係数器７６ａ、　７６ｂ
および比較器７８の他方の入力端子に与えられる。第２
の係数器群７６内の一方の係数器７６ａは入力するしき
い値Δに１を乗じ、他方の係数器７８ｂは入力するしき
い値Δに−１を乗じて、それらを表わす信号を出力する
ものである。係数器７６ａ、　７６ｂの出力信号は切換
回路７７の２つの入力端子にそれぞれ与えられる。

切換回路７７は符号判別回路７２の判別信号にもとづい
てその切換が行なわれる。すなわち切換回路７７は、符
号判別回路７２によって判別された入力差信号Ｘが正な
らば係数器７８ａから入力するしきい値Δを、負ならば
係数器７６ｂから与えられるしきい値−Δを選択する。

切換回路７７によって選択されたしきい値Δまたは一Δ
は第１の係数器群７３内の係数器７３ｂに与えられ、に
倍されて、Ｙ２−ΔＫ（Δは負も含む）として切換回路
７９に与えられる。

一方、比較器７８では絶対値化された入力差信号Ｘと比
較器７８に与えられたしきい値ΔｌまたはΔ２とが比較
される。比較器７８はこれらの大小に応じて切換回路７
９に切換制御信号を与える。すなわち入力差信号Ｘが選
択されたしきい値以下ならば切換回路７９は信号Ｙ１−
ＫＸを出力し、入力差信号Ｘが選択されたしきい値より
も大きければ切換回路７９は信号Ｙ２−ΔＫを出力する
。また雑音低減回路をオン、オフする信号が切換回路７
９に与えられており、オン信号が与えられているときに
は切換回路７９は比較器７８の出力に応して上述の動作
を行なうが、オフ信号が与えられると、接地されている
Ｙ３端子に切換えられ、出力Ｙは０となる。

雑音低減のための第１の非線形処理回路３の他の具体的
構成例について説明する。第１５図は第１の非線形処理
回路３の第２の例を示す回路図である。また第１６図は
フィールド間差信号Ｘのレベルと非線形処理回路３の非
線形係数にとの関係を示すグラフであり、第１７図は入
力差信号Ｘと非線形処理回路３の出力信号Ｙとの関係を
示すグラフである。

第１５図に示す非線形処理回路は、第１７図から明らか
なように、入力Ｘが所定値Δまでは入力Ｘのレベルと出
力Ｙのレベルが比例関係にあるが、入力Ｘが所定値Δ以
上となると２Δまで出力Ｙは一定値ΔＫに保たれる。入
力Ｘが２Δを超えると出力Ｙは一定の勾配で直線的に減
少し、入力Ｘが３Δ以上では出力Ｙは零に保たれる。こ
のように、この非線形処理回路は、入力Ｘのレベルの増
大に応じてレベルが台形状に変化する出力Ｙを発生する
ように構成されている。

入力差信号Ｘには雑音成分に加えて画像の動きを表わす
成分が含まれている。動きを表わす成分が増大すると入
力差信号Ｘのレベルが増大するものと考えられる。第１
５図に示す非線形処理回路では１入力Ｘのレベルが所定
値Δを超えると雑音成分を表わす出力Ｙのレベルを一定
に保ち、２Δを超えると出力Ｙを減少させ、３Δを超え
ると出力Ｙを零にして雑音低減処理を行なわないように
している。したがって１　この非線形処理回路を用いる
と理想的な雑音低減処理が期待できる。

第１５図を参照して第１の非線形処理回路３に入力する
差信号Ｘは絶対値回路７１．符号判別回路７２および第
１の係数器群７３内の係数器７３ａに与えられる。絶対
値回路７１は入力差信号Ｘを絶対値化するもので、その
出力信号は後述する比較器群７８内の３個の比較器７８
ａ〜７８ｃの一方の入力端子に与えられる。符号判別回
路７２は入力差信号Ｘの正。

負の符号を判別するもので、その判別信号は後述する切
換回路７７に切換制御信号として与えられる。

第１の係数器群７３内には２つの係数器７３ａ。

７３ｂが含まれている。これらの係数器７３ａ、　７３
ｂはともに入力信号に係数Ｋを乗じて出力するものであ
る。一方の係数器７３ａは入力差信号Ｘに係数に倍し、
Ｙｌ−ＫＸを表わす信号を次段の切換回路７９に与える
とともに、減算器８０に与える。

この実施例でも雑音低減の程度を２段階に切換えること
が可能であり、そのためにΔ　、Δ２という２種類のし
きい値を発生するしきい値発生回路７４が設けられてい
る。これらのしきい値Δ１゜Δ２は切換回路７５の２つ
の入力端子にそれぞれ与えられる。切換回路７５には雑
音低減の程度を指定する外部からのしきい値選択信号が
与えられており、この選択信号に応じてしきい値Δｌま
たはΔ２が選択される。切換回路７５から出力される選
択されたしきい値Δ（２種類のしきい値Δ１とΔ２を一
括してΔで表現する）を表わす信号は。

第２の係数器群７６内の４つの係数器７８ａ　、　７６
ｂ　。

７６ｃ　　７６ｄおよび比較器７８ａの他方の入力端子
に与えられる。第２の係数器群７６内の係数器７６ａは
入力するしきい値Δに１を乗じ、係数器７６ｂは入力す
るしきい値Δに−１を乗じて、それらを表わす信号を出
力するものである。係数器７６ａ、　７８ｂの出力信号
は切換回路７７の２つの入力端子にそれぞれ与えられる
。

切換回路７７は符号判別回路７２の判別信号にもとづい
てその切換が行なわれる。すなわち切換回路７７は、符
号判別回路７２によって判別された入力差信号Ｘが正な
らば係数器７６ａから入力するしきい値Δを、負ならば
係数器７Ｂｂから与えられるしきい値−八を選択する。

切換回路７７によって選択されたしきい値Δまたは−Δ
は第１の係数器群７３内の係数器７３ｂに与えられ、に
倍されて、Ｙ２−ΔＫ（Δは負も含む）として切換回路
７９に与えられるとともに係数器７６ｅに与えられる。

係数器７６ｃ、　７６ｄは切換回路７５から与えられる
しきい値Δを表わす信号をそれぞれ２倍、３倍して１比
較器７１１ｂ、　７１１ｃの他方の入力端子にそれぞれ
与える。さらに係数器７８ｅは係数器７３ｂから出力さ
れるＹ２−ΔＫを表わす信号を３倍して３ΔＫを表わす
信号として減算器８０に与える。

減算器８０において、３Δに−ＫＸが演算され。

この演算結果を表わす信号Ｙ３が切換回路７９に入力す
る。

一方、比較器群７８内の比較器７８ａ〜７８ｃでは。

絶対値化された入力差信号Ｘとこれらの比較器７８ａ〜
７８ｃに与えられた基準値（しきい値Δ。

２Δ、３Δ）とがそれぞれ比較され、これらの比較結果
を表わす信号が切換回路７９に切換制御信号として入力
する。切換回路７９はこの切換制御信号に応答して、入
力差信号Ｘのレベルが。

しきい値Δ以下の場合には信号Ｙ、−ＫＸを出力し、Δ
くＸ≦２Δの場合には信号Ｙ２−ΔＫを出力し、２Δく
Ｘ≦３Δの場合には信号Ｙ３−３Δに−Ｙｌを出力し、
Ｘが３Δを超えているときには接地されているＹ４端子
の０レベルの信号を出力するよう切換える。また雑音低
減回路をオン、オフする信号が切換回路７９に与えられ
ておリ、オン信号が与えられているときには切換回路７
９は比較器群７８の出力に応じて上述の動作を行なうが
、オフ信号が与えられると、接地されているＹ４端子に
切換えられ、出力Ｙは０となる。

第１８図は第１の非線形処理回路３の第３の例を示す回
路図である。また第１９図は入力差信号Ｘのレベルとこ
の非線形処理回路の非線形係数にとの関係を示すグラフ
であり、第２０図は入力差信号Ｘと非線形処理回路の出
力信号Ｙとの関係を示すグラフである。

第１８図に示す非線形処理回路は、第２０図から明らか
なように、入力Ｘが所定値Δまでは入力Ｘのレベルと出
力Ｙのレベルが比例関係にあるが、入力Ｘが所定値Δ以
上となると出力Ｙは一定の勾配で直線的に減少し、入力
Ｘが２Δ以上では出力Ｙは零に保たれる。このように、
この非線形処理回路は、入力Ｘのレベルの増大に応じて
レベルが三角形状に変化する出力Ｙを発生するように構
成されている。この非線形処理回路によると、理想に近
い雑音低減処理が期待できるとともに第１５図に示す回
路よりも構成が簡素になっている。

第１８図において、第１５図に示すものと同一物には同
一符号を付し、異なる点についてのみ述べる。

係数器７３ｂの出力Ｙ２は切換回路７９には入力してい
ない。比較器群７８において比較器７８ｃは設けられて
いない。係数器７Ｂｆから出力される２Δを表わす信号
が減算器８０に与えられる。したがって減算器８０から
はＹ３−２Δに−ＫＸを表わす信号が出力される。

比較器群７８から入力する切換制御信号によって切換回
路７９は次のように動作する。すなわち、切換回路７９
は入力差信号ＸがΔまでは信号Ｙ１を選択して出力し、
ΔくＸ≦２Δのときは信号Ｙ３を出力し、Ｘが２Δを超
えると零レベルの信号Ｙ４を出力する。このようにして
、第１９図および第２０図に示す特性が得られる。

次に第２の非線形処理回路２６および第３の非線形回路
Ｉ６の具体的構成例について説明する。第２の非線形処
理回路２６および第３の非線形処理回路１６の回路構成
は同じものを使用することができる。これら第２の非線
形処理回路２６または第３の非線形処理回路１６の一例
を示す回路図が第２１図に示されている。第２２図はそ
れらの回路２６または１６に入力する差信号と出力信号
との関係を示すグラフである。以下、第２の非線形処理
回路２Ｂまたは第３の非線形処理回路１Ｂに入力する信
号を符号Ｘｏで、それらの回路２６または１６から出力
される信号を符号Ｚで示す。

第２１図に示す非線形処理回路は、第２２図から明らか
なように、入力Ｘ。が所定値りまでは入力Ｘｏの値に関
係なく出力Ｚは零に保たれる。入力Ｘ　が所定値りから
２Ｄまでの間では入力Ｘｏのレベルと出力Ｚのレベルが
比例関係にある。ざらに、入力Ｘ。が２Ｄ以上となると
３Ｄまで出力Ｚは一定値ＤＳに保たれる。入力Ｘ。が３
Ｄを超えると出力Ｚは一定の勾配で直線的に減少し、入
力Ｘｏが４Ｄ以上では出力Ｚは零に保たれる。このよう
に、この非線形処理回路は、入力Ｘ。のレベルの増大に
応じてレベルが台形状に変化する出力Ｚを発生するよう
に構成されている。

入力差信号Ｘ。には垂直輪郭を表わす成分に加えて、雑
音成分および画像の動きを表わす成分が含まれている。

入力差信号Ｘｏのレベルが低い部分では雑音成分が多い
と考えられる。また動きを表わす成分が増大すると入力
差信号Ｘ。のレベルが増大するものと考えられる。第２
１図に示す非線形処理回路では１入力Ｘｏのレベルが所
定値り以下の範囲ではノイズ成分が多いので出力信号Ｚ
を零に保ち、また入力Ｘｏのレベルが４Ｄ以上の範囲で
は動きが激しいので出力信号Ｚを零に保つことにより１
輪郭強調をしない。そして、入力Ｘ。

のレベルがＤ〜４Ｄの範囲で入力信号のレベルに応じて
輪郭強調をする理想的な輪郭補償のための非線形処理回
路となっている。

第２１図を参照して第２の非線形処理回路２６または第
３の非線形処理回路１Ｂに入力する差信号Ｘ。

は絶対値回路８１．符号判別回路８２および第１の係数
器群８３内の係数器８３ａに与えられる。絶対値回路８
１は入力差信号Ｘ。を絶対値化するもので１その出力信
号は後述する比較器群８８内の４個の比較器８８ａ〜８
８ｄの一方の入力端子に与えられる。符号判別回路８２
は入力差信号Ｘ。の正、負の符号を判別するもので、そ
の判別信号は後述する切換回路８７に切換制御信号とし
て与えられる。

第１の係数器群８３内には２つの係数器８３ａ。

８３ｂが含まれている。これらの係数器８３ａ、　８３
ｂはともに入力信号に係数Ｓを乗じて出力するものであ
る。一方の係数器８３ａは入力差信号Ｘ。に係数８倍し
、Ｚ−ＳＸｏを表わす信号を次段の切換回路８９に与え
るとともに、減算器９０．９１に与える。

この実施例では輪郭強調の程度を２段階に切換えること
が可能であり、そのためにり、Ｄ２と■ いう２種類のしきい値を発生するしきい値発生回路８４
が設けられている。これらのしきい値Ｄ１゜Ｄ２は切換
回路８５の２つの入力端子にそれぞれ与えられる。切換
回路８５には輪郭強調の程度を指定する外部からのしき
い値選択信号が与えられており、この選択信号に応じて
しきい値り、またはＤ２が選択される。切換回路８５か
ら出力される選択されたしきい値Ｄ（２種類のしきい値
Ｄ１とＤ２を一括してＤで表現する）を表わす信号は。

第２の係数器群８Ｂ内の５つの係数器ｇ６ａ、　８６ｂ
。

８８ｃ　、　８８ｄ　、　８８ｅおよび比較器８８ａの
他方の入力端子に与えられる。第２の係数器群８Ｂ内の
係数器８８ａは入力するしきい値りに１を乗じ、係数器
８６ｂは入力するしきい値りに−１を乗じて、それらを
表わす信号を出力するものである。係数器８６ａ、　８
６ｂの出力信号は切換回路８７の２つの入力端子にそれ
ぞれ与えられる。

切換回路８７は符号判別回路８２の判別信号にもとづい
てその切換が行なわれる。すなわち切換回路８７は、符
号判別回路８２によって判別された入力差信号Ｘ。が正
ならば係数器８６ａから入力するしきい値りを、負なら
ば係数器８６ｂから与えられるしきい値−りを選択する
。切換回路８７によって選択されたしきい値りまたは−
Ｄは第１の係数器群８３内の係数器＋１３ｂに与えられ
、８倍されて、２２−ＤＳ　（Ｄは負も含む）として切
換回路８９に与えられるとともに係数器８８ｆに与えら
れる。

係数器８８ｃ　、　８６ｄ　、　８６ｅは切換回路８５
から与えられるしきい値りを表わす信号をそれぞれ２倍
。

３倍１４倍して、比較器８８ｂ　、　８８ｃ　、　８８
ｄの他方の入力端子にそれぞれ与える。さらに係数器８
６ｆは係数器８３ｂから出力されるＺ２−ＤＳを表わす
信号を４倍、して４　Ｄ、Ｓを表わす信号として減算器
９１に与える。

減算器９１において、４ＤＳ−３Ｘｏが演算され、この
演算結果を表わす信号Ｚ３が切換回路８ｇに入力する。

さらに、減算器９０には係数器８３ｂから出力されるＺ
２−ＤＳを表わす信号が入力しており、この減算器９０
でＺ　　−３Ｘｏ−ＤＳが演算され１　この演算結果を
表わす信号Ｚ１が切換回路８９に入力する。

一方、比較器群８８内の比較器８８ａ〜８８ｄでは。

絶対値化された入力差信号Ｘ。とこれらの比較器８８ａ
〜８８ｄに与えられた基準値（しきい値り。

２Ｄ、３Ｄ、４Ｄ）とがそれぞれ比較され、これらの比
較結果を表わす信号が切換回路８９に切換制御信号とし
て入力する。切換回路８９はこの切換制御信号に応答し
て、入力差信号Ｘ。のレベルが。

しきい値り以下の場合には接地されているＺ４端子のＯ
レベルの信号を出力し、Ｄ＜Ｘ。≦２Ｄの場合にはＺ　
　−３Ｘｏ−ＤＳを出力し、２ＤくＸ　≦３Ｄの場合に
は信号Ｚ２−ＤＳを出力し。

３Ｄくｘ　≦４Ｄの場合ニハ信号Ｚ３−４ＤＳ−ＳＸ　
を出力し、Ｘｏが４Ｄを超えているときには接地されて
いるＺ４端子の０レベルの信号を出力するよう切換える
。また輪郭補償回路をオン。

オフする信号が切換回路８９に与えられており、オン信
号が与えられているときには比較回路４９は比較器群８
８の出力に応じて上述の動作を行なうが。

オフ信号が与えられると、接地されているＺ４端子に切
換えられ、出力２は０となる。

発明の効果 この発明によると、雑音低減された現映像信号と、これ
と同一フィールドの雑音低減１Ｈ遅延信号と、前フィー
ルドの雑音低減２６３Ｈ遅延信号とを用い、これらの信
号のレベル差に応じて、これら３種類の信号の混合比を
変えることにより雑音低減適応形補間信号が作成される
。とくに前フィールドの２６３Ｈ遅延信号が用いられて
いるから、上記の信号の差が大きいときに生じやすいち
らつきの発生を防止することができる。この発明による
適応形補間信号は動きのない静止画または動きの少ない
画像の高画質化に特に有効である。

さらにこの発明によると、上記の雑音低減適応形補間信
号に垂直輪郭強調処理が施される。すなわち、補間信号
のための第２のフィールド間差信号のレベルが検出され
、この検出されたレベルに応じてこのフィールド間差信
号に非線形処理が施される。非線形処理されたフィール
ド間差信号が上記適応形補間信号に加算されることによ
り、最終的に垂直輪郭補償された適応形補間信号が得ら
れる。このようにしてこの発明によると、順次走査のた
めの適切に垂直輪郭補償されたしかも雑音低減処理が施
された適応形補間信号を生成することができる。

さらに、雑音低減処理のために必要な２６３Ｈ（または
２６２Ｈ）遅延回路（フィールド・メモリ）と補間信号
作成のために必要な同遅延回路と、垂直輪郭補償のため
の同遅延回路とが共用されているので、その分回路構成
が簡素になる。また、雑音低減のための第１の非線形処
理回路と輪郭強調のための第２の非線形処理回路とがそ
れぞれ別個に設けられているので、それぞれのフィール
ド間差信号にそれぞれの目的に応じた非線形処理を施す
ことが可能となり１画像の動きに応じた常に適切な雑音
低減および輪郭強調を行なうことが可能となる。

【図面の簡単な説明】

第１図はこの発明のｍ順次走査変換装置の実施例を示す
ブロック図である。 第２図は現映像信号と２６２Ｈ遅延信号と　２６３Ｈ遅
延信号との関係を示す図、第３図は現映像信号と１Ｈ遅
延信号と２６３Ｈ遅延信号との関係を示す図である。 第４図は補間フィルタ回路の概略構成を示すブロック図
、第５図は比較処理回路の構成を示す回路図、第６図は
その比較動作をまとめて示す図。 第７図はデコード回路の構成を示す回路図、第８図はそ
のデコード動作と混合出力とをまとめて示す図、第９図
は混合回路の構成を示すブロック図２第１０図は係数切
換回路の構成を示す回路図。 第１１図（ａ）、（ｂ）は混合回路の動作をまとめて示
す図である。 第１２図は雑音低減のための第１の非線形処理回路の第
１の例を示す回路図、第１３図はフィールド間差信号の
レベルと非線形処理係数との関係を示すグラフ、第１４
図はフィールド間差信号と非線形処理回路の出力信号と
の関係を示すグラフである。 第１５図は雑音低減のための第１の非線形処理回路の第
２の例を示す回路図、第１６図はフィールド間差信号の
レベルと非線形処理係数との関係を示すグラフ、第１７
図はフィールド間差信号と非線形処理回路の出力信号と
の関係を示すグラフである。 第１８図は雑音低減のための第１の非線形処理回路の第
３の例を示す回路図、第１９図はフィールド間差信号の
レベルと非線形処理係数との関係を示すグラフ、第２０
図はフィールド間差信号と非線形処理回路の出力信号と
の関係を示すグラフである。 第２１図は垂直輪郭補償のための第２の非線形処理回路
または第３の非線形処理回路の一例を示す回路図、第２
２図はフィールド間差信号と非線形処理回路の出力信号
との関係を示すグラフである。 １・・・第１の減算回路。 ２・・・第２の減算回路。 ３・・・第１の非線形処理回路。 ４・・・２６２Ｈ遅延回路。 ５．２１・・・１Ｈ遅延回路。 ６・・・切換回路。 ８．２２・・・加算回路。 ９．２３・・・ｌ／２係数器。 １４・・・第４の減算回路。 １Ｂ・・・第３の非線形処理回路。 １７・・・第２の加算回路。 ２４・・・第３の減算回路。 ２６・・・第２の非線形処理回路。 ２７・・・第１の加算回路 ２８・・・補間フィルタ回路。 ３１・・・比較処理およびデコード回路。 ３２・・・混合回路。

Claims (8)

【特許請求の範囲】
1. （１）雑音低減された入力映像信号を２６２Ｈ遅延させ
   る２６２Ｈ遅延回路、 雑音低減された入力映像信号を２６３Ｈ遅延させる２６
   ３Ｈ遅延回路、 上記２６３Ｈ遅延回路の出力信号と上記２６２Ｈ遅延回
   路の出力信号との切換えを行ない、一方のフィールド走
   査のときには上記２６３Ｈ遅延回路の出力信号を選択し
   、他方のフィールド走査のときには上記２６２Ｈ遅延回
   路の出力信号を選択して出力する切換回路、入力映像信
   号と上記切換回路の出力信号との差を演算して第１のフ
   ィールド間差信号を出力する第１の減算回路、 上記第１の減算回路から出力される、第１のフィールド
   間差出力信号に対して雑音低減のため入力映像信号から
   上記第１の非線形処理回路の出力信号を減算し、雑音低
   減映像信号として出力する第２の減算回路、 上記第２の減算回路から出力される雑音低減映像信号を
   １Ｈ遅延させる１Ｈ遅延回路、 上記第２の減算回路から出力される雑音低減映像信号と
   、上記１Ｈ遅延回路によって１Ｈ遅延された信号とを入
   力し、これらの入力信号の平均信号を出力する第１の平
   均化回路、上記２６３Ｈ遅延回路の出力信号と上記第１
   の平均化回路の出力信号との差を演算して第２のフィー
   ルド間差信号を出力する第３の減算回路、上記第２の減
   算回路から出力される雑音低減現映像信号と、上記２６
   ３Ｈ遅延回路から出力される２６３Ｈ遅延信号と、上記
   １Ｈ遅延回路から出力される１Ｈ遅延信号とを入力とし
   、これら３つの入力信号のレベルの比較結果に応じてこ
   れら３つの入力信号を混合することにより適応形補間信
   号を作成して出力する補間フィルタ回路、 上記第３の減算回路から出力される第２のフィールド間
   差信号に対して、このフィールド間差信号のレベルに応
   じて垂直輪郭補償のための所定の非線形処理を施す第２
   の非線形処理回路、ならびに 上記適応形補間信号に上記第２の非線形処理回路の出力
   信号を加算して、雑音低減と垂直輪郭補償が施された補
   間信号を出力する第１の加算回路、 を備えた順次走査変換装置。
2. （２）上記２６３Ｈ遅延回路が上記２６２Ｈ遅延回路と
   これに縦続接続された第２の１Ｈ遅延回路とから構成さ
   れている、請求項（１）に記載の順次走査変換装置。
3. （３）上記補間フィルタ回路が、 現映像信号と２６３Ｈ遅延信号とのレベル差の程度およ
   び２６３Ｈ遅延信号と１Ｈ遅延信号とのレベル差の程度
   をそれぞれ検出する比較処理回路、比較処理回路の出力
   信号を混合制御信号に変換するデコード回路、ならびに 上記デコード回路から与えられる混合制御信号によって
   制御され、現映像信号と２６３Ｈ遅延信号と１Ｈ遅延信
   号とを上記のレベル差に応じた所定の割合で混合するこ
   とにより適応形補間信号を作成して出力する混合回路、 から構成されている請求項（１）に記載の順次走査変換
   装置。
4. （４）上記２６２Ｈ遅延回路の出力信号と上記２６３Ｈ
   遅延回路の出力信号とを入力し、これらの出力信号の平
   均信号を出力する第２の平均化回路、上記第２の減算回
   路から出力される雑音低減映像信号と上記第２の平均化
   回路の出力信号との差を演算して第３のフィールド間差
   信号を出力する第４の減算回路、 上記第４の減算回路から出力される第３のフィールド間
   差信号に対して垂直輪郭補償のための所定の非線形処理
   を施す第３の非線形処理回路、および 上記第２の減算回路から出力される雑音低減映像信号に
   上記第３の非線形処理回路の出力信号を加算して、雑音
   低減と垂直輪郭補償が施された現映像信号として出力す
   る第２の加算回路、 をさらに備えた請求項（１）に記載の順次走査変換装置
   。
5. （５）上記雑音低減のための第１の非線形処理回路が、 上記第１のフィールド間差信号のレベルに比例するレベ
   ルをもつ第１の信号を作成する第１の回路と、 上記第１のフィールド間差信号のレベルにかかわらず一
   定レベルの第２の信号を作成する第２の回路と、 上記第１のフィールド間差信号のレベルを所定の基準レ
   ベルと比較して、比較結果を表わす信号を出力する比較
   回路と、 上記比較回路の出力信号に応じて、上記第１のフィール
   ド間差信号のレベルが上記基準レベル以下のときには上
   記第１の信号を、上記基準レベル以上のときには上記第
   ２の信号をそれぞれ選択して出力する切換回路と、 から構成される請求項（１）に記載の順次走査変換装置
   。
6. （６）上記雑音低減のための第１の非線形処理回路が、 上記第１のフィールド間差信号のレベルに比例するレベ
   ルをもつ第１の信号を作成する第１の回路と、 上記第１のフィールド間差信号のレベルにかかわらず一
   定レベルの第２の信号を作成する第２の回路と、 上記第１のフィールド間差信号のレベルの増大にともな
   ってレベルが減少する第３の信号を作成する第３の回路
   と、 上記第１のフィールド間差信号のレベルを、異なる第１
   、第２および第３の基準レベルと比較して、比較結果を
   表わす信号を出力する比較回路と、 上記比較回路の出力信号に応じて、上記第１のフィール
   ド間差信号のレベルが第１の基準レベル以下のときには
   上記第１の信号を、第１の基準レベルと第２の基準レベ
   ルとの間にあるときには上記第２の信号を、上記第２の
   基準レベルと第３の基準レベルとの間にあるときには上
   記第３の信号を、上記第３の基準レベル以上のときには
   零のレベルの信号をそれぞれ選択して出力する切換回路
   と、 から構成される請求項（１）に記載の順次走査変換装置
   。
7. （７）上記雑音低減のための第１の非線形処理回路が、 上記第１のフィールド間差信号のレベルに比例するレベ
   ルをもつ第１の信号を作成する第１の回路と、 上記第１のフィールド間差信号の増大にともなってレベ
   ルが減少する第２の信号を作成する第２の回路と、 上記第１のフィールド間差信号のレベルを異なる第１お
   よび第２の基準レベルと比較して、比較結果を表わす信
   号を出力する比較回路と、 上記比較回路の出力信号に応じて、上記第１のフィール
   ド間差信号のレベルが第１の基準レベル以下のときには
   上記第１の信号を、第１の基準レベルと第２の基準レベ
   ルとの間にあるときには上記第２の信号を、上記第２の
   基準レベル以上のときには零のレベルの信号をそれぞれ
   選択して出力する切換回路と、 から構成される請求項（１）に記載の順次走査変換装置
   。
8. （８）上記垂直輪郭補償のための第２または第３の非線
   形処理回路が、 上記第２または第３のフィールド間差信号のレベルに比
   例するレベルをもつ第１の信号を作成する第１の回路と
   、 上記第２または第３のフィールド間差信号のレベルにか
   かわらず一定レベルの第２の信号を作成する第２の回路
   と、 上記第２または第３のフィールド間差信号のレベルの増
   大にともなってレベルが減少する第３の信号を作成する
   第３の回路と、 上記第２または第３のフィールド間差信号のレベルを、
   異なる第１、第２、第３および第４の基準レベルと比較
   して、比較結果を表わす信号を出力する比較回路と、 上記比較回路の出力信号に応じて、上記第２または第３
   のフィールド間差信号のレベルが第１の基準レベル以下
   のときには零レベルの信号を、第１の基準レベルと第２
   の基準レベルとの間にあるときには上記第１の信号を、
   上記第２の基準レベルと第３の基準レベルとの間にある
   ときには上記第２の信号を、上記第３の基準レベルと第
   ４の基準レベルとの間にあるときには上記第３の信号を
   、上記第４の基準レベル以上のときには零のレベルの信
   号をそれぞれ選択して出力する切換回路と、 から構成される請求項（１）に記載の順次走査変換装置
   。