JP3006523B2 - Laminated circuit board - Google Patents

Laminated circuit board

Info

Publication number
JP3006523B2
JP3006523B2 JP8340169A JP34016996A JP3006523B2 JP 3006523 B2 JP3006523 B2 JP 3006523B2 JP 8340169 A JP8340169 A JP 8340169A JP 34016996 A JP34016996 A JP 34016996A JP 3006523 B2 JP3006523 B2 JP 3006523B2
Authority
JP
Japan
Prior art keywords
circuit board
hole
plating
lead
fpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8340169A
Other languages
Japanese (ja)
Other versions
JPH10178250A (en
Inventor
一男 石郷岡
哲也 疋田
Original Assignee
いわき電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by いわき電子株式会社 filed Critical いわき電子株式会社
Priority to JP8340169A priority Critical patent/JP3006523B2/en
Publication of JPH10178250A publication Critical patent/JPH10178250A/en
Application granted granted Critical
Publication of JP3006523B2 publication Critical patent/JP3006523B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電解メッキにより
導電パターンに所定厚の導電性材料を成膜し当該電解メ
ッキに使用したメッキリード線をカットしたメッキリー
ドカット孔を有する回路基板を他の回路基板に貼り合わ
た貼合回路基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board having a plating lead cut hole obtained by forming a conductive material of a predetermined thickness on a conductive pattern by electrolytic plating and cutting a plating lead wire used for the electrolytic plating. The present invention relates to a bonded circuit board bonded to a circuit board.

【0002】[0002]

【従来の技術】従来、フレキシブルプリント基板(以下
FPCという)上の回路と半導体素子とをワイヤボンデ
ィングにより電気的に接続する場合、ワイヤボンディン
グするパット部などの表面は電解メッキ法により形成す
る。
2. Description of the Related Art Conventionally, when a circuit on a flexible printed circuit board (hereinafter referred to as FPC) and a semiconductor element are electrically connected by wire bonding, the surface of a pad portion to be wire-bonded is formed by an electrolytic plating method.

【0003】電解メッキ法は、メッキする導体パターン
に電位を与えるために、導体パターンにつながる引出し
線(メッキリード線)を必要とする。このメッキリード
線と外周の電極との間に所定の電流を流して導体パター
ン上に所定厚の電解メッキを行う。電解メッキ後は、不
必要となったメッキリード線を切断し、所定の回路を形
成する。
[0003] The electrolytic plating method requires a lead wire (plated lead wire) connected to the conductor pattern in order to apply a potential to the conductor pattern to be plated. A predetermined current is applied between the plating lead wire and the outer peripheral electrode to perform electrolytic plating of a predetermined thickness on the conductor pattern. After the electrolytic plating, unnecessary plating leads are cut to form a predetermined circuit.

【0004】この際、メッキリード線は、通常、回路基
板の外周に引き出し、電解メッキ後、打ち抜きなどで所
定の形状を有するFPCを形成する時に、同時にメッキ
リード線も切断するようにしている。
[0004] At this time, the plating lead wire is usually pulled out to the outer periphery of the circuit board, and after the electrolytic plating, when forming the FPC having a predetermined shape by punching or the like, the plating lead wire is cut at the same time.

【0005】しかし、回路が高密度化してくると、回路
的に独立した導体パターンのメッキリード線の全てを回
路基板の外周に引出すことがFPCのスペースに制約さ
れてできなくなる。
[0005] However, as the circuit density increases, it becomes impossible to draw out all of the plating lead wires of the conductor pattern independent from the circuit to the outer periphery of the circuit board because of the space of the FPC.

【0006】この場合には、各導体パターンから引き出
されるメッキリード線を共有させ、電解メッキ後にFP
Cを貫通する孔(メッキリードカット孔)を打ち抜きに
よって開けることにより、メッキリード線を切断し、各
導体パターンを独立させるようにしていた。
In this case, the plating leads drawn from each conductor pattern are shared, and after electrolytic plating, FP
A hole (plating lead cut hole) penetrating C is punched out to cut the plating lead wire so that each conductor pattern is made independent.

【0007】[0007]

【発明が解決しようとする課題】上述したように電解メ
ッキ後にFPCを貫通するメッキーリードカット孔を打
ち抜いてメッキリード線を切断し各導体パターンを独立
させ、当該FPCを図3の(a)に示すように、回路基
板上に載せて接着すると、(A)部に示すように、打ち
抜きでFPCのメッキリード線が貫通孔に沿ってダレて
回路基板の導体パターンと近づき絶縁耐圧が低下してし
まうという問題が発生した。
As described above, after the electroplating, a plating-lead cut hole that penetrates the FPC is punched out to cut the plating lead wire to make each conductor pattern independent. The FPC is shown in FIG. As shown in the figure, when it is put on the circuit board and adhered, as shown in part (A), the plated lead wire of the FPC is dripped along the through-hole by punching and approaches the conductor pattern of the circuit board to reduce the dielectric strength. A problem occurred.

【0008】また、図3の(b)に示すように、図3の
(a)でメッキリード線が貫通孔に沿ってダレて回路基
板の導体パターンとの絶縁耐圧が低下してしまう問題を
解決するために、回路基板の導体パターン上に絶縁性の
接着剤を塗布してリードカット孔のダレとの間の絶縁耐
圧を向上させる方法も考えられる。しかし、この方法で
は、メッキリードカット孔を介して接着剤がFPCの上
面まではみ出してしまうことがあり、特に、FPCのメ
ッキリードカッド孔の近傍に部品等の半田付けパットや
ワイヤボンディングパットが存在する場合、当該接着剤
のはみ出しにより半田付け不良や半田付けができない事
態が発生したり、ワイヤボンディング不良やワイヤボン
ディングできない事態が発生したりするという問題があ
った。
Further, as shown in FIG. 3B, there is a problem that the plating lead wire is drooped along the through hole in FIG. 3A and the dielectric strength with respect to the conductor pattern of the circuit board is reduced. In order to solve the problem, a method of applying an insulating adhesive on the conductor pattern of the circuit board to improve the withstand voltage between the lead cut hole and the sag may be considered. However, in this method, the adhesive may protrude to the upper surface of the FPC through the plated lead cut hole, and in particular, a soldering pad or a wire bonding pad for a component or the like exists near the plated lead quad hole of the FPC. In such a case, there has been a problem in that soldering failure or inability to perform soldering occurs due to protrusion of the adhesive, or wire bonding failure or inability to perform wire bonding occurs.

【0009】本発明は、これらの問題を解決するため、
FPCなどのメッキリードカット孔に対応する回路基板
などの貼合部分に若干大きい凹部あるいは貫通孔を設
け、メッキリード線の絶縁耐圧を確保するすることを目
的としている。
[0009] The present invention solves these problems,
An object of the present invention is to provide a slightly large concave portion or a through hole in a bonding portion of a circuit board or the like corresponding to a plating lead cut hole of an FPC or the like so as to ensure the withstand voltage of the plating lead wire.

【0010】[0010]

【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、FPC1
は、フレキシブルプリント基板であって、ここでは、メ
ッキリード2を貫通孔によって孔を開けてカットしたメ
ッキリードカット孔3を持つものである。
Means for solving the problem will be described with reference to FIG. In FIG. 1, FPC1
Is a flexible printed circuit board, which has a plating lead cut hole 3 in which the plating lead 2 is cut by making a hole by a through hole.

【0011】回路基板5は、メッキリードカット孔3の
貫通孔よりも若干大きい凹部あるいは貫通孔8を設けた
ものである。次に、製造方法を説明する。
The circuit board 5 has a recess or a through hole 8 which is slightly larger than the through hole of the plating lead cut hole 3. Next, a manufacturing method will be described.

【0012】FPC1上に電気メッキにより導電パター
ンの上に所定厚の導電性材料を成膜した後、メッキリー
ド線をカットしたメッキリードカット孔3よりも若干大
きい凹部あるいは貫通孔8を設けた対応する部分の回路
基板5に接着剤で貼り付けるようにしている。
A conductive material having a predetermined thickness is formed on a conductive pattern on an FPC 1 by electroplating, and then a recess or through hole 8 slightly larger than a plating lead cut hole 3 in which a plating lead wire is cut is provided. A portion of the circuit board 5 to be bonded is bonded with an adhesive.

【0013】この際、メッキリードカット孔3を有する
基板として、FPCの他に固定回路基板(折れ曲がらな
い回路基板)とするようにしている。また、貫通孔8を
設ける基板として、メッキリードカット孔3に対応する
部分に導電部あるいは金属板を有する固定回路基板ある
いはフレキシブル回路基板とするようにしている。
At this time, a fixed circuit board (a circuit board that does not bend) is used as the board having the plated lead cut holes 3 in addition to the FPC. Further, as a substrate provided with the through hole 8, a fixed circuit substrate or a flexible circuit substrate having a conductive portion or a metal plate in a portion corresponding to the plating lead cut hole 3 is used.

【0014】従って、FPC1などのメッキリードカッ
ト孔3に対応する回路基板の貼合部分に若干大きい凹部
あるいは貫通孔を設けて接着剤で接着することにより、
メッキリード2の絶縁耐圧を簡易に確保することが可能
となる。
Therefore, a slightly larger concave portion or a through hole is provided in the bonding portion of the circuit board corresponding to the plating lead cut hole 3 such as the FPC 1 and bonded with an adhesive.
It is possible to easily ensure the withstand voltage of the plating lead 2.

【0015】[0015]

【発明の実施の形態】次に、図1および図2を用いて本
発明の実施の形態および動作を順次詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments and operations of the present invention will be sequentially described in detail with reference to FIGS.

【0016】図1は、本発明の1実施例構造図を示す。
図1の(a)は、FPC上のメッキリードを示す。これ
は、後述する図1の(d)に示すように、FPC1上に
電解メッキを行う対象の導体パターン11および電解メ
ッキ用引出線12を例えばエッチング法で形成した後、
電解メッキ用引出線12と図示外の電極との間に電解液
中で電流を流して電解メッキを行う。このときの電解メ
ッキ用引出線12を、ここではメッキリード2といい、
図示のよう電解メッキされて所定の厚さを持っている。
FIG. 1 shows a structural diagram of one embodiment of the present invention.
FIG. 1A shows a plating lead on an FPC. This is, as shown in FIG. 1 (d) described later, after forming a conductor pattern 11 to be subjected to electrolytic plating and a lead wire 12 for electrolytic plating on the FPC 1 by, for example, an etching method.
Electroplating is performed by flowing a current in the electrolytic solution between the lead 12 for electrolytic plating and an electrode (not shown). The lead wire 12 for electrolytic plating at this time is called a plating lead 2 here,
As shown, it is electrolytically plated and has a predetermined thickness.

【0017】図1の(b)は、メッキリード2を貫通孔
によってメッキリードカット孔を開けて切断した状態を
示す。この切断したときのメッキリードカット孔3は、
図示のように、メッキリード2が貫通孔にダレ4となっ
ている。この状態のままで既述した図3の(a)の従来
技術の説明図に示すように平坦な導電パターンを持つ回
路基板上に接着すると絶縁耐性に劣るという問題がある
ので、本実施例では図1の(c)に示すようにする。
FIG. 1B shows a state where the plating lead 2 is cut by forming a plating lead cut hole through a through hole. The plating lead cut hole 3 at the time of this cutting is
As shown in the drawing, the plating lead 2 is formed in the through hole 4. In this state, there is a problem that the insulation resistance is inferior if it is adhered to a circuit board having a flat conductive pattern as shown in FIG. The configuration is as shown in FIG.

【0018】図1の(c)は、メッキリードカット孔3
に対応する部分の貫通孔8を大きくした状態を示す。図
示のように、FPC1のメッキリードカット孔3に対応
する、回路基板5上に当該メッキリードカット孔3のサ
イズよりも若干大きい貫通孔8を開けているため、
(A)部に示すように、メッキリードカット孔3のダレ
4が発生しても、貫通孔8のサイズが大きくて回路基板
5の導体パターン6への距離が大きくなり、絶縁耐圧を
十分に確保することができる。また、回路基板5上に大
きな径の貫通孔8を設けたため、導体パターン6の上に
接着剤を塗布してFPC1と接着しても、接着剤がメッ
キリードカット孔3を通って上にでて、図3の(b)を
用いて既述したようにFPC1のメッキリードカット孔
3の近傍のFPC1上のパットに接着剤が塗布されて導
通不良になったりするという問題がなくなった。尚、接
着剤7は、導体パターン6の上に適度に塗布あるいはカ
ットしたシート状の加熱硬化樹脂を載せて回路基板5と
FPC1とを接着する。
FIG. 1C shows a plated lead cut hole 3.
2 shows a state in which the through hole 8 in the portion corresponding to FIG. As shown in the figure, a through hole 8 corresponding to the plated lead cut hole 3 of the FPC 1 and slightly larger than the size of the plated lead cut hole 3 is formed on the circuit board 5.
As shown in part (A), even if sagging 4 of the plated lead cut hole 3 occurs, the size of the through hole 8 is large and the distance to the conductor pattern 6 of the circuit board 5 is large, so that the withstand voltage can be sufficiently increased. Can be secured. In addition, since the through hole 8 having a large diameter is provided on the circuit board 5, even if an adhesive is applied on the conductor pattern 6 and bonded to the FPC 1, the adhesive passes through the plating lead cut hole 3 and rises upward. Therefore, as described above with reference to FIG. 3B, the problem that the adhesive is applied to the pad on the FPC 1 near the plating lead cut hole 3 of the FPC 1 to cause a conduction failure is eliminated. The adhesive 7 adheres the circuit board 5 and the FPC 1 by placing a sheet-shaped heat-cured resin which is appropriately applied or cut on the conductor pattern 6.

【0019】図1の(d)は、FPC1上に導体パター
ン11および電解メッキ用引出線12をエッチング法な
どで形成した状態を示す。この状態で、電解メッキ用引
出線12と図示外の電極との間に、電解液中で電流を流
して所定の導体パターン11の上に所定厚のニッケルあ
るいは上記ニッケル上に金などを電気メッキする。そし
て、メッキリードカッド孔3の部分をプレスにより打ち
抜き、導体パターン11上に形成されたパターンをそれ
ぞれ切り離す。このときのB部を拡大したものを図2に
示す。
FIG. 1D shows a state in which a conductor pattern 11 and a lead wire 12 for electrolytic plating are formed on the FPC 1 by an etching method or the like. In this state, a current is passed in the electrolytic solution between the lead 12 for electrolytic plating and an electrode (not shown) to electroplate nickel of a predetermined thickness on the predetermined conductor pattern 11 or gold on the nickel. I do. Then, the portion of the plated lead quad hole 3 is punched out by a press, and the patterns formed on the conductor pattern 11 are cut off. FIG. 2 shows an enlarged view of the portion B at this time.

【0020】以上のように、FPC1上のメッキリード
2をプレスしてメッキリードカット孔3を形成し、当該
メッキリードカット孔3の径よりも若干大きい貫通孔8
を持つ回路基板5を接着剤7で接着することにより、メ
ッキリードカット孔3のダレがあっても当該ダレの部分
と回路基板5上の導体パターン6との距離を十分にとる
ことができ、絶縁耐圧を完全にすることができると共
に、FPC1と回路基板5とを接着したときに接着剤7
がメッキリードカット孔3を通ってFPC1の上にしみ
でて近傍のパットに付着して半田付けやワイヤボンディ
ング時に接触不良の発生をなくすことが可能となった。
As described above, the plated lead 2 on the FPC 1 is pressed to form the plated lead cut hole 3, and the through hole 8 is slightly larger than the diameter of the plated lead cut hole 3.
By bonding the circuit board 5 with the adhesive 7 with the adhesive 7, even if the plating lead cut hole 3 is sagged, the distance between the sagged portion and the conductor pattern 6 on the circuit board 5 can be sufficiently secured. The dielectric strength can be made complete and the adhesive 7 can be used when the FPC 1 and the circuit board 5 are bonded together.
Can pass through the plating lead cut hole 3 and soak on the FPC 1 and adhere to a nearby pad, thereby making it possible to eliminate the occurrence of poor contact during soldering or wire bonding.

【0021】図2は、メッキリードカット孔の説明図を
示す。これは、既述した図1の(d)のB部の拡大図を
示す。ここで、電解メッキ用引出線12は、電解メッキ
時に図1の(d)の導体パターン11を接続し、電解メ
ッキするためのものであり、電解メッキ後は切り離して
各導体パターンを電気的に独立にするためのものであ
る。ここでは、図示のように、電解メッキ後に電解メッ
キ用引出線12の交点の部分をメッキリードカッド孔3
として貫通孔を設けて各電解メッキ引出線12(メッキ
リード2)を切り離している。
FIG. 2 is an explanatory view of a plated lead cut hole. This is an enlarged view of part B of FIG. 1 (d) described above. Here, the lead 12 for electrolytic plating is used to connect the conductor pattern 11 of FIG. 1D during electrolytic plating and to perform electrolytic plating. After the electrolytic plating, the lead 12 is cut off to electrically connect each conductor pattern. It is for independence. Here, as shown in the figure, the portion of the intersection of the electrolytic plating lead wire 12 after the electrolytic plating is
A through hole is provided to separate each electrolytic plating lead wire 12 (plating lead 2).

【0022】以上のように、電解メッキ後にメッキリー
ドカット孔3という貫通孔を設けて各電解メッキ用引出
線12(メッキリード2)を切り離して各導体パターン
を独立にすることが可能となる。
As described above, after the electrolytic plating, the through-holes called the plating lead cut holes 3 are provided, and the respective lead-out lines 12 (plating leads 2) for electrolytic plating can be cut off to make each conductor pattern independent.

【0023】尚、上記実施例では、FPC1のメッキリ
ードカット孔3の径よりも若干大きい貫通孔8を回路基
板5に設けたが、当該貫通孔8の代わりに凹部を設けて
もよい。この凹部は、例えば回路基板5自身に孔をほっ
て凹部としたり、当該凹部に相当する部分の導体パター
ン6を無くしたり、導体パターン6の無い部分を当該凹
部に選んだりなどすればよい。
In the above embodiment, the through hole 8 slightly larger than the diameter of the plated lead cut hole 3 of the FPC 1 is provided in the circuit board 5, but a recess may be provided instead of the through hole 8. The recess may be formed by, for example, removing a hole in the circuit board 5 itself, removing the conductor pattern 6 corresponding to the recess, or selecting a portion without the conductor pattern 6 as the recess.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
FPC1などのメッキリードカット孔3に対応する回路
基板5の貼合部分に若干大きい凹部あるいは貫通孔を設
けて接着剤で接着する構成を採用しているため、メッキ
リード2の絶縁耐圧を簡易かつ確実に確保することがで
きると共に、接着剤がメッキリードカット孔3から上に
はみ出して近傍のパットに付着して半田付けやワイヤボ
ンディングの不良の発生を無くすことができる。
As described above, according to the present invention,
Since a slightly larger concave portion or through hole is provided in the bonding portion of the circuit board 5 corresponding to the plating lead cut hole 3 of the FPC 1 or the like and bonded with an adhesive, the withstand voltage of the plating lead 2 can be easily and easily reduced. It is possible to reliably ensure, and it is possible to eliminate the occurrence of a defect in soldering or wire bonding due to the adhesive protruding from the plating lead cut hole 3 and adhering to a nearby pad.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1実施例構造図である。FIG. 1 is a structural diagram of one embodiment of the present invention.

【図2】メッキリードカット孔の説明図である。FIG. 2 is an explanatory diagram of a plating lead cut hole.

【図3】従来技術の説明図である。FIG. 3 is an explanatory diagram of a conventional technique.

【符号の説明】[Explanation of symbols]

1:FPC(フレキシブルプリント基板) 2:メッキリード 3:メッキリードカット孔 4:ダレ 5:回路基板 6:導体パターン 7:接着剤 8:貫通孔 11:導体パターン 12:電解メッキ用引出線 1: FPC (flexible printed circuit board) 2: plating lead 3: plating lead cut hole 4: sag 5: circuit board 6: conductor pattern 7: adhesive 8: through hole 11: conductor pattern 12: lead wire for electrolytic plating

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/14 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 1/14

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電解メッキにより導電パターンに所定厚の
導電性材料を成膜し当該電解メッキに使用したメッキリ
ード線をカットしたメッキリードカット孔を有する回路
基板を他の回路基板に貼り合わた貼合回路基板におい
て、 上記メッキリードカッド孔に対応する他の回路基板の部
分に若干大きい凹部あるいは貫通孔を設けて当該回路基
板を他の回路基板に接着剤で貼り合わせたことを特徴と
する貼合回路基板。
A circuit board having a plating lead cut hole obtained by forming a conductive material of a predetermined thickness on a conductive pattern by electrolytic plating and cutting a plating lead wire used for the electrolytic plating is bonded to another circuit board. In the bonded circuit board, a slightly larger recess or through hole is provided in a portion of the other circuit board corresponding to the plated lead quad hole, and the circuit board is bonded to the other circuit board with an adhesive. Laminated circuit board.
【請求項2】上記メッキリードカット孔を有する回路基
板として、固定基板あるいはフレキシブル回路基板とし
たことを特徴とする請求項1記載の貼合回路基板。
2. The bonded circuit board according to claim 1, wherein the circuit board having the plated lead cut holes is a fixed board or a flexible circuit board.
【請求項3】上記他の回路基板として、メッキリードカ
ット孔に対応する部分に導電部あるいは金属板を有する
固定基板あるいはフレキシブル回路基板としたことを特
徴とする請求項1あるいは請求項2記載の貼合回路基
板。
3. The circuit board according to claim 1, wherein the other circuit board is a fixed board or a flexible circuit board having a conductive portion or a metal plate at a portion corresponding to the plated lead cut hole. Laminated circuit board.
JP8340169A 1996-12-19 1996-12-19 Laminated circuit board Expired - Fee Related JP3006523B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8340169A JP3006523B2 (en) 1996-12-19 1996-12-19 Laminated circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8340169A JP3006523B2 (en) 1996-12-19 1996-12-19 Laminated circuit board

Publications (2)

Publication Number Publication Date
JPH10178250A JPH10178250A (en) 1998-06-30
JP3006523B2 true JP3006523B2 (en) 2000-02-07

Family

ID=18334400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8340169A Expired - Fee Related JP3006523B2 (en) 1996-12-19 1996-12-19 Laminated circuit board

Country Status (1)

Country Link
JP (1) JP3006523B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261426A (en) * 2001-02-28 2002-09-13 Optrex Corp Flexible wiring board
KR100594299B1 (en) * 2004-10-29 2006-06-30 삼성전자주식회사 Flexible printed circuit, and hard disk drive comprising the same

Also Published As

Publication number Publication date
JPH10178250A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
US5326412A (en) Method for electrodepositing corrosion barrier on isolated circuitry
US3786172A (en) Printed circuit board method and apparatus
US5119272A (en) Circuit board and method of producing circuit board
US3850711A (en) Method of forming printed circuit
JP3006523B2 (en) Laminated circuit board
JP3357875B1 (en) Electroplating method and method for manufacturing printed wiring board
JPH10233563A (en) Printed-wiring board and its manufacture
JPS6141303B2 (en)
JPS59124794A (en) Method of producing electronic circuit board
JPH10233568A (en) Manufacturing method of printed wiring board, and jig for plating used therefor
JPS6355236B2 (en)
JPS5828895A (en) Method of producing through hole printed circuit board
JP3401891B2 (en) Lead frame manufacturing method
JP2782374B2 (en) Electronic component mounting apparatus and manufacturing method thereof
JP2942401B2 (en) Jig for plating
JP3810155B2 (en) Wire bonding method
JPH06252215A (en) Film carrier
JP2734184B2 (en) TAB tape carrier
JP2819321B2 (en) Electronic component mounting substrate and method of manufacturing the electronic component mounting substrate
JP2867272B2 (en) Printed wiring board and manufacturing method thereof
JP2000294905A (en) Manufacture of package wiring board
JPH0445986B2 (en)
JPS62296595A (en) Method of selective plating of printed wiring circuit board
JPS62102587A (en) Wiring board
JPH0992967A (en) Printed wiring board and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees