JP3003159B2

JP3003159B2 - 交流アーク溶接用電源

Info

Publication number: JP3003159B2
Application number: JP2113249A
Authority: JP
Inventors: 喜久夫寺山; 弘和五百蔵; 成美福元; 博幸石井
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 1989-12-28
Filing date: 1990-04-28
Publication date: 2000-01-24
Anticipated expiration: 2015-01-24
Also published as: EP0435673A3; DE69022703D1; DE69022703T3; US5220151A; EP0435673B2; EP0435673A2; JPH03226377A; DE69022703T2; EP0435673B1

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、直流電源の出力をスイッチング素子によっ
て正・負に切替えてアーク溶接負荷に供給する交流アー
ク溶接用電源に関するものである。

＜従来の技術＞直流電源の出力をスイッチング素子によって正・負に
切替えてアーク溶接負荷に供給する交流アーク溶接用電
源は第15図に示すような回路が用いられている。同図に
おいて、101は交流電源102から電力を得て所定の出力電
流を得る直流電源,103aないし103dはブリッジ接続され
たスイッチング用のトランジスタ、104aないし104dは各
トランジスタに逆並列に接続されたダイオードである。
105は電極、106は被溶接物、107はトランジスタ103aと1
03bまたは103cと103dとをそれぞれ１組として交互にON
−OFF制御する極性切替制御回路、108は出力電流設定回
路、109は出力電流検出回路、110は出力電流設定回路10
8の出力Irから出力電流検出回路109の出力Ifを差引き差
信号ΔＩを得るための誤差増幅器、111は誤差増幅器110
の出力ΔＩによって直流電源101の出力電流を調整する
ための直流電源制御回路である。

同図において、直流電源101は出力電流設定回路108の
出力が出力電流検出回路109の出力と比較され差信号Δ
Ｉ＝Ir−Ifが減少する方向に直流電源制御回路111が動
作し、直流電源101の出力電流が設定値Irに対応する一
定値に保たれる。一方トランジスタ103aないし103dは直
流電源101とは独立して極性切替制御回路107の出力信号
s1,s2が交互にトランジスタ103a,103bまたは103c,103d
に供給されることによってトランジスタ103aと103bまた
はトランジスタ103cと103dとがそれぞれ一対となって同
時にON−OFF制御される。この信号s1によってトランジ
スタ103aと103bとが導通しているときには正極性（被溶
接物106から電極105に向う方向）の電流が流れ、信号s2
によってトランジスタ103cと103dとが導通しているとき
には逆極性（電源105から被溶接物106に向う方向）の電
流が流れる。第16図にこのときの信号s1とs2および出力
電流Ioの時間的変化を線図にて示す。同図（ａ）は信号
s1,s2を、また（ｂ）はこれによって得られる出力電流I
oの変化を示しており、出力電流Ioは信号s1,s2のON−OF
Fに従った矩形波状の交流電流となる。

＜発明が解決しようとする問題点＞第15図の従来装置は上記のようであるので、矩形波状
の出力電流が得られる結果、極性切替時の電流の変化が
急激となって極性の切替によって一旦消滅したアークの
再点弧が容易になるという利点を有する。しかし、上記
の装置は出力波形が完全に近い矩形波状となるために、
極性の切替に際してアークの消滅、再生が急激に行なわ
れ、かつそのとき電流変化が大きいので、大きなアーク
音が発生し、非常に大きな騒音を発して作業環境の劣化
を招く。また電流の変化が急激であるためにアーク力の
変化も急激であり、これによって被溶接物の溶融金属が
激しく振動することになり、精密な溶接には不向きであ
った。

＜問題点を解決するための手段＞本発明は上記従来装置の問題点を解決するために周期
的に出力電流が脈動する波形の調整可能な直流電源を用
意し、この直流電源の出力を脈動周期に同期して正およ
び負に切替て溶接負荷に供給するスイッチング回路を設
けた交流アーク溶接電源を提案するものである。

＜実施例＞第１図に本発明の実施例の接続図を示す。同図におい
て１は交流電源から電力を得て出力設定信号に応じた所
定の電流を出力する直流電源、3aないし3dはブリッジ接
続されたスイッチング用トランジスタであり、それぞれ
逆並列にダイオード4aないし4dが接続されている。５は
電極、６は被溶接物であり、それぞれトランジスタ3bと
3dおよびトランジスタ3aと3cとの各接続点に接続されて
いる。７はスイッチング用トランジスタの駆動回路であ
り、入力信号に応じて信号s1,s2を交互に出力し、トラ
ンジスタ3a,3bまたは3c,3dをそれぞれ一対としてON−OF
F制御するものである。８は基準信号発生回路であり、
電流設定回路81、正・逆各期間設定回路82および基準信
号生成回路83からなり脈動する基準信号Irを出力する。
９は出力電流検出器であり、電極５および被溶接物６に
供給される電流の瞬時値に対応した直流電圧Ifを発生す
る。10は基準信号発生回路８の出力信号Irと出力電流検
出器の出力信号Ifとを比較し差信号ΔＩ＝Ir−Ifを得る
誤差増幅器であり、11は誤差増幅器10の出力ΔＩを入力
として入力信号に応じて直流電源１の出力を決定する直
流電源制御回路である。12は基準信号設定回路８の出力
Irを入力とし入力信号の脈動周期に同期した信号soを出
力する同期信号発生回路であり、トランジスタ駆動回路
７に出力信号s1,s2の切替のタイミング信号を供給す
る。また13は出力電流極性切替時に一旦消滅するアーク
の再点弧を助けるために極性切替時に同期して比較的高
い電圧を供給するための補助回路であり、必要に応じて
設けられるものである。

第１図の実施例において基準信号設定回路８の出力と
して正極性期間Tsp,逆極性期間Trpおよび各期間の初期
および末期において極小値Irminとなり、中間において
極大値Irmaxとなる基準信号Irを出力するものを用いた
ときの動作を第２図の線図とともに説明する。第２図
（ａ）は基準信号Irの変化を示し、（ｂ）は同期信号発
生回路12の出力信号so、（ｃ）および（ｄ）はトランジ
スタ駆動回路７の出力信号s1およびs2、（ｅ）は溶接電
流Ioの変化をそれぞれ時間の経過とともに示してある。
第１図の実施例において、基準信号Irが与えられるとこ
れに応じて直流電源１の出力電流が決定され、その出力
電流波形はIrminからIrmaxまで変化する第２図（ａ）の
基準信号に対応した電流波形となり、かつトランジスタ
駆動回路12がこの電流波形のIrminの時期に同期して信
号s1,s2を切替えて出力するので溶接電流Ioは第２図
（ｅ）の通り最も低い電流Iominにおいて極性が反転す
る交流電流となる。

したがって、出力電流が極性反転する前後の電流Irmi
nを適当に選定すればアークの急激な立上りや変動が抑
制されて騒音が減少し、またアーク力の変化もこれに伴
ってゆるやかになるので、被溶接物の溶融池が不必要に
強く振動させられることがなくなるものである。

また第２図においては、基準信号IrとしてTsp、Trpの
両期間において波高値がそれぞれ等しいものを示した
が、これらは異なる値のものであってもよく、また両期
間において波形が異なるものでもよい。

第１図に示した直流電源としては基準信号に対応して
出力電流が決定されるものであれば何でもよく、交流電
源をサイリスタなどによって位相制御して出力電流を制
御整流するものや、一旦整流した後、アナログトランジ
スタやチョッパ回路によって出力電流を調整するもので
もよい。さらには交流電源の出力を一旦整流して直流と
し、この直流出力を高周波インバータによって高周波交
流に変換した後に再度整流して直流とする方式のもので
もよい。

第３図はこの高周波インバータ方式の直流電源を用い
るときの本発明の実施例を示す接続図であり、直流電源
１以外は第１図の実施例と同じである。直流電源１は交
流電源２からの電力を整流する整流回路Rec1、整流回路
Rec1の出力を高周波交流に変換するインバータ回路Inv
1、インバータ回路Inv1の出力をアーク溶接に適した電
圧に変換する変圧器T1および変圧器T1の出力を整流する
第２の整流回路Rec2から構成されている。そしてインバ
ータ回路Inv1は誤差増幅器10の出力ΔＩを入力とし所定
の周波数でかつ入力信号に応じたパルス幅のパルスを発
生するパルス幅変調回路からなるインバータ制御回路1
1′によって出力が調整される。第３図の実施例におい
てはインバータ回路Inv1の動作周波数、即ちインバータ
制御回路11′の動作周波数をトランジスタ3aないし3dか
らなる極性切替回路の周波数よりも十分に高く、例え
ば、数10kHz以上の高周波に設定しておけば、出力電流
の瞬時値を脈動する基準信号発生回路８の出力信号Irを
忠実に再現したものとすることができる。

ところで、アルミニューム系の被溶接物は表面に強力
な酸化被膜があり、これを除去するために逆極性（電極
が正、被溶接物が負の極性）の期間が重要な役割をもつ
ことが知られている。この逆極性の期間に供給される電
力によって酸化被膜の除去範囲（以後クリーニング幅と
いう）が決定されるものであり、このクリーニング幅が
生成されるビード幅に対して一定以上広くなるようにす
るためには、全溶接電力に対する逆極性期間に供給され
る電力の比率を調整することによって行うのが合理的で
ある。

この正逆比率の調整を可能とした本発明の基準信号発
生回路の具体的な実施例を第４図に示す。第４図（ａ）
はクリーニング幅が調整可能な基準信号発生回路の接続
図であり、同図（ｂ）は同図（ａ）の各（イ）ないし
（ホ）点の信号の波形を示す線図である。同図において
801は、任意波形発生回路であり、期間設定器８によっ
て定まる周期でかつ出力電流設定器に相当する可変抵抗
器81によってピーク値が定まる所要の波形の正負両極性
の信号（イ）を発生する。E1,E2は直流電源、VR1は可変
抵抗器であり、これらによって−E2から＋E1までの間の
可変の直流電圧（ロ）を発生する正負比率調整器を構成
している。802は加算器であり、任意波形発生回路801の
出力（イ）と直流電圧（ロ）とを加算し、一方に偏った
交流信号（ハ）を出力する。803は信号（ハ）を両波整
流する整流回路、804は最小出力電流を設定するImin設
定器、805は加算器であり、整流回路803の出力とImin設
定器の出力とを加算して信号（ホ）を得る。同図の実施
例においては、任意波形発生回路801の出力（イ）は正
負比率調整器の出力（ロ）と加算器802にて加算された
後に両波整流回路803にて整流されて脈動する直流信号
（ニ）となる。この直流信号（ニ）は零の瞬間を含むの
で、このまま出力電流設定信号とするとこの時点および
前後においては出力電流が低下しすぎるためにアーク切
れを発生する危険性がある。そこで最小電流設定器（Im
in設定器）804にてアーク切れの発生しない程度、即ち
アークの維持、再生に必要な最小の電流を設定する直流
信号Iminを加算器805にて加算して信号（ホ）とし、出
力設定用の基準信号Irとして出力するとともに、同期信
号発生回路12に出力して脈動周期に同期した信号s₀を得
る。したがって可変抵抗器VR1の設定によって出力電流
設定用の基準信号の正負比率を変更することができる。

基準信号Irの正負の比率を調整するためにはまた任意
波形発生回路801の出力を正・負別々にゲインの調整可
能な増幅回路を通して増幅し、その後両増幅器の出力を
同極性で加算するようにしてもよい。

第５図はこのようにした基準信号発生回路の実施例で
あり、同図（ａ）は接続図、（ｂ）は同図（ａ）の
（イ）ないし（ニ）の各波形を示す線図である。同図に
おいて、801は任意波形発生回路であり、期間設定器82
および出力電流設定器81の設定に応じた周期とピーク値
の正負両極性の信号（イ）を発生する。この信号（イ）
は演算増幅器OP1、抵抗器r1、ダイオードD1,D2およびゲ
イン調整器VR2からなる第１の増幅回路806と、演算増幅
器OP2、抵抗器r2、ダイオードD3,D4およびゲイン調整器
VR3からなる第２の増幅回路807によって正・負それぞれ
別々の増幅率で増幅されて信号（ロ）および（ハ）とな
る。これらの信号は抵抗器r3ないしr7、演算増幅器OP3
からなる加算回路によって最小電流設定器804の出力Imi
nとともに同極性で加算されて信号（ニ）となり、可変
抵抗器81によってレベル調整されて出力電流基準信号Ir
として出力される。同図の実施例においては増幅回路80
6,807のゲイン調整器VR2,VR3が正・負電流比率の調整器
となる。これらのゲイン調整器VR2,VR3はいずれか一方
を固定または半固定とし、他方のみを可変としてもよ
い。さらに両調整器VR2,VR3を連動する機構とし、両者
が相互に相反する方向に変化するように接続してもよ
い。

一方溶接電流は一般に平均値または実効値で示される
ことが多く、これに対して任意波形発生回路は出力レベ
ルの設定に対して波高値で応答する。そこで基準信号発
生回路としては平均値または実効値の指定に対してこれ
を得るのに必要な波高値を有する基準信号を発生する回
路とすれば、出力電流の設定、指示を一般的な平均値ま
たは実効値で指定することができ、かつ波形を異なるも
のに変更したときにも同じ平均値または実効値の出力電
流が得られることになる。

第６図はこのための基準信号発生回路の実施例を示す
接続図であり、任意波形発生回路801は出力波形を種々
の波形に変更するための切替スイッチ810aを有する。ま
たこの任意波形発生回路の出力は増幅率が切替可能な増
幅器809に供給されて基準信号Irを出力する。この増幅
器809の増幅率の切替は任意波形発生回路801の波形切替
スイッチ801aと連動するスイッチ810bによって切替え
る。ここで例えば波形切替スイッチ810aの（１）を正弦
波、（２）を三角波、（３）を矩形波とすると、増幅率
の切替スイッチ810bの（１）を増幅率＝π/2、（２）を
増幅率＝２、（３）を増幅率＝１とすれば、出力波形を
（１）〜（３）に切替えても出力信号の平均値は変化し
ないことになる。同様に切替スイッチ810bの（１）を（２）を（３）を増幅率＝１とすれば、出力波形を（１）〜
（３）に切替えても出力信号の実効値が変化しない信号
が得られる。即ち、出力信号の平均値を波形にかかわら
ず変化しないようにするには、増幅率が［矩形波における平均値］／［ピーク値が矩形波の瞬
時値に等しくなる任意波形における平均値］になるように各波形の切替スイッチに連動して増幅器80
9の増幅率を切替えればよく、また実効値が変化しない
ようにするには増幅率が［矩形波における実効値］／［ピーク値が矩形波の瞬
時値に等しくなる任意波形における実効値］になるように切替えればよい。

第７図は波形にかかわらず出力電流の平均値が変化し
ないようにした基準信号発生回路の別の実施例を示す接
続図である。同図において811は出力電流設定器であ
り、平均値を設定するものとする。812は出力電流検出
器９の出力Ifを入力とし出力電流の平均値を得る平均値
演算回路、813は出力電流設定器811の出力と出力電流の
平均値演算回路812の出力とを入力とし、差信号を出力
する誤差増幅器、814は誤差増幅器813の出力を積分する
積分器である。また801は積分器814の出力信号によって
ピーク値が定まり、期間設定回路82によって正負期間が
決定される任意波形発生回路である。

同図の回路においては、出力電流の平均値が常時フィ
ードバックされて設定器811の出力に一致するように基
準信号Irが決定されることになるので、任意波形発生回
路801の出力波形をどのように変更しても出力電流の平
均値が変化することはない。

なお、同図においては、平均値演算回路812の入力信
号として出力電流検出器９の出力を用いたが、これにか
えて基準信号Irを入力としてこの平均値を演算するよう
にしてもよい。また出力電流の実効値が波形によって変
化しないようにするには、第７図において平均値演算回
路812にかえて実効値演算回路を用いればよい。

さらにまた第４図ないし第７図に示した基準信号発生
回路に用いる任意波形発生回路としては、商用電源を分
圧して正弦波を得る回路や公知の発振回路を用いること
ができるが、各波形の瞬時値を一群のディジィタル信号
として記憶しておき、これを順次読み出すことによって
一周期のデータを得るようにしてもよく、この場合に
は、この一群のデータを読み出す速度が一周期の長さを
決定することになる。

第８図は本発明の交流アーク溶接機に用いる基準信号
発生回路の別の実施例を示す接続図である。同図におい
てOSC1,OSC2はそれぞれ端子T1,T2に接続された可変抵抗
器82a,82bによって発振周波数が決定されるパルス発振
器であり、端子Ｒにローレベル（以下Ｌで示す）信号が
入力されている間中発振しているものである。FF1,FF2
はフリップフロップ回路であり、ｓ端子の入力信号の立
上りによってセットされて端子出力がハイレベル（以
下Ｈで示す）信号からＬ信号に反転する。またフリップ
フロップ回路FF1,FF2はＲ端子にＨ信号が入力されるこ
とによってリセットされて端子出力がＬ信号からＨ信
号に反転する。CNT1,CNT2は発振器OSC1,OSC2の端子ｏか
らのパルス出力を計数するカウンタであり、出力端子Qo
ないしQ8に結果を刻々出力する。MM1,MM2はカウンタCNT
1,CNT2のQ8出力によってトリガーされるモノマルチバイ
ブレータであり、その出力はカウンタCNT1,CNT2のＲ端
子（リセット端子）、フリップフロップ回路FF1,FF2の
Ｒ端子およびｓ端子にそれぞれ図示のように供給され
る。OR1ないしOR8はオアゲートであり、カウンタCNT1,C
NT2のそれぞれQo出力ないしQ7出力によって開くもので
ある。ROM1はあらかじめ設定された基準信号のグループ
を複数組記憶するメモリ回路であり、波形選択スイッチ
SW1,SW2,SW3によってこれらのいずれかのグループが選
定されてオアゲートOR1ないしOR8の各出力状態に応じて
選定されたグループ内における基準信号が指定されて読
み出されて出力端子に現われる。DA1はメモリ回路ROM1
からオアゲートOR1ないしOR8の出力に応じて順次読み出
されたディジィタル信号をアナログ信号に変換するD/A
変換回路であり、FILはこのD/A変換回路DA1からの出力
信号の高周波成分を除去し滑らかに変化する信号にする
ためのローパスフィルタである。81はフィルタFILの出
力を分圧する可変抵抗器であり、基準信号のレベルを調
整して出力信号の波形を相似的に調整するためのもので
ある。

第８図において、いまフリップフロップ回路FF1の
出力がＨからＬに反転したとする。この信号の立下りに
よって発振器OSC1は可変抵抗器82aにて定まる周波数の
パルス信号の発振を開始する。このパルス信号はカウン
タCNT1のCL端子に供給されて計数され、その計数状態に
応じてカウンタCNT1の出力端子QoないしQ8に発振器OSC1
の出力パルス毎に変化する出力を発生する。このカウン
タCNT1の出力はオアゲートOR1ないしOR8を経てメモリ回
路ROM1に伝達され、メモリ回路ROM1は波形選択スイッチ
SW1ないしSW3にて選定されたデータのグループの中から
カウンタCNT1の出力によって指定されたデータを読み出
して基準信号として出力する。メモリ回路ROM1から読み
出されたデータはD/A変換回路DA1にてアナログ信号に変
換される。メモリ回路ROM1の出力は発振器OSC1からパル
スがカウンタCNT1に供給される毎に変化するカウンタCN
T1の出力によってメモリ回路ROM1内の記憶データが読み
出されて変化するので、この発振器OSC1の出力パルス毎
にD/A変換回路のアナログ出力信号も階段状に変化する
ことになる。D/A変換回路の階段状に変化する信号はフ
ィルターFILによって高周波成分が除去されて滑らかに
変化するアナログ信号となって、この出力信号は可変抵
抗器81にてレベル調整されて出力電流の基準信号Irとし
て出力される。このようにして発振器OSC1のパルス出力
毎にカウンタCNT1の計数が進行し、これに伴って基準信
号Irが変化する状態が進行し、カウンタCNT1の出力Q8が
ＨになるとモノマルチバイブレータMM1がトリガーされ
てその出力が一定時間Ｈとなる。この出力はカウンタCN
T1のＲ端子に入力されてこれをリセットし、また同時に
フリップフロップ回路FF1のＲ端子およびフリップフロ
ップ回路FF2のｓ端子に供給される。この結果、フリッ
プフロップFF1はリセットされてその出力がＬからＨ
に反転し、これによって発振器OSC1は発振を停止する。
またモノマルチバイブレータMM1のＨ信号出力をｓ端子
に受けてフリップフロップ回路FF2はセットされて出
力がＨからＬに反転し、これによって発振器OSC2が可変
抵抗器82bによって定まる周波数のパルス信号の発振を
開始する。発振器OSC2の発振出力はカウンタCNT2にて計
数され、その計数状態はオアゲートOR1ないしOR8を経て
メモリ回路ROM1に伝達される。メモリ回路ROM1はカウン
タCNT2の出力が変化する毎に指定された記憶データを読
み出し、読み出されたデータはD/A変換器DA1およびフイ
ルタFILを経てなめらかに変化する基準信号Irとなる。
カウンタCNT2の計数が進行して出力Q8がＨとなるとモノ
マルチバイブレータイMM2がトリガーされてその出力が
一定時間Ｈとなり、これによってカウンタCNT2、フリッ
プフロップ回路FF2がリセットされ、フリップフロップ
回路FF1が再びセットされて始めの状態に戻る。

上記において、フリップフロップ回路FF1の出力が
ＨからＬに反転したときから再びＨに戻るまでの間、即
ち発振器OSC1が発振している時間を正極性期間として、
またフリップフロップ回路FF2の出力がＨからＬとな
り再びＨに戻るまでの期間を逆極性期間としてフリップ
フロップ回路FF1の出力を逆極性期間信号s2としフリ
ップフロップ回路FF2の出力を正極性期間信号s1とし
て第１図および第３図に示した実施例の極性切替用信号
s1、s2として引き出せばよい。この信号引出しはまた各
フリップフロップ回路のＱ出力を用いてフリップフロッ
プ回路FF1のＱ出力を信号s1とし、フリップフロップFF2
のＱ出力を信号s2として用いてもよい。さらにはフリッ
プフロップ回路FF1の出力を反転して信号s1としフリ
ップフロップ回路FF2の出力を反転して信号s2として
もよい。

第８図において可変抵抗器82aは発振器OSC1の発振周
波数を決定するものであり、カウンタCNT1が一定量のパ
ルスを計数したときに信号Q8がＨとなるものであるので
発振周波数を高くすれば信号Q8がＨになるまでの時間が
短かくなり、周波数を低くすれば長くなる。それ故、可
変抵抗器82aは正極性期間の長さを決定する調整器とな
り、同様に可変抵抗器82bは逆極性期間の長さを決定す
る調整器となる。これらの可変抵抗器82a,82bは一方を
固定としたり、相互に相反する方向に変化するように関
連づけてもよい。また可変抵抗器81は第１図の実施例に
おいて電流設定回路81に相当し、さらに第１図および第
３図に示した同期信号発生回路12およびトランジスタ駆
動回路７は基準信号発生回路８として第８図の例を用い
るときには正極性期間信号s1および逆極性期間信号s2が
直接出力されるので省略できる。

なお、第８図の基準信号発生回路においてはカウンタ
CNT1,CNT2を出力がQoないしQ7からなる８桁のものを用
いたが、この桁数が少ないと出力信号Irの波形が悪くな
り、逆に桁数を多くすると出力信号Irがより滑かとなる
が、カウンタの桁数に応じた数のデータがメモリ回路RO
M1に必要となる。またメモリ回路ROM1に記憶すべきデー
タとしては正弦波状、半円状、台形状等種々の出力波形
が得られるように一連のデータを記憶しておけば任意の
波形が得られることになる。このとき、先に述べたよう
に両期間において波高値を異なる値にするときや波形が
異なるものを得るときには信号s1,s2によって波形選択
スイッチSW1ないしSW3を半波毎に切替えるようにすれば
よい。

さらに第８図においては、フリップフロップ回路FF1
およびFF2のｓ端子にはそれぞれモノマルチバイブレー
タMM2およびMM1の各出力を供給してこれらをセットする
ようにしたが、これらのモノマルチバイブレータの出力
にかえて相互に対向するフリップフロップ路FF2の出
力、即ちフリップフロップ回路FF1の出力をフリップ
フロップ回路FF2のｓ端子に、またフリップフロップ回
路FF2の出力をフリップフロップ回路FF1のｓ端子にそ
れぞれ供給してもよい。

第９図に基準信号発生回路の別の実施例を示す。同図
においてAND1,AND2はアンドゲート、14aおよび14bは第
１図または第３図の実施例において電極５および被溶接
物６に供給される交流電流を正極性電流と逆極性電流に
それぞれ別個に検出するための電流検出器であり、例え
ば変流器と半波整流器とからなる。15a,15bは正極性電
流および逆極性電流の切換に適した電流値を設定するた
めの設定回路であり、それぞれ極性切替に適した電流に
対応する基準信号Vsp,Vrpを出力する。16a,16bは比較器
であり、電流検出器14a,14bの出力Isp,Irpと基準信号Vs
p,Vrpとを比較し、Isp＜Vsp,Irp＜Vrpとなったときにそ
れぞれＨ信号をアンドゲートAND1,AND2に供給するもの
である。アンドゲートAND1,AND2にはまたフリップフロ
ップFF1およびFF2の各出力も供給され、両入力信号が
ともにＨとなったときにフリップフロップ回路FF2およ
びFF1の各ｓ端子にＨ信号を供給する。IN1,IN2は信号反
転回路であり、入力信号のレベルをＬからＨにまたＨか
らＬに反転して出力するものである。第９図のその他の
部分は第８図の例と同様であるので、同機能のものに同
符号を付して詳細は省略する。

第９図の基準信号発生回路においてはカウンタCNT1が
計数を終了してQ8出力がＨになるとモノマルチバイブレ
ータMM1がトリガされてフリップフロップ回路FF1をリセ
ットして出力がＬからＨに反転して発振器OSC1は発振
を停止する。これによってフリップフロップ回路FF1の
出力を反転した信号s1もＨからＬとなり正極性期間の
ための指令信号s1は消滅するが、電極および被溶接物を
含む回路のインダクタンスによって出力電流Ispは直ち
に零にはなり得ず、回路の時定数に従って減少してい
く。この電流は電流検出器14aによって検出されてIsp＜
Vspまでに減少するとアンドゲートAND1が開きフリップ
フロップ回路FF2のｓ端子にＨ信号を供給し、これをセ
ットして出力をＨからＬに反転させる。これによって
発振器OSC2が発振を開始して逆極性期間信号s2と基準信
号Irが出力される。逆極性期間の終了に際しても同様に
Irp＜Vrpに至るまで正極性期間は開始されない。

第９図の基準信号発生回路を用いるときは、出力回路
のインダクタンスが大きく電流の減少が遅いときでも確
実に溶接電流が所定値以下になってから反対極性の電流
を流すようにスイッチング回路が動作することになる。

なお、第９図の回路においては発振器OSC1またはOSC2
が発振を停止した瞬間に極性切換用トランジスタが遮断
すると出力回路のインダクタンスが大きい時にはこのト
ランジスタに高いサージ電圧が印加される危険性があ
る。そこでフリップフロップ回路FF1のＱ出力（またはF
F2の出力）を信号s1として、かつフリップフロップ回
路FF2のＱ出力（またはFF1の出力）を信号s2として用
いると極性の切換に同期してトランジスタを遮断するこ
とができるのでサージ電圧の発生を少なくすることがで
きる。

第８図および第９図の実施例は正極性および逆極性の
各期間毎に発振器、フリップフロップ回路、カウンタお
よびモノマルチバイブレータを設けて２系統の回路から
期間信号s1,s2を得る構成のものを示したが、これらを
一系統として時間設定用の可変抵抗器のみを２系統とし
てえられる出力を1/2分周器を通して正・逆期間信号s1,
s2を得るようにしてもよい。第10図および第11図は先の
各実施例をこのように変形したときの例を示す接続図で
ある。

両図においてOSC11は端子T1,T2に接続された可変抵抗
器82a,82bによって発振周波数が決定されるパルス発振
器、FF11はフリップフロップ回路、CNT11はカウンタ、M
M11はモノマルチバイブレータであり、それぞれ第８図
および第９図のパルス発振器OSC1、OSC2、フリップフロ
ップ回路FF1,FF2、カウンタCNT1,CNT2およびモノマルチ
バイブレータMM1,MM2と同様のものである。TDR1はカウ
ンタCNT11のリセット時間を待つためのタイマであり数
マイクロ秒程度で充分である。FD1は入力パルス信号を
１パルスおきに間引いて出力する1/2分周器、IN11は信
号反転回路、AS1,AS2はアナログスイッチ、AND11,AND12
はアンドゲートである。また、82a,82bはそれぞれ可変
抵抗器であり、発振器OSC11の発振周波数を決定し、信
号s1,s2の長さを決定する。その他第８図および第９図
に示した実施例と同機能のものには同符号を付してあ
る。

第10図の基準信号発生回路において、いまフリップフ
ロップ回路FF11の出力がＨからＬに反転したとする。
この信号の立下りによって発振器OSC11はパルス信号の
発振を開始する。このパルス信号はカウンタCNT11のCL
端子に供給されて計数され、その計数状態に応じてカウ
ンタCNT11の出力端子QoないしQ8に発振器OSC11の出力パ
ルス毎に変化する出力を発生する。このカウンタCNT11
の出力はメモリ回路ROM1に伝達され、メモリ回路ROM1は
波形選択スイッチSW1ないしSW3にて選定されたデータの
グループの中からカウンタCNT11の出力によって指定さ
れたデータを読み出して基準信号として出力する。メモ
リ回路ROM1から読み出されたデータはD/A変換回路DA1に
てアナログ信号に変換され、さらにD/A変換回路の出力
信号はフィルターFILによって高周波成分が除去されて
滑らかに変化するアナログ信号となる。この出力信号は
可変抵抗器81にてレベル調整されて出力電流の基準信号
Irとして出力される。発振器OSC11のパルス出力毎にカ
ウンタCNT11の計数が進行し、これに伴って基準信号Ir
が変化する状態が進行し、カウンタCNT11の出力Q8がＨ
になるとモノマルチバイブレータMM11がトリガーされて
その出力が一定時間Ｈとなる。この出力はカウンタCNT1
1のＲ端子に入力されてこれをリセットし、また同時に
フリップフロップ回路FF11のＲ端子に供給される。この
結果、フリップフロップ回路FF11はリセットされてその
出力がＬからＨに反転し、これによって発振器OSC11
は発振を停止する。フリップフロップ回路FF11の出力
はタイマTDR1によって若干遅れてフリップフロップ回路
FF11のｓ端子に供給されてフリップフロップ回路FF11を
再びセットし出力をＬに反転させる。このときまでに
カウンタCNT11がリセットを完了していることが必要で
あるので、タイマTDR1はこのカウンタCNT11のリセット
に要する時間よりも若干長めにセットしておく。通常こ
のための時間は数マイクロ秒以下である。タイマTDR1に
よってフリップフロップ回路FF11がセットされてその
端子出力がＬになると発振器OSC11は再び発振を開始
し、その発振出力はカウンタCNT11にて計数され、その
計数状態はメモリ回路ROM1に伝達されて先と同様に記憶
データが読み出され、基準信号Irが出力される。

上記において、フリップフロップ回路FF11の出力が
ＨからＬに反転したときから再びＨに戻るまでの間、即
ち発振器OSC11が発振している時間は発振器SOC11の端子
T1,T2に接続された可変抵抗器82a,82bによって定まり、
出力を分周器FD1によって1/2の周波数に分周して一方
の極性の期間信号s2とし、またこの信号s2の信号反転回
路IN11にて反転した信号を他方の期間を定めるための信
号s1として取り出し、同時にアナログスイッチAS1,AS2
はこれらの信号によって開閉されて各期間の長さを設定
する可変抵抗器82a,82bを選択する。

第11図の基準信号発生回路においてはカウンタCNT11
が計数を終了してQ8出力がＨになるとモノマルチバイブ
レータMM11がトリガされてフリップフロップ回路FF11を
リセットして出力がＬからＨに反転して発振器OSC11
は発振を停止する。これによって信号s1もＨからＬとな
り正極性期間のための指令信号は消滅するが、電極およ
び被溶接物を含む回路のインダクタンスによって出力電
流Ispは直ちに零にはなり得ず、回路の時定数に従って
減少していく。この電流は電流検出器14Aによって検出
されてIsp＜Vspまでに減少すると、このときIrp＝０で
あるからIrp＜Vrpであり比較器16bの出力はＨであるの
でアンドゲートAND12が開き、これによってアンドゲー
トAND11も開いてフリップフロップ回路FF11のｓ端子に
Ｈ信号を供給してこれをセットして出力をＨからＬに
反転させる。これによって発振器OSC11が再び発振を開
始して逆極性期間信号s2と基準信号Irが出力される。逆
極性期間の終了に際しても同様にIrp＜Vrpに至るまで正
極性期間は開始されない。またフリップフロップ回路FF
11の出力を２相分離した信号を信号s1,s2としてもよ
い。

この結果、第11図の基準信号発生回路を用いるとき
は、第９図の基準信号発生回路を用いるときと同様に確
実に溶接電流が所定値以下になってから反対極性の電流
を流すようにスイッチング回路を動作させることができ
る。

なお、第８図ないし第11図の基準信号発生回路は、第
４図ないし第７図に示した基準信号発生回路の任意波形
発生回路としても用いることができるのはいうまでもな
い。

第12図にディジィタル信号を記憶する方式の基準信号
発生回路の別の実施例を示す。同図は、記憶したディジ
ィタル信号の特定のビットを極性切替用信号とし、出力
設定信号用のデータとは別にして、このビットの信号に
よって出力電流の正・負の切替を行うようにしたもので
ある。

第12図（ａ）において、OSC21は発振器であり、設定
器T21によって定まる周波数のパルスを発生する。CNT21
は発振器OSC21の出力パルス数を計数するカウンタであ
り、出力QoないしQmに計数内容に応じた出力を発生す
る。ROM21はメモリ回路であり、カウンタCNT21の出力Qo
ないしQmによって指定されるアドレスA0ないしAm毎に出
力信号データD0〜Dn−１および極性データDnを記憶して
いる。DA21はメモリ回路ROM21の出力信号D0〜Dn−１を
入力としてアナログ信号に変換するD/A変換回路であ
り、FIL21はD/A変換回路DA21の出力をなめらかな信号に
変換するローパスフィルタである。81は出力レベル調整
器であり、出力電流レベルの設定器に相当する。またメ
モリ回路ROM21の出力のうち最上位ビットDnは極性切替
信号S0として出力される。

第12図（ａ）において、仮にカウンタCNT21を６桁と
し、メモリ回路ROM21の記憶データを８ビットとし、ま
たメモリ回路ROM21のアドレス“000000"から“001111"
（２進値、以後同じ）までの間のデータの各第８ビット
D8を０として残りのアドレス“010000"から“111111"ま
での記憶データの各８ビットD8を１としてアドレス“00
0000"から“111111"までを読み出す間を１周期としてカ
ウンタCNT21がくりかえし計数するように設定しておく
と、極性切替信号S0は１周期の始めから1/4が０とな
り、残りの3/4が１となる。この結果、正負期間が1:3の
出力となる。第12図（ｂ）は同図（ａ）の実施例によっ
て得られる波形を示す線図であり、同図（イ）は出力信
号Ir、（ロ）は極性切替信号so、（ハ）はこれによって
得られる出力電流波形をそれぞれ示している。

同図において出力電流波形の瞬時値はメモリ回路ROM2
1に記憶させるデータによって自由に変形でき、正負期
間の長さはデータの最上位ビットの値を定めることによ
ってきまる。それ故、正負の切替は１周期内において１
回に限らず第12図（ｃ）のように複数回これを行うよう
に設定することも可能である。

第13図に別の基準信号発生回路の実施例を示す。第13
図（ａ）は接続図、（ｂ）はこれによって得られる波形
を示す線図である。同図においてDT21は極性切替を指示
する特定のデータを検出するためにメモリ回路ROM21と
同じ特定データを設定する設定器であり、例えばメモリ
回路ROM21に極性切替のためのデータとして“00000000"
を記憶するようにしてあるときには設定器DT21にも“00
000000"を設定しておく。DCP21はディジィタル比較器で
あり、メモリ回路ROM21の出力と設定器DT21の設定値と
を比較し、一致したときに出力信号がハイレベルとな
る。FF21はＴ−フリップフロップ回路であり、入力信号
がハイレベルとなる度に出力信号がハイレベルとローレ
ベルとを交互に出力する。同図のその他のものには第12
図（ａ）とに示した実施例と同機能のものに同符号をつ
けて示してある。同図の実施例において、メモリ回路RO
M21に極性を切替えるべき各時点毎に特定のデータ、即
ち通常の出力設定のためのデータとしては使用しない範
囲のレベルのデータ、例えば出力設定の範囲が０より大
きく10000000以下のときに“00000000"や“11111111"
（いずれも２進値）を記憶しておき、これと同じデータ
を設定器DT21にも設定しておく。

発振器21の出力をカウンタCNT21によって計数し、そ
の計数内容に応じてメモリ回路ROM21のアドレスが指定
されてそれぞれのアドレスに対応する記憶内容が読み出
されて、データがD/A変換器DA21にてアナログ値に変換
されてフィルターFIL21にてなめらかな波形となった後
にレベル設定器81を経て基準信号Irとして出力される。
このときメモリ回路ROM21の出力データはディジィタル
比較器DCP21にも供給されて設定器DT21の出力と比較さ
れる。ディジィタル比較器DCP21の両入力信号の各ビッ
トが一致したときＴ−フリップフロップFF21の出力は反
転し極性切替信号soのレベルを反転する。これによって
第13図（ｂ）に示すように極性切替のため定められた特
定のデータ、同図の場合は“00000000"が読み出される
度に信号soのレベルが反転し、出力電流の極性が切替え
られる。またカウンタCNT21は１周期分の計数を終えた
ときにリセットされ、計数内容がクリアされて始めに戻
るように設定しておく。同図の実施例の場合も、出力電
流の波形はメモリ回路ROM21の内容によって自由に設定
でき、１周期内における極性反転の時期は、極性反転を
指示する特定のデータを記録するアドレスを複数個指定
することによって１周期内に複数回の極性切替を行なわ
せることができる。

第14（ａ）は、第13図の実施例を極性の切替を正極性
から逆極性のときと、逆極性から正極性のときとでこれ
を指定する特定のデータを別々のデータとしたときの変
形例を示す接続図である。同図においては特定データ検
出用の設定器は正極性から逆極性への切替時のために設
定器DT21aを設け、逆極性から正極性への切替のための
設定器DT21bを設けてある。またこれに対応して、ディ
ジィタル比較器もDCP21aとDCP21bと２個設けてあり、各
ディジィタル比較器の出力によってセットおよびリセッ
トされるＲ−Ｓフリップフロップ回路FF22を設けて極性
切替信号soを得るようにしてある。また１周期の終了を
示すデータも前２者とは異なる特別のデータとしてメモ
リ回路ROM21の所定のアドレスに記憶しておき、これを
検出するための同一データを設定する設定器DT22および
ディジタル比較器DCP22が設けられており、このディジ
ィタル比較器DCP22の出力はカウンタCNT21のリセット端
子に供給される。第14図（ａ）の実施例において、メモ
リ回路ROM21の記憶データを８ビットと仮定し、出力設
定データの範囲を“00000000"から“00111111"までとし
て、正極性から逆極性への切替のための特定データとし
てデータ“01111111"を、逆極性から正極性への切替の
ための特定データとして“10111111"を、また１周期の
終りを示す特定データとして“11111111"（いずれも２
進値）とすると、メモリ回路ROM21の所定のアドレスに
これらの特定データを記憶し、また各設定器DT21a,DT21
bおよびDT22にも同じく各データを設定しておくことに
よって、正→逆，逆−正および１周期の終了が任意に設
定することが可能になり、第14図（ｂ）に示すようにさ
らに自由度の高い出力電流波形を得ることができる。ま
た同図の場合はメモリ回路ROM21に記憶された１周期の
終了を示す特定のデータを読み出すことによってカウン
タCNT21のリセットを行うので、カウンタCNT21の桁数と
メモリ回路ROM21のアドレス数との関係が自由となり、
またリセットされるまでのカウント数を自由に変更でき
るのでデータの精細度や周期の変更の自由度が増加する
ものである。

＜発明の効果＞本発明の交流アーク溶接電源は、極性の切替の前後に
おいて電流が減少するような電流波形となるので、アー
ク消滅・再点弧時に発生する騒音が少なく作業環境を害
することがない。また極性の切替がゆるやかに行なわれ
るのでアーク力の変動が抑制されてスパッタの発生が減
少し、かつ被溶接物の溶融池の振動が減少して安定した
高品位の溶接結果が得られるものである。

【図面の簡単な説明】

第１図は本発明の交流アーク溶接用電源の実施例を示す
接続図、第２図は第１図の実施例の動作を説明するため
の線図、第３図は本発明の別の実施例を示す接続図、第
４図ないし第11図、第12図（ａ）、第13図（ａ）および
第14図（ａ）は本発明の交流アーク溶接用電源に用いる
基準信号発生回路の例を示す接続図、第12図（ｂ）、
（ｃ）、第13図（ｂ）および第14図（ｂ）はそれぞれ第
12図（ａ）、第13図（ａ）および第14図（ａ）の実施例
によって得られる波形を示す線図、第15図は従来の装置
の例を示す接続図、第16図は第15図の従来装置の動作を
説明するための線図である。１……直流電源、 3a〜3d……スイッチング用トランジスタ、７……トランジスタ駆動回路、８……基準信号発生回路、９……出力電流検出器、 10……誤差増幅器、11……直流電源制御回路、 11′……パルス幅制御回路、 14a,14b……電流検出器、 15a,15b……最小電流設定回路、 16a,16b……比較器、 81……電流設定回路（可変抵抗器）、 82,82a,82b……期間設定器、 83……波形生成回路、801……任意波形発生回路、 802,805,808,809……加算器、 803……整流回路、804……最小電流設定器、 806,807……増幅回路、810a……波形切替スイッチ、 810b……増幅度切替スイッチ、 811……平均電流設定器、 812……出力電流平均値演算回路、 813……誤差増幅器、814……積分回路、 Rec1……第１の整流回路、T1……変圧器、 Rec2……第２の整流回路、TDR1……タイマ、 Inv1……高周波インバータ回路、 OSC1,OSC2,OSC11,OSC21……発振器、 FF1,FF2,FF11,FF21,FF22……フリップフロップ回路、 CNT1,CNT2,CNT11,CNT21……カウンタ、 MM1,MM2,MM11……モノマルチバイブレータ、 OR1〜OR8……オアゲート、 ROM1,ROM21……メモリ回路、FD1……分周器、 DA1,DA21……D/A変換回路、 FIL1,FIL21……フィルタ、 SW1〜SW3……波形選択スイッチ、 AND1,AND2,AND11,AND12……アンドゲート、 AS1,AS2……アナログスイッチ、 IN1,IN2,IN11……信号反転回路、 DT21,DT21a,DT21b,DT22……設定器、 DCP21,DCP21a,DCP21b,DCP22……ディジィタル比較器

───────────────────────────────────────────────────── フロントページの続き (72)発明者石井博幸大阪府大阪市淀川区田川２丁目１番11号株式会社ダイヘン内 (56)参考文献特開昭63−313669（ＪＰ，Ａ) 特開平２−112881（ＪＰ，Ａ) 特開昭61−249673（ＪＰ，Ａ) 特開昭60−187470（ＪＰ，Ａ) 特開昭62−227576（ＪＰ，Ａ) 特開昭61−296965（ＪＰ，Ａ) 特開平３−124374（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B23K 9/073

Claims

(57)【特許請求の範囲】

【請求項１】商用電源を入力して直流に変換する直流電
源と、出力電流波形信号に対応させた第１の期間と第２
の期間とをくりかえし、前記各期間の少なくとも初期に
おいて他の期間より低下する波形の基準信号を発生する
基準信号発生回路と、前記基準信号によって直流電源の
出力電流波形を正および負に切替えて溶接負荷に供給す
るスイッチング回路とを具備した交流アーク溶接用電
源。
【請求項２】交流電源の出力を整流する第１の整流回路
と、相互に連続する第１の期間と第２の期間とをくりか
えすとともに各期間の少なくとも初期において各期間の
途中よりも低下する設定値となる信号を出力する基準信
号発生回路と、前記基準信号発生回路の出力に対応して
パルス幅が決定されるパルス幅変調回路と、前記第１の
整流回路の出力を入力とし前記パルス幅変調回路の出力
によって駆動されて前記第１の整流回路の出力を高周波
交流に変換するインバータ回路と、前記インバータ回路
の出力をアーク溶接に適した電圧に変換する変圧器と、
前記変圧器の出力を整流する第２の整流回路と、前記第
２の整流回路の出力を前記基準信号発生回路の出力信号
の各期間の周期に同期して正・負に切替えて溶接負荷に
供給するスイッチング回路とを具備した交流アーク溶接
用電源。
【請求項３】前記基準信号発生回路は、正負両極性の信
号を発生する任意波形発生回路と、前記任意波形発生回
路の出力に正または負のいずれか一方の極性の可変の直
流信号を加算する加算回路と、前記加算回路の出力を両
波整流して脈動する直流信号を得る整流回路とからな
り、前記可変の直流信号によって出力電流の正負の比率
を調整可能とした請求項１及び請求項２のいずれかに記
載の交流アーク溶接用電源。
【請求項４】前記基準信号発生回路は、正負両極性の信
号を発生する任意波形発生回路と、前記任意波形発生回
路の出力を正負それぞれ別々にゲイン調整が可能な増幅
器を経た後に同極性にて加算して脈動する直流信号を得
る信号合成回路とからなり、前記各増幅器のゲイン調整
によって出力電流の正負の比率を調整可能とした請求項
１及び請求項２のいずれかに記載の交流アーク溶接用電
源。
【請求項５】前記基準信号発生回路は、任意波形発生回
路と、前記任意波形発生回路の出力信号を入力とし出力
波形の種類によって定まる定数 k1＝［矩形波における平均値］／［ピーク値が矩形波の
瞬時値に等しくなる任意波形における平均値］または、 k2＝［矩形波における実効値］／［ピーク値が矩形波の
瞬時値に等しくなる任意波形における実効値］に対応して増幅器が定まる増幅器とを含む請求項１乃至
請求項４に記載の交流アーク溶接用電源。
【請求項６】前記基準信号発生回路は、出力電流の平均
値または実効値を検出する出力電流検出回路と、出力電
流の平均値または実効値を設定する出力電流設定器と、
前記出力電流設定器の出力と前記出力電流検出回路の出
力との差を得る誤差増幅器と、前記誤差増幅器の出力に
よって出力信号の波高値が決定される任意波形発生回路
とを含む請求項１乃至請求項４のいずれかに記載の交流
アーク溶接用電源。
【請求項７】前記基準信号発生回路は、複数のディジィ
タル値からなる信号群の記憶手段と、前記信号群記憶手
段に記憶されたディジィタル値の１群を所定の順序と速
度でくりかえし読み出して出力電流を決定するための基
準信号とする信号読み出し手段と、前記１群となったデ
ィジィタル信号の読み出し開始時から終了時までを一周
期とするとともに、読み出し速度を可変として脈動周期
を可変とした出力電流脈動周期決定手段とを含む回路で
ある請求項１乃至請求項６のいずれかに記載の交流アー
ク溶接用電源。
【請求項８】前記記憶されたディジィタル値からなる信
号群は、特定のアドレスまたは特定のビット位置に極性
切替、一周期の終了を示すデータの少なくとも１つを含
み、前記信号読み出し手段は前記特定データを読み出し
て、極性切替信号、読み出し周期完了リセット信号を出
力するデータ判別手段を含む請求項７に記載の交流アー
ク溶接用電源。