JP3001390B2 - 半導体レーザとその製造方法 - Google Patents
半導体レーザとその製造方法Info
- Publication number
- JP3001390B2 JP3001390B2 JP7028932A JP2893295A JP3001390B2 JP 3001390 B2 JP3001390 B2 JP 3001390B2 JP 7028932 A JP7028932 A JP 7028932A JP 2893295 A JP2893295 A JP 2893295A JP 3001390 B2 JP3001390 B2 JP 3001390B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- current blocking
- semiconductor laser
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】
【産業上の利用分野】本発明は光通信システム等に用い
られる高速変調可能な半導体レーザとその製造方法に関
する。
られる高速変調可能な半導体レーザとその製造方法に関
する。
【0002】
【従来の技術】近年、光通信のは発展とともに半導体レ
ーザの高性能化が強く求められており、10GHz以上
の帯域をもつ半導体レーザの実現が求められている。し
かしながら、活性層付近のクラッド層の両脇が半導体層
により充填されている従来の半導体レーザでは、素子の
静電容量により帯域の低減が余儀なくされている。この
静電容量を低減する半導体レーザとして、SACM型レ
ーザが提案されている。
ーザの高性能化が強く求められており、10GHz以上
の帯域をもつ半導体レーザの実現が求められている。し
かしながら、活性層付近のクラッド層の両脇が半導体層
により充填されている従来の半導体レーザでは、素子の
静電容量により帯域の低減が余儀なくされている。この
静電容量を低減する半導体レーザとして、SACM型レ
ーザが提案されている。
【0003】図4はその一例であり、Electron.Lett.vo
l.24 pp452(1988)に記載されているものである。このS
ACM型レーザは、n−InP基板30上にn−InP
クラッド層31を有し、その上にInGaAsP活性層
32を有し、さらに、この活性層32を覆うようにp−
InP埋込層33を有するものである。34はp−In
GaAsコンタクト層、35はp電極、36はn電極で
ある。そして、静電容量を低減するために、活性層32
の両脇において埋込層33の一部を除去して空洞を形成
したものであり、活性層接合部分以外のPN接合部を極
力減らすことにより、静電容量を低減するものである。
実際にこのDACM型レーザにおいて、1.62pFと
いう素子容量が報告されている。
l.24 pp452(1988)に記載されているものである。このS
ACM型レーザは、n−InP基板30上にn−InP
クラッド層31を有し、その上にInGaAsP活性層
32を有し、さらに、この活性層32を覆うようにp−
InP埋込層33を有するものである。34はp−In
GaAsコンタクト層、35はp電極、36はn電極で
ある。そして、静電容量を低減するために、活性層32
の両脇において埋込層33の一部を除去して空洞を形成
したものであり、活性層接合部分以外のPN接合部を極
力減らすことにより、静電容量を低減するものである。
実際にこのDACM型レーザにおいて、1.62pFと
いう素子容量が報告されている。
【0004】なお、このSACM型レーザの製造方法と
しては、例えばn−InPクラッド層31上にInGa
AsP層を形成し、活性層32となる領域の両側におい
てこのInGaAsP層の一部を除去して溝を形成した
後、全面にp−InP埋込層33を成長し、かつ所定の
パターンに形成した後、活性層となる領域以外の前記I
nGaAsP層を除去することで、この除去した部分が
空洞として形成されることになる。
しては、例えばn−InPクラッド層31上にInGa
AsP層を形成し、活性層32となる領域の両側におい
てこのInGaAsP層の一部を除去して溝を形成した
後、全面にp−InP埋込層33を成長し、かつ所定の
パターンに形成した後、活性層となる領域以外の前記I
nGaAsP層を除去することで、この除去した部分が
空洞として形成されることになる。
【0005】このような製造方法では、活性層32の幅
や電流ブロック層となるp−InP埋込層33の幅を正
確に制御することができ、レーザ特性の均一性を図る上
で有効である。
や電流ブロック層となるp−InP埋込層33の幅を正
確に制御することができ、レーザ特性の均一性を図る上
で有効である。
【0006】
【発明が解決しようとする課題】ところで、光加入者
系、LAN、データリンク等の光アクセスネットワーク
系の分野で用いられる通信用半導体レーザを用いた場
合、この種の分野では半導体レーザに耐環境性能に優れ
ていることが要求されているが、前記したSACM型半
導体レーザでは、活性層32及び埋込層33が2回の結
晶成長工程で作製され、かつ埋込層33が電流ブロック
層を兼ねて同一組成、同一キャリア濃度となっているた
め、電流狭窄の効果が不十分となり、しきい値電流を低
く抑えるには限度がある。特に、85℃の高温において
しきい値電流、スロープ効果の劣化が著しいという問題
がある。
系、LAN、データリンク等の光アクセスネットワーク
系の分野で用いられる通信用半導体レーザを用いた場
合、この種の分野では半導体レーザに耐環境性能に優れ
ていることが要求されているが、前記したSACM型半
導体レーザでは、活性層32及び埋込層33が2回の結
晶成長工程で作製され、かつ埋込層33が電流ブロック
層を兼ねて同一組成、同一キャリア濃度となっているた
め、電流狭窄の効果が不十分となり、しきい値電流を低
く抑えるには限度がある。特に、85℃の高温において
しきい値電流、スロープ効果の劣化が著しいという問題
がある。
【0007】
【発明の目的】本発明の目的は、電流狭窄効果を高め、
かつ高温においてもしきい値電流を低く抑え、しかも高
速変調動作が可能な半導体レーザとその製造方法を提供
することにある。
かつ高温においてもしきい値電流を低く抑え、しかも高
速変調動作が可能な半導体レーザとその製造方法を提供
することにある。
【0008】
【課題を解決するための手段】本発明の半導体レーザ
は、第1の導電型のInP基板上に、第1の導電型のI
nPクラッド層を有し、この上にストライプ状にInG
aAsPまたはInGaAsのバルクまたは量子井戸構
造を有する活性層を有し、その上に第2の導電型のIn
Pクラッド層が積層されてなる半導体レーザにおいて、
前記活性層の両側にはn−InP電流ブロック層とFe
ドープ半絶縁性InP電流ブロック層の積層構造が設け
られるとともに、これら電流ブロック層の界面が前記活
性層の側面に位置され、かつ前記クラッド層の間の前記
電流ブロック層の外側の領域は空洞とされていることを
特徴とする。
は、第1の導電型のInP基板上に、第1の導電型のI
nPクラッド層を有し、この上にストライプ状にInG
aAsPまたはInGaAsのバルクまたは量子井戸構
造を有する活性層を有し、その上に第2の導電型のIn
Pクラッド層が積層されてなる半導体レーザにおいて、
前記活性層の両側にはn−InP電流ブロック層とFe
ドープ半絶縁性InP電流ブロック層の積層構造が設け
られるとともに、これら電流ブロック層の界面が前記活
性層の側面に位置され、かつ前記クラッド層の間の前記
電流ブロック層の外側の領域は空洞とされていることを
特徴とする。
【0009】また、本発明の半導体レーザの製造方法
は、第1の導電型のInP基板上に、第1の導電型のI
nPクラッド層を形成する工程と、この上にInGaA
sPまたはInGaAsのバルクまたは量子井戸構造を
有する活性層を形成する工程と、前記活性層の一部領域
を挟む両側の領域にストライプ状に溝を形成するように
エッチングする工程と、この溝内にn−InP電流ブロ
ック層とFeドープ半絶縁性InP電流ブロック層の積
層構造を形成する工程と、その上に少なくとも第2の導
電型のInPクラッド層を形成する工程と、前記電流ブ
ロック層の積層構造の両側の前記活性層をエッチング除
去してその部分に空洞を形成する工程を含むことを特徴
とする。
は、第1の導電型のInP基板上に、第1の導電型のI
nPクラッド層を形成する工程と、この上にInGaA
sPまたはInGaAsのバルクまたは量子井戸構造を
有する活性層を形成する工程と、前記活性層の一部領域
を挟む両側の領域にストライプ状に溝を形成するように
エッチングする工程と、この溝内にn−InP電流ブロ
ック層とFeドープ半絶縁性InP電流ブロック層の積
層構造を形成する工程と、その上に少なくとも第2の導
電型のInPクラッド層を形成する工程と、前記電流ブ
ロック層の積層構造の両側の前記活性層をエッチング除
去してその部分に空洞を形成する工程を含むことを特徴
とする。
【0010】
【作用】活性層の両側に設けた電流ブロック層がクラッ
ド層とは異なる半絶縁性InP層で形成され、かつその
両脇に空洞が存在することで、静電容量が格段に低減さ
れ、高速変調動作が可能とされる。また、電流ブロック
層をFe半絶縁性InP層とn−InP層との積層構造
とすることで、Feがp−InP層に拡散されることを
抑制し、電流狭窄効果を低下させることが防止でき、し
きい値電流の低減が可能となる。
ド層とは異なる半絶縁性InP層で形成され、かつその
両脇に空洞が存在することで、静電容量が格段に低減さ
れ、高速変調動作が可能とされる。また、電流ブロック
層をFe半絶縁性InP層とn−InP層との積層構造
とすることで、Feがp−InP層に拡散されることを
抑制し、電流狭窄効果を低下させることが防止でき、し
きい値電流の低減が可能となる。
【0011】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1は本発明の半導体レーザの第1実施例の断面
図である。p−InP基板10上にp−InPクラッド
層11が形成され、その上にInGaAsP活性層12
がストライプ状に形成されている。そして、この活性層
12を挟むように、n−InP電流ブロック層15とF
eドープ半絶縁性InP電流ブロック層16の積層膜が
ストライプ状に形成されている。更に、前記活性層12
及び電流ブロック層15,16上に、n−InPクラッ
ド層13、n−InP埋込層14が幅広に形成されてお
り、この結果前記n−InPクラッド層13の下側で前
記電流ブロック層15,16の両脇に空洞が形成されて
いる。そして、前記n−InP埋込層14上にn−In
GaAsコンタクト層17、n電極18が形成されてい
る。また、前記p−InP基板10の裏面にはp電極1
9が形成されている。
する。図1は本発明の半導体レーザの第1実施例の断面
図である。p−InP基板10上にp−InPクラッド
層11が形成され、その上にInGaAsP活性層12
がストライプ状に形成されている。そして、この活性層
12を挟むように、n−InP電流ブロック層15とF
eドープ半絶縁性InP電流ブロック層16の積層膜が
ストライプ状に形成されている。更に、前記活性層12
及び電流ブロック層15,16上に、n−InPクラッ
ド層13、n−InP埋込層14が幅広に形成されてお
り、この結果前記n−InPクラッド層13の下側で前
記電流ブロック層15,16の両脇に空洞が形成されて
いる。そして、前記n−InP埋込層14上にn−In
GaAsコンタクト層17、n電極18が形成されてい
る。また、前記p−InP基板10の裏面にはp電極1
9が形成されている。
【0012】図2は図1の半導体レーザの製造方法の一
例を工程順に示す断面図である。先ず、図2(a)のよ
うに、キャリア濃度3×1018cm-3のp型InP基板
10の(100)面上にMOVPE(有機金属気相成
長)法により、厚さ1.5μm、キャリア濃度5×10
17cm-3)のp−InPクラッド層11を成長する。ま
た、その上に厚さ0.2μm、発光波長1.3μmの量
子井戸構造を有するInGaAsP活性層12を成長す
る。更にその上に、厚さ0.1μm、キャリア濃度1×
1018cm-3のn−InPクラッド層13を成長する。
例を工程順に示す断面図である。先ず、図2(a)のよ
うに、キャリア濃度3×1018cm-3のp型InP基板
10の(100)面上にMOVPE(有機金属気相成
長)法により、厚さ1.5μm、キャリア濃度5×10
17cm-3)のp−InPクラッド層11を成長する。ま
た、その上に厚さ0.2μm、発光波長1.3μmの量
子井戸構造を有するInGaAsP活性層12を成長す
る。更にその上に、厚さ0.1μm、キャリア濃度1×
1018cm-3のn−InPクラッド層13を成長する。
【0013】次いで、図2(b)のように、CVD法に
より厚さ200nmのSiO2 マスクMを形成し、フォ
トリソグラフィ技術により前記活性層13の両側に相当
する領域に窓を開設する。そして、このSiO2 マスク
Mを用い、塩素ガスによるドライエッチング法により前
記クラッド層13、活性層12をクラッド層11に達す
るまでエッチングし、活性層の両側に溝を形成する。こ
のとき、活性層13の幅は1.5μm、溝の幅は2.0
μmとする。また、溝はクラッド層11の表面一部をエ
ッチングした状態とされる。
より厚さ200nmのSiO2 マスクMを形成し、フォ
トリソグラフィ技術により前記活性層13の両側に相当
する領域に窓を開設する。そして、このSiO2 マスク
Mを用い、塩素ガスによるドライエッチング法により前
記クラッド層13、活性層12をクラッド層11に達す
るまでエッチングし、活性層の両側に溝を形成する。こ
のとき、活性層13の幅は1.5μm、溝の幅は2.0
μmとする。また、溝はクラッド層11の表面一部をエ
ッチングした状態とされる。
【0014】次に、図2(c)のように、前記SiO2
マスクMをマスクとした選択成長により、前記溝内に厚
さ0.1μm、キャリア濃度1×1018cm-3のn−I
nP電流ブロック層15を成長し、続けてその上に厚さ
0.4μm、Fe濃度5×1017cm-3のFeドープ半
絶縁性InP電流ブロック層16を成長する。このと
き、Feドープ半絶縁性InP電流ブロック層16がp
−InPクラッド層11と接することがないように、n
−InP電流ブロック層15は、p−InPクラッド層
11のエッチング深さよりも厚く形成する。
マスクMをマスクとした選択成長により、前記溝内に厚
さ0.1μm、キャリア濃度1×1018cm-3のn−I
nP電流ブロック層15を成長し、続けてその上に厚さ
0.4μm、Fe濃度5×1017cm-3のFeドープ半
絶縁性InP電流ブロック層16を成長する。このと
き、Feドープ半絶縁性InP電流ブロック層16がp
−InPクラッド層11と接することがないように、n
−InP電流ブロック層15は、p−InPクラッド層
11のエッチング深さよりも厚く形成する。
【0015】次いで、図2(d)のように、SiO2 マ
スクMを除去し、厚さ1.5μm、キャリア濃度1×1
019cm-3のn−InP埋込層14を成長し、更にその
上に厚さ0.2μm、キャリア濃度1×1019cm-3の
n−InGaAsコンタクト層17を成長する。
スクMを除去し、厚さ1.5μm、キャリア濃度1×1
019cm-3のn−InP埋込層14を成長し、更にその
上に厚さ0.2μm、キャリア濃度1×1019cm-3の
n−InGaAsコンタクト層17を成長する。
【0016】しかる上で、図1に示したように、n−I
nGaAsコンタクト層17上にAuGeNiのn電極
18を形成した後、これらn電極18、コンタクト層1
7、埋込層14、クラッド層13を、活性層12、電流
ブロック層15,16を覆う以外の領域をフォトリソグ
ラフィ技術及びHClとH3 PO4 の混合液によりエッ
チングしてパターン形成する。そして、前記電流ブロッ
ク層15,16の両側の活性層12をH2 SO4 ,H2
O2 ,H2 Oの混合液によりエッチング除去し、これら
電流ブロック層15,16の両脇に空洞を形成する。そ
の後、p−InP基板10の裏面を研磨し、AuZnか
らなるp電極19を形成する。
nGaAsコンタクト層17上にAuGeNiのn電極
18を形成した後、これらn電極18、コンタクト層1
7、埋込層14、クラッド層13を、活性層12、電流
ブロック層15,16を覆う以外の領域をフォトリソグ
ラフィ技術及びHClとH3 PO4 の混合液によりエッ
チングしてパターン形成する。そして、前記電流ブロッ
ク層15,16の両側の活性層12をH2 SO4 ,H2
O2 ,H2 Oの混合液によりエッチング除去し、これら
電流ブロック層15,16の両脇に空洞を形成する。そ
の後、p−InP基板10の裏面を研磨し、AuZnか
らなるp電極19を形成する。
【0017】このような構成の半導体レーザでは、n−
InP埋込層14とは別にFeドープ半絶縁性InP電
流ブロック層16で活性層12が挟まれおり、かつこの
両脇に空洞が形成されているため、図4に示したSAC
M型レーザよりも素子容量を更に低減することができ、
高速変調動作を可能とする。また、3回の結晶成長工程
により半絶縁性電流ブロック層を形成しているため、電
流狭窄の効果を高め、しきい値電流を低減することが可
能となる。
InP埋込層14とは別にFeドープ半絶縁性InP電
流ブロック層16で活性層12が挟まれおり、かつこの
両脇に空洞が形成されているため、図4に示したSAC
M型レーザよりも素子容量を更に低減することができ、
高速変調動作を可能とする。また、3回の結晶成長工程
により半絶縁性電流ブロック層を形成しているため、電
流狭窄の効果を高め、しきい値電流を低減することが可
能となる。
【0018】更に、n−InP電流ブロック層15を設
けることで、Feドープ半絶縁性InP電流ブロック層
16からp−InPクラッド層11へのFeの外部拡散
を防止することができ、電流狭窄の効果を更に高めるこ
とが可能とされる。
けることで、Feドープ半絶縁性InP電流ブロック層
16からp−InPクラッド層11へのFeの外部拡散
を防止することができ、電流狭窄の効果を更に高めるこ
とが可能とされる。
【0019】因みに、図1の実施例では図4の素子容量
1.62pFに対し、0.5pFに低減することがで
き、変調動作も10GHz(3dB以上)から15GH
zに向上することが可能とされた。また、しきい値電流
も、共振器長250μm、20℃において、15mAか
ら10mAに低減することが可能とされた。
1.62pFに対し、0.5pFに低減することがで
き、変調動作も10GHz(3dB以上)から15GH
zに向上することが可能とされた。また、しきい値電流
も、共振器長250μm、20℃において、15mAか
ら10mAに低減することが可能とされた。
【0020】図3は本発明の第2実施例の断面図であ
る。この実施例では、n−InP基板20に構成したも
のであり、n−InP基板20上にn−InPクラッド
層21が形成され、その上にInGaAsP活性層22
がストライプ状に形成されている。そして、この活性層
22を挟むように、Feドープ半絶縁性InP電流ブロ
ック層26とn−InP電流ブロック層25との積層膜
がストライプ状に形成されている。更に、前記活性層2
2及び電流ブロック層25,26上に、p−InPクラ
ッド層23、p−InP埋込層24が幅広に形成されて
おり、この結果前記p−InPクラッド層23の下側で
前記電流ブロック層25,26の両脇に空洞が形成され
ている。そして、前記p−InP埋込層24上にp−I
nGaAsコンタクト層27、p電極28が形成されて
いる。また、前記n−InP基板20の裏面にはn電極
29が形成されている。
る。この実施例では、n−InP基板20に構成したも
のであり、n−InP基板20上にn−InPクラッド
層21が形成され、その上にInGaAsP活性層22
がストライプ状に形成されている。そして、この活性層
22を挟むように、Feドープ半絶縁性InP電流ブロ
ック層26とn−InP電流ブロック層25との積層膜
がストライプ状に形成されている。更に、前記活性層2
2及び電流ブロック層25,26上に、p−InPクラ
ッド層23、p−InP埋込層24が幅広に形成されて
おり、この結果前記p−InPクラッド層23の下側で
前記電流ブロック層25,26の両脇に空洞が形成され
ている。そして、前記p−InP埋込層24上にp−I
nGaAsコンタクト層27、p電極28が形成されて
いる。また、前記n−InP基板20の裏面にはn電極
29が形成されている。
【0021】この第2実施例の半導体レーザにおいて
も、Feドープ半絶縁性InP電流ブロック層26で活
性層22が挟まれおり、かつこの両脇に空洞が形成され
ているため、SACM型レーザよりも素子容量を更に低
減することができ、高速変調動作を可能とする。また、
3回の結晶成長工程により半絶縁性電流ブロック層を形
成しているため、電流狭窄の効果を高め、しきい値電流
を低減することが可能となる。
も、Feドープ半絶縁性InP電流ブロック層26で活
性層22が挟まれおり、かつこの両脇に空洞が形成され
ているため、SACM型レーザよりも素子容量を更に低
減することができ、高速変調動作を可能とする。また、
3回の結晶成長工程により半絶縁性電流ブロック層を形
成しているため、電流狭窄の効果を高め、しきい値電流
を低減することが可能となる。
【0022】また、n−InP電流ブロック層25を設
けることで、Feドープ半絶縁性InP電流ブロック層
26からp−InP埋込層24へのFeの外部拡散を防
止することができ、電流狭窄の効果を更に高めることが
可能とされる。
けることで、Feドープ半絶縁性InP電流ブロック層
26からp−InP埋込層24へのFeの外部拡散を防
止することができ、電流狭窄の効果を更に高めることが
可能とされる。
【0023】この第2実施例における製造方法は図2に
示した第1実施例の製造方法と半導体層の導電型を相違
させ、かつ電流ブロック層25,26の形成順序を相違
することで容易に製造することが可能である。
示した第1実施例の製造方法と半導体層の導電型を相違
させ、かつ電流ブロック層25,26の形成順序を相違
することで容易に製造することが可能である。
【0024】なお、前記各実施例は本発明の一部の例を
示したものであり、各層の膜厚やキャリア濃度、活性層
や溝の寸法等は適宜に変更することが可能である。ま
た、活性層は、InGaAsP或いはInGaAsであ
れば制限はなく、かつバルク構造でも量子井戸構造のい
ずれでもよい。
示したものであり、各層の膜厚やキャリア濃度、活性層
や溝の寸法等は適宜に変更することが可能である。ま
た、活性層は、InGaAsP或いはInGaAsであ
れば制限はなく、かつバルク構造でも量子井戸構造のい
ずれでもよい。
【0025】
【発明の効果】以上説明したように本発明は、ストライ
プ状にInGaAsPまたはInGaAsのバルクまた
は量子井戸構造を有する活性層の両側に、n−InP電
流ブロック層とFeドープ半絶縁性InP電流ブロック
層の積層構造が設けられるとともに、これら電流ブロッ
ク層の界面が前記活性層の側面に位置され、かつクラッ
ド層の間の電流ブロック層の外側の両脇は空洞とされて
いるので、静電容量が格段に低減され、高速変調動作が
可能とされる。また、n−InP層によってFeの拡散
が抑制されるので、電流狭窄効果を低下させることが防
止でき、しきい値電流の低減が可能となる。
プ状にInGaAsPまたはInGaAsのバルクまた
は量子井戸構造を有する活性層の両側に、n−InP電
流ブロック層とFeドープ半絶縁性InP電流ブロック
層の積層構造が設けられるとともに、これら電流ブロッ
ク層の界面が前記活性層の側面に位置され、かつクラッ
ド層の間の電流ブロック層の外側の両脇は空洞とされて
いるので、静電容量が格段に低減され、高速変調動作が
可能とされる。また、n−InP層によってFeの拡散
が抑制されるので、電流狭窄効果を低下させることが防
止でき、しきい値電流の低減が可能となる。
【0026】本発明の半導体レーザの製造方法は、第1
の導電型のInP基板上に、第1の導電型のInPクラ
ッド層を形成し、この上にInGaAsPまたはInG
aAsのバルクまたは量子井戸構造を有する活性層を形
成し、前記活性層の一部領域を挟む両側の領域にストラ
イプ状に溝を形成するようにエッチングし、かつこの溝
内にn−InP電流ブロック層とFeドープ半絶縁性I
nP電流ブロック層の積層構造を形成し、その上に少な
くとも第2の導電型のInPクラッド層を形成し、かつ
電流ブロック層の積層構造の両側の活性層をエッチング
除去してその部分に空洞を形成することで、前記半導体
レーザを容易に製造することが可能となる。
の導電型のInP基板上に、第1の導電型のInPクラ
ッド層を形成し、この上にInGaAsPまたはInG
aAsのバルクまたは量子井戸構造を有する活性層を形
成し、前記活性層の一部領域を挟む両側の領域にストラ
イプ状に溝を形成するようにエッチングし、かつこの溝
内にn−InP電流ブロック層とFeドープ半絶縁性I
nP電流ブロック層の積層構造を形成し、その上に少な
くとも第2の導電型のInPクラッド層を形成し、かつ
電流ブロック層の積層構造の両側の活性層をエッチング
除去してその部分に空洞を形成することで、前記半導体
レーザを容易に製造することが可能となる。
【図1】本発明の半導体レーザの第1実施例の断面図で
ある。
ある。
【図2】図1の半導体レーザの製造工程を工程順に示す
断面図である。
断面図である。
【図3】本発明の半導体レーザの第2実施例の断面図で
ある。
ある。
【図4】従来のSACM型半導体レーザの断面図であ
る。
る。
10 p−InP基板 11 p−InPクラッド層 12 InGaAsP活性層 13 n−InPクラッド層 14 n−InP埋込層 15 n−InP電流ブロック層 16 Feドープ半絶縁性InP電流ブロック層 17 n−InGaAsコンタクト層 18 n電極 19 p電極 20 n−InP基板 21 n−InPクラッド層 22 InGaAsP活性層 23 p−InPクラッド層 24 p−InP埋込層 25 n−InP電流ブロック層 26 Feドープ半絶縁性InP電流ブロック層 27 p−InGaAsコンタクト層 28 p電極 29 n電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−48194(JP,A) 特開 平7−22691(JP,A) Electron Lett.24[8 ](1988)P.452−454 第50回応用物理学会学術講演会予稿集 30P−ZG−2(1989)P.955
Claims (4)
- 【請求項1】 第1の導電型のInP基板上に、第1の
導電型のInPクラッド層を有し、この上にストライプ
状にInGaAsPまたはInGaAsのバルクまたは
量子井戸構造を有する活性層を有し、その上に第2の導
電型のInPクラッド層が積層されてなる半導体レーザ
において、前記活性層の両側にはn−InP電流ブロッ
ク層とFeドープ半絶縁性InP電流ブロック層の積層
構造が設けられるとともに、これら電流ブロック層の界
面が前記活性層の側面に位置され、かつ前記上層及び下
層のクラッド層の間の前記電流ブロック層の外側の領域
は空洞とされていることを特徴とする半導体レーザ。 - 【請求項2】 p−InP基板上に、p−InPクラッ
ド層を有し、この上にストライプ状にInGaAsPま
たはInGaAsのバルクまたは量子井戸構造を有する
活性層を有し、その上にn−InPクラッド層が積層さ
れてなる半導体レーザにおいて、前記活性層の両側には
下側のn−InP電流ブロック層と上側のFeドープ半
絶縁性InP電流ブロック層の積層構造が設けられてな
る請求項1に記載の半導体レーザ。 - 【請求項3】 n−InP基板上に、n−InPクラッ
ド層を有し、この上にストライプ状にInGaAsPま
たはInGaAsのバルクまたは量子井戸構造を有する
活性層を有し、その上にp−InPクラッド層が積層さ
れてなる半導体レーザにおいて、前記活性層の両側には
下側のFeドープ半絶縁性InP電流ブロック層と上側
のn−InP電流ブロック層の積層構造が設けられてな
る請求項1に記載の半導体レーザ。 - 【請求項4】 第1の導電型のInP基板上に、第1の
導電型のInPクラッド層を形成する工程と、この上に
InGaAsPまたはInGaAsのバルクまたは量子
井戸構造を有する活性層を形成する工程と、前記活性層
の一部領域を挟む両側の領域にストライプ状に溝を形成
するようにエッチングする工程と、この溝内にn−In
P電流ブロック層とFeドープ半絶縁性InP電流ブロ
ック層の積層構造を形成する工程と、その上に少なくと
も第2の導電型のInPクラッド層を形成する工程と、
前記電流ブロック層の積層構造の両側の前記活性層をエ
ッチング除去してその部分に空洞を形成する工程を含む
ことを特徴とする半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7028932A JP3001390B2 (ja) | 1995-01-26 | 1995-01-26 | 半導体レーザとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7028932A JP3001390B2 (ja) | 1995-01-26 | 1995-01-26 | 半導体レーザとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08204284A JPH08204284A (ja) | 1996-08-09 |
JP3001390B2 true JP3001390B2 (ja) | 2000-01-24 |
Family
ID=12262179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7028932A Expired - Lifetime JP3001390B2 (ja) | 1995-01-26 | 1995-01-26 | 半導体レーザとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3001390B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548194A (ja) * | 1991-08-09 | 1993-02-26 | Hitachi Ltd | 半導体レーザ及びその製造方法 |
-
1995
- 1995-01-26 JP JP7028932A patent/JP3001390B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
Title |
---|
Electron Lett.24[8](1988)P.452−454 |
第50回応用物理学会学術講演会予稿集 30P−ZG−2(1989)P.955 |
Also Published As
Publication number | Publication date |
---|---|
JPH08204284A (ja) | 1996-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3225942B2 (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
US20030179794A1 (en) | Ridge-waveguide semiconductor laser device | |
JPH08213691A (ja) | 半導体レーザ | |
US5398255A (en) | Semiconductor laser having buried structure on p-InP substrate | |
JPH10321958A (ja) | 光半導体装置及びその製造方法 | |
JPH1197799A (ja) | 半導体装置の製造方法 | |
JP2950028B2 (ja) | 光半導体素子の製造方法 | |
JP3001390B2 (ja) | 半導体レーザとその製造方法 | |
WO2021152686A1 (ja) | 光半導体装置とその製造方法 | |
JP2003234541A (ja) | 分布帰還型半導体レーザ素子 | |
JP4072938B2 (ja) | 半導体光素子及びその製造方法 | |
JP2917950B2 (ja) | 波長可変半導体レーザ及びその製造方法 | |
US5360763A (en) | Method for fabricating an optical semiconductor device | |
JP2748838B2 (ja) | 量子井戸半導体レーザ装置 | |
JP3241002B2 (ja) | 半導体レーザの製造方法 | |
JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
JPH09232666A (ja) | 半導体レーザ及び並列伝送用光送信モジュール | |
JP3295932B2 (ja) | 半導体レーザ素子 | |
JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
JP3251615B2 (ja) | 半導体レーザ装置 | |
JP2917695B2 (ja) | 光半導体素子の製造方法 | |
JPH0722692A (ja) | 半導体レーザ | |
JP3592730B2 (ja) | 半導体レーザ素子 | |
JP2002204030A (ja) | 導波路型光素子 | |
JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980623 |