JP2994659B2 - 多結晶半導体装置及びその製造方法 - Google Patents
多結晶半導体装置及びその製造方法Info
- Publication number
- JP2994659B2 JP2994659B2 JP1182985A JP18298589A JP2994659B2 JP 2994659 B2 JP2994659 B2 JP 2994659B2 JP 1182985 A JP1182985 A JP 1182985A JP 18298589 A JP18298589 A JP 18298589A JP 2994659 B2 JP2994659 B2 JP 2994659B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- polycrystalline semiconductor
- region
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、多結晶半導体装置及びその製造方法に係
り、特に太陽電池や薄膜トランジスタなどの能動素子を
多結晶半導体で形成するのに好適な多結晶半導体装置及
びその製造方法に関する。
り、特に太陽電池や薄膜トランジスタなどの能動素子を
多結晶半導体で形成するのに好適な多結晶半導体装置及
びその製造方法に関する。
(ロ)従来の技術 従来、能動素子は、通常、単結晶または多結晶シリコ
ンなどの半導体で構成されているため、自在に曲げるこ
とはできず、製造方法、使用方法が限られている。
ンなどの半導体で構成されているため、自在に曲げるこ
とはできず、製造方法、使用方法が限られている。
一方、非晶質シリコンを用いると、例えば、桑野幸徳
著「アモルファス」(講談社ブルーバックス、1985年)
の第129頁に紹介されているように、柔軟に曲げて使用
できる太陽電池が実現できる。これは、非晶質材料自体
の構造における柔軟性により可能となった。
著「アモルファス」(講談社ブルーバックス、1985年)
の第129頁に紹介されているように、柔軟に曲げて使用
できる太陽電池が実現できる。これは、非晶質材料自体
の構造における柔軟性により可能となった。
(ハ)発明が解決しようとする課題 しかしながら、非晶質材料は、結晶系材料に比べて、
キャリアの移動度や寿命の点で劣り、フレキシブルであ
っても素子特性は低かった。
キャリアの移動度や寿命の点で劣り、フレキシブルであ
っても素子特性は低かった。
本発明は、フレキシブルで且つ素子特性の優れた能動
素子を提供することをその課題とする。
素子を提供することをその課題とする。
(ニ)課題を解決するための手段 本発明の多結晶半導体装置は、耐熱性の可撓性基板上
に、多結晶半導体層が選択的に形成されると共に、この
多結晶半導体層を取り囲んで非晶質半導体層が形成され
てなる。
に、多結晶半導体層が選択的に形成されると共に、この
多結晶半導体層を取り囲んで非晶質半導体層が形成され
てなる。
また、本発明は、耐熱性の可撓性基板または該基板上
に形成された金属等の薄膜上の所定領域に、核形成サイ
トを形成した後、前記基板上に非晶質半導体層を積層形
成すると共に、前記核形成サイトを中心として多結晶半
導体層を形成する。
に形成された金属等の薄膜上の所定領域に、核形成サイ
トを形成した後、前記基板上に非晶質半導体層を積層形
成すると共に、前記核形成サイトを中心として多結晶半
導体層を形成する。
更に、本発明は、耐熱性の可撓性基板を選択的に加熱
急冷し、硬化領域を形成後、基板の硬化領域上に多結晶
半導体層を形成すると共に、基板の他の領域に非晶質半
導体層を形成する。
急冷し、硬化領域を形成後、基板の硬化領域上に多結晶
半導体層を形成すると共に、基板の他の領域に非晶質半
導体層を形成する。
(ホ)作用 本発明の多結晶半導体装置においては、多結晶半導体
層周囲の粒界部の非晶質相部分における構造柔軟性によ
って、素子全体のフレキシビリティが実現できると共
に、多結晶半導体の結晶粒の部分によって、高い素子特
性が実現できる。
層周囲の粒界部の非晶質相部分における構造柔軟性によ
って、素子全体のフレキシビリティが実現できると共
に、多結晶半導体の結晶粒の部分によって、高い素子特
性が実現できる。
また、基板または基板上に形成された金属上の所定領
域に核形成サイトを形成後、非晶質半導体層を積層形成
することで、能動素子を形成する領域には、核形成サイ
トを中心として多結晶半導体層が形成される。また、核
形成サイトから離間した部分には、非晶質半導体からな
る結晶粒界部が形成される。従って、基板上に容易に多
結晶半導体層と非晶質半導体が形成される。
域に核形成サイトを形成後、非晶質半導体層を積層形成
することで、能動素子を形成する領域には、核形成サイ
トを中心として多結晶半導体層が形成される。また、核
形成サイトから離間した部分には、非晶質半導体からな
る結晶粒界部が形成される。従って、基板上に容易に多
結晶半導体層と非晶質半導体が形成される。
更に、基板を選択的に加熱急冷し、基板に硬化領域を
形成することで、その領域上に形成される多結晶半導体
層へのひずみの発生が防止され、素子特性の良好な能動
素子を形成することができる。
形成することで、その領域上に形成される多結晶半導体
層へのひずみの発生が防止され、素子特性の良好な能動
素子を形成することができる。
(ヘ)実施例 以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例を示す断面図である。尚、
この実施例においては、能動素子として太陽電池を形成
する。
この実施例においては、能動素子として太陽電池を形成
する。
第1図において、(1)は膜厚25μm程度の純度99.9
%のアルミナ薄膜からなる可撓性基板であり、アルミナ
微粒子の焼結により形成される。
%のアルミナ薄膜からなる可撓性基板であり、アルミナ
微粒子の焼結により形成される。
(2)は基板(1)上にスパッタ法等により形成され
た裏面金属電極で、500ÅのAg、5000ÅのTiの2層構造
に形成される。
た裏面金属電極で、500ÅのAg、5000ÅのTiの2層構造
に形成される。
(3)はSnからなる核形成サイトで、基板(1)上に
選択的に設けられる。
選択的に設けられる。
(4)は柔軟な基板(1)の膜中に選択的に形成され
た硬化領域であり、例えば、核形成サイト(3)を基板
(1)上に形成する際に同時に形成される。すなわち、
例えば、Snからなる核形成サイト(3)を溶融Snからプ
ラズマ溶射法により基板(1)上に所定領域に塊状に形
成する。この溶射時に基板(1)を0℃以下に保持して
いると、Sn塊が付着する時、そのSn塊の下部に位置する
基板(1)は急加熱そして急冷されるため、アルミナ薄
板からなる基板(1)の膜中に硬度の高い硬化領域
(4)が形成される。
た硬化領域であり、例えば、核形成サイト(3)を基板
(1)上に形成する際に同時に形成される。すなわち、
例えば、Snからなる核形成サイト(3)を溶融Snからプ
ラズマ溶射法により基板(1)上に所定領域に塊状に形
成する。この溶射時に基板(1)を0℃以下に保持して
いると、Sn塊が付着する時、そのSn塊の下部に位置する
基板(1)は急加熱そして急冷されるため、アルミナ薄
板からなる基板(1)の膜中に硬度の高い硬化領域
(4)が形成される。
(5)はpn接合を内蔵する多結晶シリコン層、(6)
は非晶質シリコンからなる結晶粒界部である。多結晶シ
リコン層(5)および結晶粒界部(6)は、プラズマCV
D法および固相成長に形成される。すなわち、プラズマC
VD法による薄膜形成と、固相成長により、結晶成長は、
核形成サイト(3)を中心として進行し、硬化領域
(4)上に結晶粒が位置し、多結晶シリコン層(5)が
形成される。そして、核形成サイト(3)から離間した
部分には、多結晶シリコン層(5)を取り囲んで非晶質
シリコンからなる結晶粒界部(6)が形成される。
は非晶質シリコンからなる結晶粒界部である。多結晶シ
リコン層(5)および結晶粒界部(6)は、プラズマCV
D法および固相成長に形成される。すなわち、プラズマC
VD法による薄膜形成と、固相成長により、結晶成長は、
核形成サイト(3)を中心として進行し、硬化領域
(4)上に結晶粒が位置し、多結晶シリコン層(5)が
形成される。そして、核形成サイト(3)から離間した
部分には、多結晶シリコン層(5)を取り囲んで非晶質
シリコンからなる結晶粒界部(6)が形成される。
(7)はITO(酸化・インジウム・スズ)からなる透
明電極で、スパッタ法などにより形成される。
明電極で、スパッタ法などにより形成される。
本実施例において、結晶粒界部(6)は非晶質シリコ
ンで構成されているので、構造上の柔軟性を有し、第1
図に示すように、曲げることが可能となり、多数の結晶
粒界部(6)の柔軟性の効果の総和によって、フレキシ
ブルな多結晶シリコン太陽電池が実現できる。
ンで構成されているので、構造上の柔軟性を有し、第1
図に示すように、曲げることが可能となり、多数の結晶
粒界部(6)の柔軟性の効果の総和によって、フレキシ
ブルな多結晶シリコン太陽電池が実現できる。
第2図は本発明の製造方法の一実施例を各工程順に示
す断面図である。
す断面図である。
本実施例の製造方法につき第2図に従い説明すると、
まず、第2図(イ)に示すように、アルミナ微粒子を焼
結して形成した、純度99.9重量%のアルミナ薄板からな
る膜厚25μmの基板(1)上に、スパッタリング法によ
り、500ÅのAg、更にその上に5000ÅのTiの2層からな
る裏面金属電極(2)を形成する。
まず、第2図(イ)に示すように、アルミナ微粒子を焼
結して形成した、純度99.9重量%のアルミナ薄板からな
る膜厚25μmの基板(1)上に、スパッタリング法によ
り、500ÅのAg、更にその上に5000ÅのTiの2層からな
る裏面金属電極(2)を形成する。
続いて、第2図(ロ)に示すように、Snからなる核形
成サイト(3)を基板(1)に形成された金属電極
(2)の所定領域上に、溶融Snからプラズマ溶射法によ
り、塊状に設ける。この溶射時、基板(1)を0℃以下
に保持する。このSn塊が付着する時には、その下方に位
置する基板(1)は急加熱、急冷されるので、柔軟なア
ルミナ薄板膜中に硬化領域(4)が形成される。
成サイト(3)を基板(1)に形成された金属電極
(2)の所定領域上に、溶融Snからプラズマ溶射法によ
り、塊状に設ける。この溶射時、基板(1)を0℃以下
に保持する。このSn塊が付着する時には、その下方に位
置する基板(1)は急加熱、急冷されるので、柔軟なア
ルミナ薄板膜中に硬化領域(4)が形成される。
この核形成サイト(3)を形成する時、あらかじめ、
縦縞状にレイアウトすれば、一方向の柔軟性が高い素子
が実現できる。更に、形成する多結晶半導体層の位置制
御の精度を向上させるために、核形成サイト(3)同士
の中間位置の基板(1)に、選択的にArイオンビームを
照射して改質すること等で、核形成を阻害するサイトを
設けるとよい。
縦縞状にレイアウトすれば、一方向の柔軟性が高い素子
が実現できる。更に、形成する多結晶半導体層の位置制
御の精度を向上させるために、核形成サイト(3)同士
の中間位置の基板(1)に、選択的にArイオンビームを
照射して改質すること等で、核形成を阻害するサイトを
設けるとよい。
然る後、第2図(ハ)に示すように、基板(1)上に
pn接合を形成すべく、プラズマCVD法により薄膜を順次
積層形成する。
pn接合を形成すべく、プラズマCVD法により薄膜を順次
積層形成する。
その後、アニール等により固相成長を行う。この時、
結晶成長は核形成サイト(3)を中心に進行し、硬化領
域(4)上に結晶粒が位置し、pn接合を内蔵した多結晶
シリコン層(5)が形成される。そして、核形成サイト
(3)から離れた部分は、非晶質シリコンからなる結晶
粒界部(6)が形成される。
結晶成長は核形成サイト(3)を中心に進行し、硬化領
域(4)上に結晶粒が位置し、pn接合を内蔵した多結晶
シリコン層(5)が形成される。そして、核形成サイト
(3)から離れた部分は、非晶質シリコンからなる結晶
粒界部(6)が形成される。
続いて、第2図(ニ)に示すように、ITOからなる透
明電極(7)を多結晶シリコン層(5)、結晶粒界部
(6)上に、スパッタリング法により形成する。
明電極(7)を多結晶シリコン層(5)、結晶粒界部
(6)上に、スパッタリング法により形成する。
第3図は本発明の他の実施例を示す断面図で、能動素
子として薄膜トランジスタを形成している。
子として薄膜トランジスタを形成している。
図において、(11)は25μmのジルコニア薄膜からな
る基板で、焼結法により形成されている。(12)はゲー
ト電極となる膜厚2μmのTi層で、クラスタ・イオン・
ビーム法により、マスクを通して形成基板(11)上に形
成される。この時、基板(11)は0℃以下に保持され
る。従って、Tiクラスタ照射部のみが急加熱そして急冷
されるため、その下部の領域が選択的に硬化し、硬化領
域(13)が形成される。
る基板で、焼結法により形成されている。(12)はゲー
ト電極となる膜厚2μmのTi層で、クラスタ・イオン・
ビーム法により、マスクを通して形成基板(11)上に形
成される。この時、基板(11)は0℃以下に保持され
る。従って、Tiクラスタ照射部のみが急加熱そして急冷
されるため、その下部の領域が選択的に硬化し、硬化領
域(13)が形成される。
そして、マスクを介して、減圧熱CVD法により、基板
(11)上に膜厚2000Åの酸化シリコン層(14)と、膜厚
3000Åの非晶質シリコン層(15)が形成される。
(11)上に膜厚2000Åの酸化シリコン層(14)と、膜厚
3000Åの非晶質シリコン層(15)が形成される。
更に、Ar+レーザを用いた溶融再結晶化法により、非
晶質シリコン層(15)の一部を多結晶シリコン(16)に
変える。
晶質シリコン層(15)の一部を多結晶シリコン(16)に
変える。
アルミニウムからなるソース電極(17)およびドレイ
ン電極(18)が電子ビーム蒸着およびプラズマ・エッチ
ングにより設けられる。
ン電極(18)が電子ビーム蒸着およびプラズマ・エッチ
ングにより設けられる。
而して、本実施例において、トランジスタが形成され
ている硬化領域(13)以外の基板(11)の所では、柔軟
であるために、素子全体としては、多結晶シリコントラ
ンジスタアレイが実現できる。
ている硬化領域(13)以外の基板(11)の所では、柔軟
であるために、素子全体としては、多結晶シリコントラ
ンジスタアレイが実現できる。
尚、上述した実施例において、基板(1)としてアル
ミナ薄膜を用いたが、ジルコニアを含むセラミックまた
は、ポリイミドなどの樹脂性基板を用いることもでき
る。
ミナ薄膜を用いたが、ジルコニアを含むセラミックまた
は、ポリイミドなどの樹脂性基板を用いることもでき
る。
核形成サイト(3)として、Snを用いたが、シリコン
カーバイドを用いても良い。
カーバイドを用いても良い。
また、基板(1)の膜中に硬化領域(4)を設けた
が、膜中に設けず、例えば基板(1)の下地に強度を増
すため、硬度の高い物質を接着しても良い。
が、膜中に設けず、例えば基板(1)の下地に強度を増
すため、硬度の高い物質を接着しても良い。
更に、この硬度領域(4)は必ずしも必要でなく、省
略しても良い。ただし、この場合には、ひずみを吸収す
るために、多結晶半導体を厚く形成する必要がある。
略しても良い。ただし、この場合には、ひずみを吸収す
るために、多結晶半導体を厚く形成する必要がある。
多結晶半導体層(1)として、多結晶シリコンについ
て説明したが、GaAsや、GaP等を用いることもでき、多
結晶能動素子だけではなく発光素子も実現できる。
て説明したが、GaAsや、GaP等を用いることもでき、多
結晶能動素子だけではなく発光素子も実現できる。
(ト)発明の効果 本発明によれば、多結晶半導体層周囲に位置する粒界
部の非晶質構造柔軟性により、多結晶装置においても、
フレキシビリティが実現できると共に、多結晶半導体の
結晶部分によって半導体装置が構成でき素子特性も良好
なものが得られる。
部の非晶質構造柔軟性により、多結晶装置においても、
フレキシビリティが実現できると共に、多結晶半導体の
結晶部分によって半導体装置が構成でき素子特性も良好
なものが得られる。
また、基板または基板上に形成された金属上の所定領
域に核形成サイトを形成後、非晶質半導体層を積層形成
することで、能動素子を形成する領域には、核形成サイ
トを中心として多結晶半導体層が形成される。そして、
核形成サイトから離間した部分には非晶質半導体からな
る結晶粒界部が形成される。従って、基板上に容易に多
結晶半導体層と非晶質半導体を形成することができる。
域に核形成サイトを形成後、非晶質半導体層を積層形成
することで、能動素子を形成する領域には、核形成サイ
トを中心として多結晶半導体層が形成される。そして、
核形成サイトから離間した部分には非晶質半導体からな
る結晶粒界部が形成される。従って、基板上に容易に多
結晶半導体層と非晶質半導体を形成することができる。
更に、基板を選択的に加熱急冷することで、基板に硬
化領域を形成することで、その領域上に形成される多結
晶半導体層にひずみが発生することが防止され、素子特
性の良好な能動素子を形成することができる。
化領域を形成することで、その領域上に形成される多結
晶半導体層にひずみが発生することが防止され、素子特
性の良好な能動素子を形成することができる。
本発明は、フレキシブルな特徴を活かして、ロール・
ツー・ロール法のような低コスト製法の適用が可能であ
る。また、本質的に柔軟性を有するアモルファス材料と
のハイブリッド化を容易に図ることができる。
ツー・ロール法のような低コスト製法の適用が可能であ
る。また、本質的に柔軟性を有するアモルファス材料と
のハイブリッド化を容易に図ることができる。
第1図は本発明装置の一実施例を示す断面図、第2図は
本発明の製造方法の一実施例を各工程順に示す断面図、
第3図は本発明装置の他の実施例を示す断面図である。
本発明の製造方法の一実施例を各工程順に示す断面図、
第3図は本発明装置の他の実施例を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/20 H01L 31/04 H01L 29/78
Claims (3)
- 【請求項1】耐熱性の可撓性基板上に、多結晶半導体層
が選択的に形成されると共に、この多結晶半導体層を取
り囲んで非晶質半導体層が形成されてなる多結晶半導体
装置。 - 【請求項2】耐熱性の可撓性基板または該基板上に形成
された金属等の薄膜上の所定領域に、核形成サイトを形
成した後、前記基板上に非晶質半導体層を積層形成する
と共に、前記核形成サイトを中心として多結晶半導体層
を形成することを特徴とする多結晶半導体装置の製造方
法。 - 【請求項3】耐熱性の可撓性基板を選択的に加熱急冷
し、硬化領域を形成後、基板の硬化領域上に多結晶半導
体層を形成すると共に、基板の他の領域に非晶質半導体
層を形成することを特徴とする多結晶半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182985A JP2994659B2 (ja) | 1989-07-14 | 1989-07-14 | 多結晶半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182985A JP2994659B2 (ja) | 1989-07-14 | 1989-07-14 | 多結晶半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0346339A JPH0346339A (ja) | 1991-02-27 |
JP2994659B2 true JP2994659B2 (ja) | 1999-12-27 |
Family
ID=16127746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1182985A Expired - Fee Related JP2994659B2 (ja) | 1989-07-14 | 1989-07-14 | 多結晶半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2994659B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0541033A3 (en) * | 1991-11-08 | 1993-06-30 | Siemens Aktiengesellschaft | Process of fabrication of thin-film polycristalline silicon solar cells |
-
1989
- 1989-07-14 JP JP1182985A patent/JP2994659B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0346339A (ja) | 1991-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7192818B1 (en) | Polysilicon thin film fabrication method | |
JPS6281709A (ja) | 半導体装置の製造方法 | |
JPS62181419A (ja) | 多結晶シリコンの再結晶化法 | |
JPH0454375B2 (ja) | ||
JP2994659B2 (ja) | 多結晶半導体装置及びその製造方法 | |
TW594884B (en) | Laser re-crystallization method of low temperature polysilicon thin film transistor | |
JPH07102368A (ja) | 薄膜の形成方法 | |
US20040087064A1 (en) | Method of forming polysilicon thin film transistor | |
JPS58206163A (ja) | 薄膜半導体装置の製造方法 | |
JPH0311666A (ja) | 半導体集積回路装置 | |
JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
JPS58134476A (ja) | 薄膜トランジスタ | |
JPH0556314B2 (ja) | ||
JP3202342B2 (ja) | アレイ基板の製造方法 | |
JPH01283879A (ja) | 薄膜形半導体装置とその製造方法 | |
JPH05218367A (ja) | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 | |
JPH0722315A (ja) | 半導体膜の製造方法 | |
JPS6216509A (ja) | 半導体装置用基板の製造方法 | |
JPH03291972A (ja) | Mos型薄膜トランジスタ | |
JPH07142405A (ja) | 多結晶半導体膜およびその成膜方法 | |
JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
JPH0521344A (ja) | 薄膜トランジスタおよびその製法 | |
JPS62134922A (ja) | 半導体装置の製造方法 | |
JPS6395193A (ja) | 薄膜の再結晶化法 | |
JPS6352480A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |