JP2977832B2 - 音響式座標入力装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は音波を利用した面入力タイプの音響式座標入
力装置（以後、デジタイザーと呼ぶ）に関するもので、
特に音波を出力し座標の位置を指定する入力ペンがデジ
タイザー面上どこでも安定して入力できるための回路シ
ステムに関する。

〔従来の技術〕

コンピュータが普及するにつれ、その入力装置として
キーボードと共にデジタイザーは重要な役割を果たして
きた。最近は携帯用コンピューターやノートブックサイ
ズのワープロなども製品化され、小型のデジタイザーが
入力装置として組込まれるようになってきた。音波式デ
ジタイザーは回路はともかく構造が簡単であり、かつ入
力面もガラス、プラスティック等でよいなどの理由から
表示パネル上に形成するのに向いている。

音響式デジタイザーは、間欠的に発せられる音波を出
力するペンタイプの入力ペンと、その音波がデジタイザ
ー本体の受信マイクに到達するまでの空間伝搬時間を測
定し座標を読み取る本体とから構成される。この一組の
本体と入力ペンとは時間測定上常に同期がとられてい
る。つまり、入力ペンから音波が出力されるのと同期し
てデジタイザー本体側の時間計測がスタートし、その音
波がデジタイザー本体の複数の受信マイクに遅れて到達
するまでの時間をそれぞれ測定し、入力ペンの座標位置
を検出する。この時のスタートをかける同期信号は、入
力ペンとデジタイザー本体とが有線で接続されている場
合はどちらが発しても同じことであるが、入力ペンとデ
ジタイザーとが物理的に分離されている場合には、どち
らかが同期信号を発することになる。その場合その伝達
手段としてはいろいろあるが、電波、磁気が通常よく使
用される。また音波も可聴帯から超音波など数百K Hzに
までにのぼり各々のシステムに適した周波数で使われ
る。

次に図面を用いて従来の音響式デジタイザーの動作を
説明する。第６図（Ａ）は従来の音響式デジタイザーの
ブロック図である。601は音波を間欠的に発生させるた
めのタイミング回路であり、同時に時間測定の基準とな
るスタート信号の作成回路でもある同期信号発生回路で
ある。602は入力座標を指示する入力ペンであり、同期
信号に対し音波を発する手段、例えば圧電スピーカを含
んでいる。603はデジタイザーの入力面を示している。6
04、605が入力ペン602からの音波を受信するための音響
用のマイクである。606、607はマイクからの微小信号を
増幅する増幅回路、608、609はバンドパスフィルタ等を
含む波形成形回路である。611、612は受信信号を基準電
圧VRと比較するコンパレータである。610は直流基準電
圧VRを出力するスライスレベル発生回路である。613は
時間測定回路でカウンタとそのカウンタ値を記憶してお
くレジスタ及びコンピュータシステムとデータのやり取
りを行うためのインターフェース回路等で構成されてい
る。つまり２つのマイクよりえられる信号の到達時間を
それぞれ測定し、そのカウンタ値をコンピュータで読み
取ることができる。

今、スピーカが超音波振動子（例えば40K Hz）とする
と、同期信号発生回路601より同期パルスが入力ペン602
のスピーカを電気的にたたく。すると入力ペン602より4
0K Hzの音波が出力する。同期に時間測定回路613の測定
の開始を指示する。音波は入力面603上の空間を伝わ
り、マイク604とマイク605にそれぞれ入力ペン602の位
置に比例した伝搬時間で到達する。その到達した音波は
マイク604、605により電気信号に変換され波形成形され
た後、コンパレータ611、612で基準電圧VRをスライスレ
ベルとして検出され、時間測定回路613のカウントをス
トップするための信号SL、SRに変換される。マイク60
4、605に到達する時間をそれぞれTL、TRとすると、それ
に応じたカウンタ値が時間測定回路613内でセットされ
る。このカウンタ値をコンピュータが読み出すことより
二次元的位置を知ることができ、もし必要なら直交する
Ｘ−Ｙ座標に変換することも簡単である。あとは一般的
なマウス処理と同様に扱えばよい。

第６図（Ｂ）と第６図（Ｃ）に時間測定回路613の具
体的回路及びそのタイミングチャートを示す。

620はカウンタであり同期信号と関係するリセット信
号によりカウントを開始する。621、622はカウンタ620
の値を一時的に記憶するI/Oレジスタで、マイクに到達
したタイミングでカウンタ620よりラッチされる。またC
PUシステムより読み取り可能なI/Oポートも兼ねてい
る。623はコンパレータ611、612の出力信号SL、SR及び
同期信号を成形する成形回路で、同時にCPUシステム614
の制御信号とも関連動作する。例えば、デジタイザーが
データを得ると割り込み信号をCPUに出力したり、CPUか
らのステータスを読み取ったりする。624は成形回路623
とCPUシステム614とのインターフェース用I/Oポートで
ここではコントロールレジスタと呼んでおく。第６図
（Ｄ）にコンパレータの入力と出力の波形図を示してお
く。

〔発明が解決しようとする課題〕

しかしながら従来のシステムでは入力ペンの出力用ス
ピーカに効率の良さから超音波スピーカのごとくＱの高
い特性のものを用いると、共振しながら出力されるた
め、最初の数発のパルスは振幅が小さく、従って第６図
（Ｄ）の実線波形640のごとく、例えば２発目のパルス
が基準電圧VRでスライス（Ａ点）されるため、入力ペン
とマイクとの距離の違いからくる振幅の大小によりスラ
イスされるパルスの位相の位置のずれ（Ａ点→Ｂ点）及
び１パルス分のずれ（Ａ点→Ｃ点）等がおき、本来のマ
イクと入力ペンとの距離を正確に読み取るには誤差とな
り非常に精度の悪いものとなってしまう。

また前者を解決すべく第６図（Ｄ）のＡ点、Ｄ点のご
とく基準電圧VRを横切るときの立ち上がりの延長時間T1
と立ち下がりの遅延時間T2を測定しその平均をとること
より多少の振幅の変動を吸収できるが、これだと各マイ
クに対し二つのレジスタが必要となり、例えば16ビット
のカウンタがシステムの精度上必要なら64ビットものI/
Oレジスタが必要となりシステムの簡略化に反する。

本発明の目的は、上述の振幅の影響を取り去り、かつ
多少の振幅の影響があったにせよ振幅の影響のないレベ
ルでコンパレートすることにより、高精度のデジタイザ
ーシステムを提供するものである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明はマイクと入力ペ
ンとの距離の関数に応じた補正回路を追加し、かつ従来
の第１のコンパレータに更に第２のコンパレータを設
け、第１のコンパレータ出力は時間測定回路のストップ
信号としてでなく第２のコンパレータの動作をスタート
させ、第２のコンパレータは零クロスコンパレータとす
る構成とした。上述の補正回路とは、実際のデジタイザ
ー本体の各マイクと入力ペン先との距離に従って第１の
コンパレータの基準電圧VRを時間軸上で補正するかマイ
クの入力増幅のゲインをコントロールする。その補正情
報は、デジタイザーシステムに合わせて固定的に設定す
る場合と、実際のマイクと入力ペンとの距離を読み取っ
た入力振幅からコントロールする場合、そしてほとんど
のデジタイザーがCPUシステムと併合して使用されるこ
とから、前回に読み取った入力ペンの座標からソフト的
にマイクと入力ペンとの距離に応じた補正を計算し、補
正回路にフィードバックする構成である。

〔実施例１〕 本発明による実施例を図面をもとに説明する。第１図
（Ａ）はマイクと入力ペン先との距離とマイク出力の振
幅との関係を考慮し、固定的な基準電圧補正回路を導入
した場合の実施例である。101は同期信号発生回路、102
は入力ペン、103、104はマイク、105、106は増幅回路、
107、108は波形成形回路、109は時間測定回路であり従
来の技術で説明した如くである。110は波形成形回路10
7、108の出力信号波形と、マイクと入力ペンとの距離の
補正も考慮された基準電圧補正回路である。第１図
（Ｂ）は代表的信号の波形図であるが、波形123が基準
電圧補正回路110の出力信号を示し、単なる直流でなく
入力する音波の大きさにより、例えば入力ペンがマイク
に近いときはスライスレベルを高く遠い時は低くなるよ
うになっている。111、112は波形成形された入力音波信
号と基準電圧補正回路出力VREFとを入力とするコンパレ
ータである。113、114は波形成形された入力音波信号の
零クロス点を検出する零クロスコンパレータであり、コ
ンパレータ111、112の出力信号によりイネーブルとなり
動作開始する構成となっている。

第１図（Ｃ）は第１図（Ｂ）の波形123を得るための
基準電圧補正回路110の実施例である。Q1、Q2はPNPタイ
プのトランジスタを示し、130はコンパレータである。
第１図（Ｂ）の波形122のパルス幅TDは容量C1抵抗R1の
時定数τ１より得られる。

今、同期信号がQ1で加わるとその出力信号121は第１
図（Ｂ）のごとく＋側に引っ張られると同時に時定数τ
１に従って放電開始する。この信号と可変抵抗VRより得
られる電圧V1を入力するコンパレータ130により出力信
号122が得られる。この遅延時間TDはデジタイザーシス
テムにおける回路の遅延等の補正に用いられ、時定数τ
１可変抵抗VRどちらを調整してもかまわない。コンパレ
ータ130の出力信号122はトランジスタQ2を動作させるこ
とより全段同様に容量C2と抵抗R2より定まる時定数τを
もつ信号波形を作り出す。この時定数τがまさにマイク
と入力ペンとの距離の補正に寄与する。この実際の値は
システムの構成により最適化される。抵抗R3はVREFの波
形123の時定数τによる指数関数的放電時の到達電圧を
設定するもので、抵抗R2と抵抗R3の分割費により決まる
電圧V0となる。この電圧V0の値はシステムの雑音とマイ
クと入力ペンとの距離の最大値との関係で最適化され
る。以上の第１図（Ｃ）の回路より構成される基準電圧
補正回路110の出力VREFは、第１図（Ｂ）の波形123のご
とくシステムと及びマイクと入力ペンとの距離による影
響を考慮したコンパレータの基準電圧源となる。

次にコンパレータの動作を第１図（Ｂ）を用いて説明
する。第１図（Ａ）のコンパレータ111、112は、前述の
基準電圧補正回路110の出力VREF（波形123）と波形成形
された音波信号（波形124）とを比較する。従来ならこ
のコンパレータ出力（波形125）が時間測定回路109のカ
ウント動作のストップ信号となるが、本発明では第二の
零クロスコンパレータ113、114のイネーブル信号として
用いる。基準電圧補正回路110により振幅の大小の影響
をかなり取り除くことはできるが、位相の誤差をも完ぺ
きに取り除くには限界がある。本発明は高精度のデジタ
イザーを実現するため振幅の大小による位相の誤差を持
たない零クロス点に注目し、この零クロス点への到達時
間を測定するシステムとしている。つまり時間測定回路
へのカウントストップ信号は、音波信号が前段コンパレ
ータ111、112により検出されたパルスの電圧0Vを横切る
最初の立ち下がり零クロス点０で発生する。これにより
振幅の変動が生じても前段コンパレータにより吸収さ
れ、零クロスコンパレータは精度の良い情報を出力す
る。第１図（Ｂ）の波形125は前段コンパレータの出力
で、これを第１図（Ｃ）の類似回路で信号126に変換す
る。この信号は零クロスコンパレータの動作をオンする
信号となり、その零クロスコンパレータの出力は信号12
7のごとくなる。入力ペンがマイクから遠ざかったとき
は第１図（Ｂ）のごとく波形は小さくなるが、本システ
ムでは入力波形に合うスライスレベルを基準電圧補正回
路110が出力することにより、振幅が大きいときと同様
の動作により精度良く零クロスコンパレータ113、114は
ストップ信号（波形127）を出力し、結局は精度の良い
安定したデジタイザー動作を成し遂げる。

〔実施例２〕 実施例１では基準電圧補正回路にシステムに合う固定
的な補正を施したのに対し、実施例２では１サンプリン
グ時の入力振幅を直後のサンプリング時の基準電圧にフ
ィードバックする方式である。デジタイザーのサンプリ
ング周波数は通常入力ペンの動きに対し十分高いため前
後の入力ペンの位置は大きくは変化せず、従って常に前
回のサンプリングの振幅情報を基に基準電圧を作成する
ことより、マイクと入力ペンとの距離を常に最適に補正
することができる。第２図（Ａ）はそのブロック図を示
す。主な回路ブロックは実施例１と同じ動作をするので
説明を省く。但し基準電圧補正回路201、202は各々のマ
イクに対し存在し、それらの入力信号は同期信号のみな
らず各波形成形回路107、108の出力信号を入力とし、そ
のピーク電圧を基に次の測定の基準電圧VREFを作成す
る。従って２つの電圧VREFは入力ペンの位置により異な
り、各々のマイクと入力ペンとの距離に関係する電圧と
なる。第２図（Ｂ）に基準電圧補正回路201、202の１実
施例を、その動作波形を第２図（Ｃ）に示す。220はピ
ークホールド回路で、本システムでは波形成形された音
波入力のピーク電圧VPを出力する。毎回のクリア信号に
は同期信号を用いている。221は経験的にゲインが0.7程
度の増幅回路で、ピークホールド回路出力VPを増幅回路
出力VREF0に変換する。222は同期信号を1/2に分周する
分周器で、その出力はスイッチ223、224、225、226より
構成される切り換え回路を制御する。このスイッチ動作
により基準電圧VREFは測定したい音波信号の前回の音波
振幅により予測される電圧を出力し、コンパレータ11
1、112の基準電圧として入力される。この時の主な波形
を第２図（Ｃ）に示す。全体のデジタイザーシステムの
動作は実施例１と同様である。実施例１に対し回路ブロ
ックは増えるが定数の設定が少ないので有効である。

〔実施例３〕 実施例１、２では、基準電圧補正回路がCPUシステム
とは無関係に構成されていたのに対し、実施例３は通常
デジタイザーはCPUシステムと併用されることが多いこ
とから、そのCPUシステムを有効利用する場合の実施例
である。この場合CPUシステムとはコンピュータのメイ
ンCPUである場合とコンピュータとは別にデジタイザー
システム内に存在するCPUシステムの場合と２通り考え
られる。

第３図（Ａ）は実施例３のブロック図である。301、3
02は基準電圧VREFを作成する基準電圧補正回路である。
この基準電圧補正回路301、302は入力信号がビット入力
であるアナログデジタルコンバータを備えており、CPU
システムによって基準電圧VREFを制御可能である。30
3、304はCPUシステムと基準電圧補正回路とを接続する
入出力インターフェース回路で、レジスタ等で構成され
一般に呼ばれるI/Oポートである。実施例２に於いて、
基準電圧作成のための情報を音波信号の振幅より得たの
に対し、本実施例では入力ペンの位置はCPUシステムに
よって計算されることから逆にその結果を利用し、マイ
クと入力ペンとの距離に応じた基準電圧をデジタル的に
毎回補正する方式である。CPUのデジタイザーの演算に
かかる時間が増えるものの回路が少なくて済むことが特
徴である。またソフトによる補正を避けるのであれば、
基準電圧補正回路301、302のデジタルビット情報は時間
測定回路109のカウンタ出力が与えても良い。第３図
（Ｂ）に実施例３の主な波形を示しておく。基準電圧補
正回路以外の全体のデジタイザーシステムの動作は実施
例１と同様である。

〔実施例４〕 マイクと入力ペンとの距離による振幅の補正をCPUシ
ステムを利用して補正する別の方法として、単なる増幅
回路105、106に換えてプログラマブル増幅回路を設けた
場合の実施例を第４図（Ａ）に示す。610は従来の単な
る直流レベルの基準電圧VRを作成するスライスレベル発
生回路で、303、304は実施例３で説明した入出力インタ
ーフェース回路である。401、402は増幅回路のゲインを
デジタル的に制御可能なプログラマブル増幅回路であ
る。動作は実施例３と同様であり、CPUシステムにより
演算された補正情報を基準電圧補正回路でなく、プログ
ラマブル増幅機401、402にフィードバックする方式であ
る。第４図（Ｂ）にその簡単な波形図を示しておく。

〔実施例５〕 本発明に於いては、マイクを含むデジタイザー本体と
入力ペンとは有線で接続されている場合もワイヤレスの
場合も両方を含んで説明したが、実際は使いがってから
ワイヤレスであることが望ましい。その場合、同期信号
の伝達手段が課題となるが、最後にワイヤレス方式の場
合で同期信号の伝達手段として磁気を利用した場合の入
力ペンのシステムを１実施例として第５図に示す。

501は基準発振器を含む入力ペン内のタイミング発生
回路で、同期信号、音波信号を出力するパルス等を作成
する。音波の空間中の伝搬速度、座標の演算時間及び入
力ペンの最大移動速度から、音波及び同期信号の間欠的
周波数は100Hz〜数百Hzとなる。502は入力ペンのペン状
態検出回路で、マウスで例えるならクリック状態か否か
を検出し同期信号に変調する。例えば通常は同期信号が
200Hzならクリック時は400Hzとする。503は入力ペンの
先端の設置したコイル504を駆動するコイル用増幅回路
である。505は音波を出力するスピーカ506のスピーカ駆
動回路で、例えばスピーカに超音波振動子を用いた場合
には、数十ボルトの細いパルスを発生させ超音波スピー
カをたたく。当然、基本的には同期信号と音波はデジタ
イザー本体の磁気検出回路及び音波検出回路へ導かれ、
測定が開始する。磁気の検出には、例えば本体表面に平
坦なコイル510を設け、磁気の変化による電流を検出す
ることにより同期信号が得られる。511は磁気検出用の
増幅回路、512は雑音除去用フィルタ等を含む波形成形
回路で、実施例１〜４で説明した同期信号と同等の信号
を出力する。尚、本発明のすべての実施例に於いては２
つの受信部を持つ構成で説明したがそれに限るものでな
い。

〔発明の効果〕

以上、本発明の実施例を説明してきたが、本発明の基
本構成は、入力振幅の影響を最小限に減らすための補正
回路と、第１のコンパレータ及び第１のコンパレータに
よって制御される第２の零クロスコンパレータとを組み
合わせることにより、マイクに到達する音波の大小に影
響を受けないため測定誤差を非常に小さくでき、安定し
た高解像度のデジタイザーの達成できる。

【図面の簡単な説明】

第１図（Ａ）は本発明による実施例１のブロック図で、
第１図（Ｂ）は実施例１の波形図、第１図（Ｃ）は第１
図（Ａ）の基準電圧補正回路の回路図、第２図（Ａ）は
本発明による実施例２のブロック図、第２図（Ｂ）は第
２図（Ａ）の基準電圧補正回路の回路図、第２図（Ｃ）
は実施例２の主な波形図、第３図（Ａ）は本発明による
実施例３のブロック図、第３図（Ｂ）はその主な波形
図、第４図（Ａ）は本発明による実施例４のブロック
図、第４図（Ｂ）はその主な波形図、第５図は入力ペン
システムのブロック図、第６図（Ａ）は従来のシステム
のブロック図、第６図（Ｂ）は第６図（Ａ）の時間測定
回路の回路図、第６図（Ｃ）の従来のシステムの波形
図、第６図（Ｄ）はコンパレータの動作波形図である。 111、112……コンパレータ、 113、114……零クロスコンパレータ、 110、201、202、301、302……基準電圧補正回路、 401、402……プログラマブル増幅回路。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも、音波を発する入力ペンと、該
   音波を受信する二つ以上のマイク及び受信回路と、該受
   信回路の出力信号と基準電圧との比較を行うコンパレー
   タと、該コンパレータ出力と音波と同期した同期信号に
   より音波の伝播時間を検出する時間測定回路とからなる
   音響式座標入力装置において、同期信号と同期し時間軸
   上マイクと入力ペンとの距離に応じた電圧を発生する基
   準電圧補正回路を有し、前記コンパレータは第一のコン
   パレータと第二のコンパレータに分かれており、第一の
   コンパレータは受信回路の出力信号と前記基準電圧補正
   回路の出力信号との比較により第二のコンパレータの動
   作を一定期間許容する信号を出力し、第二のコンパレー
   タは第一のコンパレータ出力信号によって動作し、受信
   回路出力信号の零クロスコンパレータであることを特徴
   とする音響式座標入力装置。
2. 【請求項２】基準電圧補正回路は、その出力信号が指数
   関数的に立ち下がり始めるまでの時間を、同期信号を基
   準に第一の容量と抵抗より定まる時定数により決定し、
   第二の容量と抵抗によりその出力信号の立ち下がり時定
   数を決定し、かつ指数関数的に到達する電圧を第三の抵
   抗により決定することを特徴とする請求項１記載の音響
   式座標入力装置。
3. 【請求項３】基準電圧補正回路は、各受信回路出力を入
   力とするピークホールド回路と該ピークホールド回路の
   出力に接続されるゲイン１以下の増幅器と該増幅器出力
   を同期信号の周期毎に切り替えて出力するスイッチ回路
   とで構成され、かつ各受信回路にそれぞれ対応して設け
   られたことを特徴とする請求項１記載の音響式座標入力
   装置。
4. 【請求項４】基準電圧補正回路は、CPUシステムと接続
   されるI/Oポートを出力を入力とするデジタルコンバー
   タから構成され、かつ各受信回路にそれぞれに対応して
   設けられたことを特徴とする請求項１記載の音響式座標
   入力装置。
5. 【請求項５】各受信回路は、CPUシステムと接続されるI
   /Oポートの出力を入力とするプログラマブル増幅器を含
   んでいることを特徴とする請求項１記載の音響式座標入
   力装置。