JP2977430B2 - 反強誘電性液晶表示素子およびその製造方法 - Google Patents
反強誘電性液晶表示素子およびその製造方法Info
- Publication number
- JP2977430B2 JP2977430B2 JP33870593A JP33870593A JP2977430B2 JP 2977430 B2 JP2977430 B2 JP 2977430B2 JP 33870593 A JP33870593 A JP 33870593A JP 33870593 A JP33870593 A JP 33870593A JP 2977430 B2 JP2977430 B2 JP 2977430B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- antiferroelectric liquid
- display device
- crystal display
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
電性液晶表示素子およびその製造方法に関する。
niらによって発見された(A.D.L.Chandani et al.,Jpn.
J. Appl. Phys., 27,L729 (1988))。この反強誘電性
液晶を水平配向処理を施したセル厚が2μm程度のセル
内に注入した反強誘電性液晶表示素子の場合、ダイポー
ルは、層内ではセル厚方向に対して同じ方向に向いてい
るが、隣合う層では互いに逆方向を向き、層間でダイポ
ールが打ち消し合うように配向する。また、反強誘電性
液晶には、図15に示すように、反強誘電相AFと2つ
の強誘電相Fという3つの安定状態が存在する。したが
って、クロスニコル下でスメクティック層の法線が偏光
軸と一致するようにセルを配置すると、そのセルは電界
を印加しないときには消光し、セル厚方向に電界Eを印
加したときは、ダイポールがセル厚方向に対してすべて
揃った強誘電相に転移して明状態になる。
に示すように、DC印加電圧(横軸)に対する光透過率
(縦軸)に関して明確なしきい値を有するヒステリシス
が存在する。このため、この特性を利用することによ
り、マルチプレックス駆動のマトリックス表示が可能で
ある。例えば、バイアス電圧V0を常に印加し、選択期
間に電圧VDとVNを印加することにより、それぞれ明と
暗状態を表示することができる。
反強誘電性液晶表示素子の実用化に向けての大きな課題
の一つとして階調表示が挙げられる。従来の階調表示方
法には、大きく分けて以下の面積分割法と時間分割法と
アナログ階調法の3つが挙げられる。
し、明状態の面積と暗状態の面積の比率で中間調を表示
する方法である。時間分割法は、1画素において、明状
態を表示する時間と暗状態を表示する時間の比率で中間
調を表示する方法である。アナログ階調法は、図17に
示すように、反強誘電性液晶の相状態をスイッチングす
るための閾値Vthを画素内で異なるようにして、例え
ばVth1からVth2、または逆にVth2からVth1
になるようにして行う表示方法である。
極数が増加するためにLSIの数が増加しコストアップ
になることと、電極線幅が細くなるために電極抵抗が高
くなって信号になまりが生じることが問題となる。従っ
て、この方法で階調表示を実現するのは、好ましいやり
方とは言えない。また、時間分割法の場合には、高速の
ライン書き込み時間が要求され、それに見合う材料を開
発することは困難である。また、アナログ階調法の場合
には、実用に適した方法が未だに確率されていない。
種々の問題点があり、未だにフル階調の反強誘電性液晶
表示素子は商品化されていない。
決すべくなされたものであり、新しい実用的な階調表示
の実現が可能な反強誘電性液晶表示素子およびその製造
方法を提供することを目的とする。
表示素子は、少なくとも電極を有する一対の基板間に反
強誘電性液晶が設けられた反強誘電性液晶表示素子にお
いて、表示を行う各画素がマトリクス状に配され、各画
素の一部に接するか、あるいは画素内部に当る個所に絶
縁性の非液晶性物質からなる壁が形成され、前記壁に対
して概平行に施されるラビング処理によって配向制御方
向に垂直に成長するドメインを制御し、前記ドメインの
大きさを制御することによって階調表示を行い、そのこ
とにより上記目的が達成される。
記一対の基板が、絶縁性膜および/または配向制御層を
有する構成とすることができる。また、前記壁が無機系
絶縁膜、あるいは有機高分子膜、あるいは非透明性の物
質よりなる構成とすることができる。また、前記壁が基
板のラビング方向と平行になった構成とすることができ
る。また、前記壁が、各画素の反強誘電性液晶を複数の
部分に分割するよう形成されている構成とすることがで
きる。また、前記反強誘電性液晶がアクティブマトリッ
クス駆動によって、あるいは単純マトリックス駆動によ
って駆動される構成とすることができる。また、前記一
対の基板のうち一方は透明基板であり、他方の基板は単
結晶シリコン基板である構成とすることができる。
法は、少なくとも電極を有する一対の基板間に反強誘電
性液晶が設けられた反強誘電性液晶表示素子の製造方法
において、該一対の基板間に、少なくとも反強誘電性液
晶と光重合性モノマーとを含む混合物を介在させる工程
と、該混合物に、所定のパターンを持つフォトマスクを
用いて光照射し、光照射部分に絶縁性の非液晶性物質か
らなる壁を形成する工程とを含むので、そのことにより
上記目的が達成される。
の基板間に反強誘電性液晶を介在させ、該基板のそれぞ
れの電極によって構成される各画素において、絶縁性の
非液晶物質からなる壁を画素周辺部および/または画素
内部に有する反強誘電性液晶表示素子が提供される。
または強誘電相から反強誘電相へのスイッチング過程
は、電極端部から強誘電相または反強誘電相のドメイン
発生が始まり、電極内部に向かってドメインの成長が起
こることが知られている(M.John,K.Itho,J.Lee,Y.Ouch
i,H.Takezoe,A.Fukuda and T.Kitazume,Jpn.J.Appl.Ph
s.,29,L107(1990).)。電極端部においては電極内部に
比べて、電界のかかり方、液晶相の厚さ、配向状態など
が異なっているため、閾値が異なっていることが考えら
れる。そのため、上記ドメインの発生や成長が起こると
考えられる。
て、壁周辺の配向状態を変化させることにより、電極端
部と同等の閾値の差を生じさせるようにした。
して垂直方向になされることも知られている。したがっ
て、壁周辺で発生したドメインは、ラビング方向に対し
て垂直な方向に成長する。このため、壁をラビング方向
に対して垂直な方向に作製した場合、壁周辺で発生した
ドメインは互いのドメインとぶつかり合い一つになるの
で面積を制御できない。一方、壁をラビング方向に対し
て並行な方向に作製した場合、壁周辺で発生したドメイ
ンは近隣のドメインに影響されずにラビング方向に対し
て垂直な方向に成長できる。
変えることにより、ドメイン発生を制御できるようにす
る。また、駆動の際に、電界またはパルス幅の変調によ
りドメイン面積を制御する。これによって階調表示が可
能となる。したがって、本発明では、画素内に非液晶性
物質からなる壁を形成しており、電極を分割していない
ので、前述の画素分割法による場合のような欠点がな
い。
明する。
素子を示す平面図であり、図1(b)は図1(a)のB
−B′線による断面図、図1(c)は図1(a)のC−
C′線による断面図である。この液晶表示素子は、対向
配設された一対の基板1a、1bの間に反強誘電性液晶
6が挟まれた構成となっている。基板1aの反強誘電性
液晶6側には、電極2aと絶縁性膜3aと配向制御層4
aとが基板1a側からこの順に形成されている。もう一
方の基板1bの反強誘電性液晶6側には、電極2bと絶
縁性膜3bと配向制御層4bとが基板1b側からこの順
に形成されている。
反強誘電性液晶6は、シール材7により周囲が包囲され
て封止されている。また、反強誘電性液晶6は、絶縁性
の非液晶性物質からなる壁5にて複数領域に分断されて
いる。反強誘電性液晶6の厚み、つまりセル厚は、1〜
5μmがよく、特に1.2〜2μmが好ましい。
子の製造方法について説明する。
を形成する。基板1aと1bは、同一または異なった材
質のものを使用してもよいが、少なくとも一方は透明性
の基板を用いる必要がある。この基板1a、1bには、
例えばガラス基板、プラスティックフィルム、シリコン
基板などを使用することができる。また、電極2aと2
bは、同一または異なった材質のものを使用してもよい
が、少なくとも一方は透光性でなくてはならない。この
電極2a、2bには、透明性の場合、例えばInO3,
SnO2,ITO(Indium Tin Oxid
e)を使用でき、不透明性の場合は、Al,Ta,M
o,Ni,Au,Cu,Crなどを使用することができ
る。電極2a、2bの形成は、CVD(Chemica
l VaporDeposition)法あるいはスパ
ッタ法などにより所定のパターンに形成される。なお、
電極2a、2bの一方は、マトリクス状に配設された画
素電極であり、他方が基板のほぼ全面に形成された対向
電極となっている。また、この工程と前後して、画素電
極の周囲を通る状態で信号線や走査線が形成され、ま
た、スイッチング素子としての薄膜トランジスタ(TF
T)などが形成される。画素電極と対向電極との対向す
る部分で形成される画素の大きさは、画素電極の大きさ
や形状によって異なるが、102〜106μm2の範囲が
よく、特に250〜105μm2の範囲が好ましい。
3a、3bを形成する。絶縁性膜3aと3bは、同一ま
たは異なった材質のものを使用してもよく、また、一方
または両方とも形成を省略することもできる。この絶縁
性膜3a、3bには、例えばSiO2,SiNx,Al2
O3などの無機系薄膜、あるいはポリイミド、フォトレ
ジスト樹脂、高分子液晶などの有機系薄膜などを使用す
ることができる。絶縁性膜3a、3bが無機系の場合に
は、蒸着法、スパッタ法、CVD法、溶液塗布法などに
よって形成できる。また、有機系の場合には、有機物質
を溶かした溶液、またはその前駆体溶液を用いて、スピ
ンナー塗布法、浸漬塗布法、スクリーン印刷法、ロール
印刷法などで塗布し、所定の硬化条件(加熱、光照射)
で硬化させ形成することができる。あるいは、蒸着法、
スパッタ法、CVD法、LB(Langmuir−Bl
odgett)法などで形成することもできる。
層4a、4bを形成する。ただし、絶縁性膜の形成を省
略した場合には、電極の上に直接に配向制御層を形成す
る。配向制御層4aおよび4bは、同一または異なった
材質のものを使用してもよく、また、場合によっては一
方の形成は省略することもできる。この配向制御層4
a、4bとして無機系膜を形成する場合は、例えば酸化
ケイ素などを使用することができる。その成膜方法には
公知の方法が使用できるが、例えば、斜め蒸着法、回転
蒸着法などを使用することができる。また、配向制御層
4a、4bとして有機系膜を形成する場合は、ナイロ
ン、ポリビニールアルコール、ポリイミドなどを使用す
ることができ、通常この上をラビングする。また、絶縁
性膜3a、3bおよび配向制御層4a、4bとして高分
子液晶やLB膜などを使用する場合には、磁場により配
向させたり、スペーサーエッジ法による配向なども可能
である。さらには、SiO2,SiNxなどを蒸着法、ス
パッタ法、CDV法などによって成膜し、その上をラビ
ングする方法も使用することができる。
の一方に、絶縁性の非液晶性物質からなる壁5を形成す
る。壁5の形成は、ラビング方法と平行になるように行
うのが好ましいが、完全に平行である必要はなく、若干
傾いていてもよい。非液晶性物質には、閾値に影響を与
える材質であればよく、無機系、有機系などの種々の材
料を使用することができる。例えば、SiO2,Si
Nx,Ta2O5,Al2O3などの無機系膜をフォトリソ
グラフィーなどの方法でパターニングして形成すること
ができる。また、ブラックマトリックス用に使用される
エポキシ系,アクリル系,ノボラック系などの有機系膜
を所定のパターン形成して使用することもできる。な
お、本実施例では、図2に示すように、壁5は前述した
画素電極、つまり画素Aの各々の一辺の外側を通り、か
つ、ラビング方向と平行となるように形成している。
せ、両基板1a、1bの間に反強誘電性液晶6を注入す
る。または、一方の基板上に反強誘電性液晶6を載せて
おいてから、もう一方の基板で反強誘電性液晶6を挟む
ようにしてもよい。これにより、反強誘電性液晶表示素
子が製造される。
強誘電性液晶表示素子において、電界を印加すると、壁
5の周辺よりドメインの発生が起こり、発生したドメイ
ンが壁5から離れる方向に成長していく。このとき、印
加電圧を調整することによりドメインの面積が調節さ
れ、つまり画素全体に対するドメイン面積の比率が調節
され、フル階調の表示が可能となる。
り詳細に示す断面図である。この液晶表示素子は、アモ
ルファス(a−と略)Si半導体・TFTを用いたアク
ティブマトリクス基板と反強誘電性液晶を組み合わせた
ものである。ここで、31は基板、32はゲート電極、
33はゲート絶縁膜、34はa−Si半導体膜、44は
リンドープのn+−a−Si膜、35は絶縁膜、36は
ソース電極、37はドレイン電極、38は画素電極、3
9は絶縁膜、40は配向制御層、41は共通電極、42
は不透明膜、43は反強誘電性液晶、45は壁である。
ここで、42の不透明膜は無くてもよい。また、31の
基板上にカラーフィルタを形成してカラー表示を行うよ
うにしてもよい。
を、図3に示す部分が図4に示すようにマトリクスに設
けられた反強誘電性液晶表示素子を例に挙げて説明す
る。図4には、TFTを用いたアクティブマトリクス型
液晶表示素子の等価回路が示されており、1本の走査電
極G1,G2,…,Gn-1,Gn,Gn+1,Gn+2,…,Gl-
1,Glとk本の信号電極S1,S2,…,Sm,Sm+1,
…,Sk-1,Skがマトリクス状に形成され、その各交点
にTFTを配列したアクティブマトリクス基板に反強誘
電性液晶を組み合わせた液晶表示素子である。各交点の
TFTのゲート電極は走査電極に接続され、ソース電極
は信号電極に接続される。P1/1,P1/2,…,P1/m,
P1/m+1,…,Pn/1,Pn/2,…,Pn/k-1,Pn/k,…
などは各交点に形成されたTFTのドレイン電極に接続
された画素を示す。液晶を駆動する場合、走査線より信
号を送ってゲート電極Gに電界を印加し、TFTをオン
(ON)にする。これに同期させて信号線よりソース電
極Sに信号を送ると、ドレイン電極Dを通して液晶LC
に電荷が蓄積され、これによって生じる電界によって液
晶が応答する。
電極G1、信号電極S1には図5に示すような波形が送ら
れ、このとき画素に印加される電圧波形は図5に示すよ
うになる。反強誘電性液晶に電圧が印加されないときに
黒の表示が得られるように、偏光板を配置するものとす
る。
送ってTFTをオン(ON)にする。これに同期して、
走査電極G1に接続された画素に接続した信号電極から
は正の電圧+Vslを印加する。次のt1の時間にはG2
より信号を送ってTFTをオン(ON)にし、これに同
期させて信号電極から信号を送る。以下同様にして順次
n本目までの各走査電極に接続したTFTをオン(O
N)にしてゆく。
後、再びt1の時間、走査電極G1より信号を送ってTF
Tをオン(ON)にする。これに同期して、走査電極G
1に接続された画素に接続した信号電極からは負の電圧
−Vslを印加する。次のt1の時間にはG2より信号を
送ってTFTをオン(ON)にし、これに同期させて信
号電極から信号を送る。以下同様にして順次n本目まで
の各走査電極に接続したTFTをオン(ON)にしてゆ
く。
slのパルス電圧が印加されることになる。このパルス
電圧は、反強誘電相から強誘電相にスイッチングさせる
のに十分な値であり、これによって、画素の状態を明状
態にするわけである。
た後、再びt1の時間、走査電極G1より信号を送ってT
FTをオン(ON)にする。これに同期して、走査電極
G1に接続された画素に接続した信号電極からは負の電
圧−Vs2を印加する。この値は信号電極ごとに異な
り、求められる画素の表示状態によって値は決められ
る。次のt1の時間にはG2より信号を送ってTFTをオ
ン(ON)にし、これに同期させて信号電極から信号を
送る。以下同様にして順次n本目までの各走査電極に接
続したTFTをオン(ON)にしてゆく。
後、再びt1の時間、走査電極G1より信号を送ってTF
Tをオン(ON)にする。これに同期して、走査電極G
1に接続された画素に接続した信号電極からは正の電圧
+Vs2を印加する。この値は信号電極ごとに異なり、
求められる画素の表示状態によって値は決められる。次
のt1の時間にはG2より信号を送ってTFTをオン(O
N)にし、これに同期させて信号電極から信号を送る。
以下同様にして順次n本目までの各走査電極に接続した
TFTをオン(ON)にしてゆく。
後、再びt1の時間、走査電極G1より信号を送ってTF
Tをオン(ON)にする。これに同期して、信号電極か
らは0Vの電圧を印加する。以下同様にして順次n本目
までの各走査電極に接続したTFTをオン(ON)に
し、これに同期して、信号電極からは0Vの電圧を印加
する。
n+n本目までに行い、以下同様に1本目まで行う。
電性液晶6を注入等するようにしているが、本発明はこ
れに限らず、壁5を図6に示す方法によっても形成する
ことができる。
に、対向し、かつ、貼り合わせた一対の基板1a、1b
の間に、少なくとも反強誘電性液晶と光重合性モノマー
とを含む混合物を介在させる。混合物の一例としては、
例えばラウリルアクリレート10重量%とステアリルア
クリレート10重量%を溶媒中に溶解し、これにイルガ
キュア651(メルク社製)を0.5〜1重量%添加し
たものが該当する。
ターンのフォトマスクを使用して混合物に光を、光強度
が12mW/cm2となる状態で10〜15分間照射す
る。これによって、図6(c)に示すように、光照射部
分に非液晶性物質からなる壁5が形成され、他の部分に
反強誘電性液晶6が形成される。
に、壁5は前述した画素Aの各々の一辺の外側を通るよ
うに形成しているが、本発明はこれに限らない。図7〜
図10に、壁5の形成パターン例を示す。図7は壁5を
画素Aの外側に辺に沿って形成した例であり、(a)お
よび(b)は2辺に、ラビング方向に平行に形成した場
合、(c)は対向する2辺の壁5をラビング方向に平行
にして4辺全部に形成した場合である。図7(c)に示
すように、本発明は、ラビング方向に平行な壁5が各画
素Aにおいて1以上存在するように、壁5を形成すれば
よい。図8は壁5を画素Aの内部に形成した例である。
図9は壁5を画素Aの外側および内部に形成した例であ
る。なお、図2、図7および図9においては、壁5を画
素Aの外側に形成するようにしているが、本発明におい
ては、壁5は画素Aの辺の上に一部が存在するように形
成してもよい。要は、壁5の近傍部分からドメインの発
生が起こるようになっていればよい。また、壁5がラビ
ング方向に完全に平行となっていなくてもよく、多少傾
いていても支障はない。要は、ドメインが反強誘電性液
晶へ印加する電圧に応じた面積比率で成長するようにな
っていればよい。
方向としては、図10に示す3タイプが該当する。
(a)はパラレルラビング方式であり、一対の基板の両
方にラビング処理を施し、ラビング方向が同一になるよ
うに基板を貼り合わせる構成である。(b)はアンチパ
ラレルラビング方式であり、一対の基板の両方にラビン
グ処理を施し、ラビング方向が逆になるように基板を貼
り合わせる構成である。(c)は片ラビング方式であ
り、一対の基板の片方にのみラビング処理を施した構成
である。
リコンを使用することが可能である。図11は、単結晶
シリコンを基板に用いた場合の反強誘電性液晶表示素子
の構成を示す。この例では、基板上にシリコンゲートN
MOSのスイッチング回路を搭載した場合である。この
素子は、最下部に単結晶シリコン基板57を備え、この
単結晶シリコン基板57の上にフィールドシリコン酸化
膜56が形成されている。フィールドシリコン酸化膜5
6には一部、この図示例では2箇所に貫通孔56a、5
6bが開孔され、これらの貫通孔56a、56bの内部
と上縁部周りのフィールドシリコン酸化膜56の上表面
部分には、単結晶シリコン基板57の底部に達する状態
でそれぞれAl電極54c、54bが形成されている。
なお、このAl電極54c、54bの下の単結晶シリコ
ン基板57部分は、ソース領域58とドレイン領域59
となっている。
ート絶縁膜61とゲート電極60が配設されている。ゲ
ート電極60は、Al電極54c、54bと短絡しない
ように、その表面をシリコン酸化膜で被覆している。こ
のゲート電極60は、本図示例ではポリシリコンを使用
している。
ドシリコン酸化膜56の上には、保護膜55が形成され
ている。保護膜55は、単結晶シリコン基板57上に形
成したスイッチング用MOS回路を保護するためのもの
である。この保護膜55のAl電極54bの上の部分に
は貫通孔55aが開設され、保護膜55の上と貫通孔5
5aには底部がAl電極54bに達する状態で電極兼反
射膜54aが形成されている。この電極兼反射膜54a
は、本例では反射率の高いAlを用いている。また、電
極兼反射膜54aは、下部電極54bとのコンタクト抵
抗を低くするため、電極兼反射膜54aの形成後に熱処
理が必要だが、この時に電極兼反射膜54aの表面に凹
凸が生じ、反射率の低下をきたす。本例では、電極兼反
射膜54aの表面を平滑にし、反射率を高める目的で保
護膜55の形成後と、電極兼反射膜54aを形成した後
に行う熱処理後とそれぞれ表面を研磨し、平滑となる処
理を行っている。
ない配向制御層を形成後、下面全面に透明対向電極52
が形成され、しかる後、図示しない配向制御層を形成し
た透明ガラス基板51が対向配設され、この透明ガラス
基板51と上述した単結晶シリコン基板57との間に、
反強誘電性液晶53と壁62が形成されている。透明ガ
ラス基板51は光入射側として使用される。
晶表示素子においては、単結晶シリコン基板57を用い
ているので、IC技術をそのまま液晶表示素子に適用可
能である。つまり、微細加工技術、高品質薄膜形成技
術、高精度不純物導入技術、結晶欠陥制御技術、製造技
術と装置、回路設計技術、CAD技術など高度に発達し
た先端技術が適用できることになる。加えて、既設のI
C工場のクリーンルームで、他のICと同時に製造でき
るため、新たな設備投資を殆ど要せず、製造コストを低
くできる利点がある。
SIによる駆動方法を以下に説明する。
一例を示す。Q1は液晶に電圧を印加するトランジスタ
であり、ゲート電位とドレイン電位とはほぼ直線的な関
係を示す性能を持つトランジスタを利用することが望ま
しい。また、液晶に直接電圧を供給するため、液晶には
スイッチング時の耐圧が必要である。Q2はデータ信号
をQ1に供給するトランジスタである。このトランジス
タはオフ(OFF)時のリーク電流が少ないことが望ま
しい。CsはQ1のデータ信号を保持する為の補助容量
である。データ線に信号を入れ、ゲート線に電圧を印加
し、Q2をオン(ON)させると、データ信号がQ1に印
加される。同時にCsに信号が保持される。Q1はデー
タ信号に対応した電圧を液晶に印加し、反強誘電性液晶
をスイッチングさせる。
(OFF)後もそのまま保持される。このように、本例
の回路を用いると、液晶材料の抵抗値が低い場合および
自発分極が大きい場合でも良好な表示品位を得ることが
できる。反強誘電性液晶には、図13に示すような電圧
波形を印加する。最初の2つのパルス、即ちτ1の幅の
V1および−V1の電圧によって反強誘電相から強誘電相
へスイッチングさせ、明状態にする。次のτ2の幅の−
V2およびV2の電圧は画素の求められる明るさによって
変える。
向部分で画素が形成される場合について説明したが、本
発明はこれに限らず、図14に示す大容量マトリックス
の表示素子にも適用可能である。図14の表示素子は、
上側基板に形成した配線S1、S2、S3、S4、S5
…と、下側基板に形成した配線L1、L2、L3、L
4、L5とを交差するように両基板が対向配設され、両
配線S1等とL1等との対向する部分で画素が形成され
る構成となっている。その画素に対応して壁を形成すれ
ばよい。
素の周辺部および/または内部に壁が形成されており、
これにより閾値の差が生じて階調表示が可能となる。ま
た、画素電極を分割して駆動する必要がないため、従来
構成の駆動回路を使用することが可能であり、コストの
低廉化が図れる。また、画素の周辺部に壁を形成した場
合、画素でない領域からの光の漏れを抑制でき、壁はブ
ラックマトリクスとしても機能させ得る。また、本発明
の製造方法による場合には、一対の基板間に混合物を介
在させ、その混合物に光を照射するだけでよく、製造が
簡単に行える。また、この場合には、壁が一対の基板の
両方に固着した状態に形成されるため、セル厚の均一性
や耐ショック性に優れた構造となる。
平面図、(b)は(a)のB−B′線による断面図、
(c)は(a)のC−C′線による断面図である。
て形成した壁を示す平面図である。
す断面図である。
強誘電性液晶表示素子の等価回路図である。
の電圧波形の例を示す図である。
である。
能な基板のラビング状態を示す図である。
示素子を示す模式図である。
ためのスイッチング回路を示す等価回路図である。
電圧波形を示す図である。
素子を示す平面図である。
るための模式図である。
きの印加電圧と光透過率との関係を示す図でる。
調法により駆動する場合の駆動原理を説明するための図
である。
Gl-1,Gl 走査電極 S1,S2,…,Sm,Sm+1,…,Sk-1,Sk 信号電
極 P1/1,P1/2,…,P1/m,P1/m+1,…,Pn/1,
Pn/2,…,Pn/k-1,Pn/k,… 画素 51 ガラス基板 52 対向電極 53 反強誘電性液晶 54a 電極兼反射膜 54b Al電極 54c Al電極 55 保護膜 56 フィールドシリコン酸化膜 56a 貫通孔 56b 貫通孔 57 単結晶シリコン 58 ソース領域 59 ドレイン領域 60 ゲート電極 62 壁
Claims (11)
- 【請求項1】 少なくとも電極を有する一対の基板間に
反強誘電性液晶が設けられた反強誘電性液晶表示素子に
おいて、 表示を行う画素がマトリクス状に配され、各画素の一部
に接するか、あるいは画素内部に当る個所に絶縁性の非
液晶性物質からなる壁が形成され、前記壁に対して概平
行に施されるラビング処理によって配向制御方向に垂直
に成長するドメインを制御し、前記ドメインの大きさを
制御することによって階調表示を行うことを特徴とする
反強誘電性液晶表示素子。 - 【請求項2】 前記一対の基板が、絶縁性膜および/ま
たは配向制御層を有する請求項1記載の反強誘電性液晶
表示素子。 - 【請求項3】 前記壁が無機系絶縁膜よりなる請求項1
または2に記載の反強誘電性液晶表示素子。 - 【請求項4】 前記壁が有機高分子膜よりなる請求項1
または2に記載の反強誘電性液晶表示素子。 - 【請求項5】 前記壁が非透明性の物質よりなる請求項
1乃至4のいずれかに記載の反強誘電性液晶表示素子。 - 【請求項6】 前記壁が基板のラビング方向と平行にな
っている請求項1乃至5のいずれかに記載の反強誘電性
液晶表示素子。 - 【請求項7】 前記壁が、各画素の反強誘電性液晶を複
数の部分に分割するよう形成されている請求項1乃至6
のいずれかに記載の反強誘電性液晶表示素子。 - 【請求項8】 前記反強誘電性液晶がアクティブマトリ
ックス駆動によって駆動される請求項1乃至7のいずれ
かに記載の反強誘電性液晶表示素子。 - 【請求項9】 前記反強誘電性液晶が単純マトリックス
駆動によって駆動される請求項1乃至7のいずれかに記
載の反強誘電性液晶表示素子。 - 【請求項10】 前記一対の基板のうち一方は透明基板
であり、他方の基板は単結晶シリコン基板である請求項
1乃至7のいずれかに記載の反強誘電性液晶表示素子。 - 【請求項11】 少なくとも電極を有する一対の基板間
に反強誘電性液晶が設けられた反強誘電性液晶表示素子
の製造方法において、 該一対の基板間に、少なくとも反強誘電性液晶と光重合
性モノマーとを含む混合物を介在させる工程と、 該混合物に、所定のパターンを持つフォトマスクを用い
て光照射し、光照射部分に絶縁性の非液晶性物質からな
る壁を形成する工程とを含む反強誘電性液晶表示素子の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33870593A JP2977430B2 (ja) | 1993-12-28 | 1993-12-28 | 反強誘電性液晶表示素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33870593A JP2977430B2 (ja) | 1993-12-28 | 1993-12-28 | 反強誘電性液晶表示素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07199195A JPH07199195A (ja) | 1995-08-04 |
JP2977430B2 true JP2977430B2 (ja) | 1999-11-15 |
Family
ID=18320696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33870593A Expired - Fee Related JP2977430B2 (ja) | 1993-12-28 | 1993-12-28 | 反強誘電性液晶表示素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2977430B2 (ja) |
-
1993
- 1993-12-28 JP JP33870593A patent/JP2977430B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07199195A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960010723B1 (ko) | 전기광학장치 | |
US5594569A (en) | Liquid-crystal electro-optical apparatus and method of manufacturing the same | |
US5539546A (en) | Ferroelectric liquid crystal display device in which partition walls formed on an electrode create differently sized partition areas for gray scale | |
JP3634249B2 (ja) | 液晶表示装置およびその表示方法 | |
EP0552045B1 (en) | Method of driving antiferroelectric liquid crystal device | |
JPH09138428A (ja) | 液晶表示装置 | |
JP2977430B2 (ja) | 反強誘電性液晶表示素子およびその製造方法 | |
JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2003050397A (ja) | 配向膜を備えた基板とその製造方法 | |
JP3028271B2 (ja) | 液晶表示素子及びその製造方法 | |
JP2990232B2 (ja) | 液晶電気光学装置 | |
JPS63311235A (ja) | 液晶電気光学装置作製方法 | |
JP3039170B2 (ja) | 強誘電性液晶表示素子の駆動方法 | |
JP3161707B2 (ja) | 電気光学装置 | |
JPH052210B2 (ja) | ||
JP3431875B2 (ja) | アクティブマトリクス型表示装置 | |
JP3431874B2 (ja) | 投射型ディスプレイおよび反射型ディスプレイ | |
KR19990037504A (ko) | 액정소자의 구동방법, 공간 광변조소자 및 그의 구동방법 | |
JP3000200B2 (ja) | 電気光学装置 | |
JP3566616B2 (ja) | アクティブマトリクス型表示装置 | |
JPS62100739A (ja) | 液晶表示装置 | |
JP2000029000A (ja) | 反強誘電性液晶表示装置の駆動方法 | |
JP2809567B2 (ja) | 強誘電性液晶表示装置 | |
JP3566617B2 (ja) | 電気光学装置 | |
JPH0266521A (ja) | アクティブデバイス及びアクティブマトリクスディスプレイ及びアクティブマトリクスディスプレイの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |