JP3028271B2 - 液晶表示素子及びその製造方法 - Google Patents
液晶表示素子及びその製造方法Info
- Publication number
- JP3028271B2 JP3028271B2 JP5193001A JP19300193A JP3028271B2 JP 3028271 B2 JP3028271 B2 JP 3028271B2 JP 5193001 A JP5193001 A JP 5193001A JP 19300193 A JP19300193 A JP 19300193A JP 3028271 B2 JP3028271 B2 JP 3028271B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- crystal display
- ito film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン等に利用
される液晶表示素子に関し、特に強誘電性液晶を用いて
階調表示を行なう液晶表示素子に関するものである。
される液晶表示素子に関し、特に強誘電性液晶を用いて
階調表示を行なう液晶表示素子に関するものである。
【０００２】
【従来の技術】従来のアクティブマトリクス駆動方式を
用いた液晶テレビジョンパネルでは、薄膜トランジスタ
（ＴＦＴ）を画素毎にマトリクス配置し、前記ＴＦＴに
ゲートパルスを印加してソースとドレイン間を導通状態
とし、同時に映像信号がソースより印加されてキャパシ
タに蓄積され、この蓄積された映像信号に対応して液晶
（例えばＴＮ液晶）が駆動するものである。また、上記
映像信号の電圧を変調することによって同時に階調表示
を行なうことができる。
用いた液晶テレビジョンパネルでは、薄膜トランジスタ
（ＴＦＴ）を画素毎にマトリクス配置し、前記ＴＦＴに
ゲートパルスを印加してソースとドレイン間を導通状態
とし、同時に映像信号がソースより印加されてキャパシ
タに蓄積され、この蓄積された映像信号に対応して液晶
（例えばＴＮ液晶）が駆動するものである。また、上記
映像信号の電圧を変調することによって同時に階調表示
を行なうことができる。
【０００３】このようなアクティブマトリクス駆動方式
を用いた液晶テレビジョンパネルは、使用するＴＦＴが
複雑な構造を有しているため、製造時の工程数が多く、
コストが嵩むという問題が有った。また、ＴＦＴを構成
している薄膜半導体（例えばポリシリコン、アモルファ
スシリコン）を広い面積にわたって被膜形成することは
困難である。
を用いた液晶テレビジョンパネルは、使用するＴＦＴが
複雑な構造を有しているため、製造時の工程数が多く、
コストが嵩むという問題が有った。また、ＴＦＴを構成
している薄膜半導体（例えばポリシリコン、アモルファ
スシリコン）を広い面積にわたって被膜形成することは
困難である。
【０００４】一方、低コストで製造できる表示素子とし
て、パッシブマトリクス駆動方式の表示素子が知られて
いる。この表示素子では、走査線数（Ｎ）が増大するに
従って１画面（１フレーム）を走査する間に一つの選択
点に有効な電界が印加されている時間（デユーティー
比）が１／Ｎの割合で減少し、その結果クロストークが
発生する。更に、高コントラストの画像とならない等の
問題点がある上、デューティー比が小さくなると各画素
の階調を電圧変調により制御することが困難となるなど
高密度数の表示パネル、特に液晶テレビジョンパネルに
は適していない。
て、パッシブマトリクス駆動方式の表示素子が知られて
いる。この表示素子では、走査線数（Ｎ）が増大するに
従って１画面（１フレーム）を走査する間に一つの選択
点に有効な電界が印加されている時間（デユーティー
比）が１／Ｎの割合で減少し、その結果クロストークが
発生する。更に、高コントラストの画像とならない等の
問題点がある上、デューティー比が小さくなると各画素
の階調を電圧変調により制御することが困難となるなど
高密度数の表示パネル、特に液晶テレビジョンパネルに
は適していない。
【０００５】このような従来のＴＮ液晶が持つ根本的な
問題点を解決するものとして、クラークとラガーウォル
らが米国特許第４３６７９２４号明細書などで双安定性
を持つ強誘電性液晶（ＦＬＣ）素子が提案している。こ
のＦＬＣ素子は理想的には２つの安定状態のいずれかに
安定しようとして中間的な分子位置をとらないため、階
調表現には不向きであると考えられてきた。これに対
し、画素分割法に代表されるようなデジタル的な手法に
よる階調表示、或いは駆動波形による階調表示等が行な
われている。
問題点を解決するものとして、クラークとラガーウォル
らが米国特許第４３６７９２４号明細書などで双安定性
を持つ強誘電性液晶（ＦＬＣ）素子が提案している。こ
のＦＬＣ素子は理想的には２つの安定状態のいずれかに
安定しようとして中間的な分子位置をとらないため、階
調表現には不向きであると考えられてきた。これに対
し、画素分割法に代表されるようなデジタル的な手法に
よる階調表示、或いは駆動波形による階調表示等が行な
われている。
【０００６】しかしながらこのデジタル的な手法による
階調表示法では解像度が低下してしまい、ＨＤＴＶ対応
等の高解像度ディスプレイには向かない。更に、画素分
割数を上げずに輝度階調数を大きくすることは困難であ
る。また１画素階調表示のために多数の駆動電極を必要
とし、複雑な演算処理回路も必要となり、製造歩留が低
下してしまう。
階調表示法では解像度が低下してしまい、ＨＤＴＶ対応
等の高解像度ディスプレイには向かない。更に、画素分
割数を上げずに輝度階調数を大きくすることは困難であ
る。また１画素階調表示のために多数の駆動電極を必要
とし、複雑な演算処理回路も必要となり、製造歩留が低
下してしまう。
【０００７】このようなＦＬＣ素子の階調表示の問題を
解決する手段として、電極表面に凹凸を設け、液晶層に
かかる電界強度を変えることにより階調表示を行なう方
法が提案されている。
解決する手段として、電極表面に凹凸を設け、液晶層に
かかる電界強度を変えることにより階調表示を行なう方
法が提案されている。
【０００８】
【発明が解決しようとする課題】上記凹凸を電極に設け
るには、ＩＴＯ（インジウムスズ酸化物）を部分的にエ
ッチングしている。しかしながら大面積で均一な結晶状
態のＩＴＯ膜を部分的にエッチングすると、エッチング
分布及びプロセスマージンの制御が困難なことから、精
度良く凹凸表面が作れず、表示品質の高い階調表示を行
なうことができなかった。
るには、ＩＴＯ（インジウムスズ酸化物）を部分的にエ
ッチングしている。しかしながら大面積で均一な結晶状
態のＩＴＯ膜を部分的にエッチングすると、エッチング
分布及びプロセスマージンの制御が困難なことから、精
度良く凹凸表面が作れず、表示品質の高い階調表示を行
なうことができなかった。
【０００９】本発明はこのような問題点に鑑み、精度の
高い凹凸電極を有するＦＬＣ表示素子と、その製造方法
を提供することを目的とする。
高い凹凸電極を有するＦＬＣ表示素子と、その製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の第１は、対向配
置した一対の電極基板間に強誘電性液晶を挟持し、それ
ぞれの電極基板に設けた走査電極群と情報電極群との交
差部を画素とする液晶表示素子であって、上記電極群の
少なくとも一方の電極を構成する化合物が２つの異なる
結晶状態を有し、且つ該電極が液晶側に凹凸を有するこ
とを特徴とする液晶表示素子であり、第２は第１の液晶
表示素子の製造方法であって、少なくとも一方の電極の
製造工程において、該電極を構成する化合物を一方の結
晶状態で基板上に積層した後、異なる結晶状態で該化合
物を積層し、後者の化合物をパターニングすることによ
り、電極表面に凹凸を形成することを特徴とする液晶表
示素子の製造方法である。
置した一対の電極基板間に強誘電性液晶を挟持し、それ
ぞれの電極基板に設けた走査電極群と情報電極群との交
差部を画素とする液晶表示素子であって、上記電極群の
少なくとも一方の電極を構成する化合物が２つの異なる
結晶状態を有し、且つ該電極が液晶側に凹凸を有するこ
とを特徴とする液晶表示素子であり、第２は第１の液晶
表示素子の製造方法であって、少なくとも一方の電極の
製造工程において、該電極を構成する化合物を一方の結
晶状態で基板上に積層した後、異なる結晶状態で該化合
物を積層し、後者の化合物をパターニングすることによ
り、電極表面に凹凸を形成することを特徴とする液晶表
示素子の製造方法である。
【００１１】以下、液晶表示素子において広く用いられ
ているＩＴＯを例に挙げて説明する。
ているＩＴＯを例に挙げて説明する。
【００１２】本発明は、２つの異なる結晶状態でＩＴＯ
を積層成膜し、両状態のエッチング特性の違いを利用し
て、上層のみをパターニングし、凸部を形成するもので
ある。具体的には、ガラス基板上にＩＴＯ膜を成膜す
る。このＩＴＯ膜は多結晶化していることが必須条件で
ある。そしてこの多結晶化したＩＴＯ膜をフォトリソ、
エッチング工程によりパターニングする（画素間隙形成
のため）。この多結晶ＩＴＯ膜をエッチングするには、
強酸（ＨＣｌ＋ＦｅＣｌ3 混合液及びＨＩ等）を用い
る。その後更に非結晶化（アモルファス）ＩＴＯ膜を成
膜する。そしてフォトリソ、エッチング工程によりＩＴ
Ｏ膜上にアモルファスＩＴＯ膜パターンを形成する。こ
のアモルファスＩＴＯ膜のエッチングには弱酸であるシ
ュウ酸を用いる。上記多結晶ＩＴＯ膜は弱酸ではエッチ
ングできないため、多結晶ＩＴＯ膜上のアモルファスＩ
ＴＯ膜をシュウ酸で選択的にエッチングすることがで
き、精度良く凹凸を形成することができる。
を積層成膜し、両状態のエッチング特性の違いを利用し
て、上層のみをパターニングし、凸部を形成するもので
ある。具体的には、ガラス基板上にＩＴＯ膜を成膜す
る。このＩＴＯ膜は多結晶化していることが必須条件で
ある。そしてこの多結晶化したＩＴＯ膜をフォトリソ、
エッチング工程によりパターニングする（画素間隙形成
のため）。この多結晶ＩＴＯ膜をエッチングするには、
強酸（ＨＣｌ＋ＦｅＣｌ3 混合液及びＨＩ等）を用い
る。その後更に非結晶化（アモルファス）ＩＴＯ膜を成
膜する。そしてフォトリソ、エッチング工程によりＩＴ
Ｏ膜上にアモルファスＩＴＯ膜パターンを形成する。こ
のアモルファスＩＴＯ膜のエッチングには弱酸であるシ
ュウ酸を用いる。上記多結晶ＩＴＯ膜は弱酸ではエッチ
ングできないため、多結晶ＩＴＯ膜上のアモルファスＩ
ＴＯ膜をシュウ酸で選択的にエッチングすることがで
き、精度良く凹凸を形成することができる。
【００１３】
（実施例１）図１に本発明の第１の実施例を示した。図
１（ａ）に示すように、ガラス基板１上に透明電極とし
てＩＴＯ膜２を７００Åの厚さになるように成膜する。
このＩＴＯ膜は結晶化しており、スパッタリング装置に
より２３０℃以上の温度で成膜することにより得られ
る。ＩＴＯ膜が結晶化しているかどうかはＸ線回折によ
り確認され、結晶ＩＴＯ膜は図２に示すような結晶面ピ
ークを有している。
１（ａ）に示すように、ガラス基板１上に透明電極とし
てＩＴＯ膜２を７００Åの厚さになるように成膜する。
このＩＴＯ膜は結晶化しており、スパッタリング装置に
より２３０℃以上の温度で成膜することにより得られ
る。ＩＴＯ膜が結晶化しているかどうかはＸ線回折によ
り確認され、結晶ＩＴＯ膜は図２に示すような結晶面ピ
ークを有している。
【００１４】次に、画素間パターニングのため、フォト
レジスト４を塗布し、所望のパターンを付与したフォト
マスク３を介して露光し（ｂ）、現像（ｃ）、エッチン
グ、剥離工程により結晶ＩＴＯ膜画素パターンを形成し
た（ｄ）。結晶ＩＴＯ膜のエッチングは強酸であるＨＣ
ｌ＋ＦｅＣｌ3 混合液を用いた。
レジスト４を塗布し、所望のパターンを付与したフォト
マスク３を介して露光し（ｂ）、現像（ｃ）、エッチン
グ、剥離工程により結晶ＩＴＯ膜画素パターンを形成し
た（ｄ）。結晶ＩＴＯ膜のエッチングは強酸であるＨＣ
ｌ＋ＦｅＣｌ3 混合液を用いた。
【００１５】その次に、結晶ＩＴＯ膜パターンの上に更
に、アモルファス（非結晶）ＩＴＯ膜５を成膜した。ア
モルファスＩＴＯ膜はスパッタリング装置を用い、室温
で成膜することにより得られる（ｅ）。ＩＴＯ膜がアモ
ルファスであるかどうかはＸ線回折により確認され、ア
モルファスＩＴＯ膜は図３に示すように結晶面ピークを
有していない。該ＩＴＯ膜上にフォトレジスト４’を塗
布し、所望のパターンを付与したフォトマスク３’を介
し露光した（ｆ）。次に現像（ｇ）、エッチング、剥離
工程によりアモルファスＩＴＯ膜パターンが結晶ＩＴＯ
膜パターンの上に形成された（ｈ）。アモルファスＩＴ
Ｏ膜パターンのエッチングには、弱酸であるシュウ酸を
用いた。結晶ＩＴＯ膜はシュウ酸によってはエッチング
されないため、該結晶ＩＴＯ膜を損傷することなくアモ
ルファスＩＴＯ膜パターンを形成し、その結果、成膜時
の膜厚分布精度で凹凸形状を表面に有する透明電極を設
けることができた。
に、アモルファス（非結晶）ＩＴＯ膜５を成膜した。ア
モルファスＩＴＯ膜はスパッタリング装置を用い、室温
で成膜することにより得られる（ｅ）。ＩＴＯ膜がアモ
ルファスであるかどうかはＸ線回折により確認され、ア
モルファスＩＴＯ膜は図３に示すように結晶面ピークを
有していない。該ＩＴＯ膜上にフォトレジスト４’を塗
布し、所望のパターンを付与したフォトマスク３’を介
し露光した（ｆ）。次に現像（ｇ）、エッチング、剥離
工程によりアモルファスＩＴＯ膜パターンが結晶ＩＴＯ
膜パターンの上に形成された（ｈ）。アモルファスＩＴ
Ｏ膜パターンのエッチングには、弱酸であるシュウ酸を
用いた。結晶ＩＴＯ膜はシュウ酸によってはエッチング
されないため、該結晶ＩＴＯ膜を損傷することなくアモ
ルファスＩＴＯ膜パターンを形成し、その結果、成膜時
の膜厚分布精度で凹凸形状を表面に有する透明電極を設
けることができた。
【００１６】（実施例２）実施例１と同様にしてガラス
基板上に加熱スパッタリング法により結晶ＩＴＯ膜を１
０００Åの厚さに成膜した。比抵抗をより低くするため
に、加熱温度を３００℃とした。そしてフォトリソ、エ
ッチング、剥離工程により、結晶ＩＴＯ膜パターンを形
成した。その後、更にアモルファスＩＴＯ膜５００Åを
成膜した。アモルファスＩＴＯ膜は、成膜中にＨ2 Ｏを
投入する手法（日本真空株式会社提案，８８年秋応用物
理学会：ａ−ｓ−５）で行なった。引き続き、フォトリ
ソ、エッチング、剥離工程により結晶ＩＴＯ膜パターン
上にアモルファスＩＴＯ膜パターンを形成した。これに
より凹凸段差５００Åの透明電極を形成することができ
た。
基板上に加熱スパッタリング法により結晶ＩＴＯ膜を１
０００Åの厚さに成膜した。比抵抗をより低くするため
に、加熱温度を３００℃とした。そしてフォトリソ、エ
ッチング、剥離工程により、結晶ＩＴＯ膜パターンを形
成した。その後、更にアモルファスＩＴＯ膜５００Åを
成膜した。アモルファスＩＴＯ膜は、成膜中にＨ2 Ｏを
投入する手法（日本真空株式会社提案，８８年秋応用物
理学会：ａ−ｓ−５）で行なった。引き続き、フォトリ
ソ、エッチング、剥離工程により結晶ＩＴＯ膜パターン
上にアモルファスＩＴＯ膜パターンを形成した。これに
より凹凸段差５００Åの透明電極を形成することができ
た。
【００１７】
【発明の効果】以上説明したように、異なる結晶状態の
エッチング特性の違いを利用することによって、大面積
内でも透明電極表面に成膜時の膜厚分布精度で凹凸形状
を設けることができ、階調表示が著しく向上し、表示品
位に優れた大型のＦＬＣ表示素子が実現する。
エッチング特性の違いを利用することによって、大面積
内でも透明電極表面に成膜時の膜厚分布精度で凹凸形状
を設けることができ、階調表示が著しく向上し、表示品
位に優れた大型のＦＬＣ表示素子が実現する。
【図１】本発明の製造方法の一実施例を示す図である。
【図２】本発明に係る結晶ＩＴＯ膜のＸ線回折チャート
である。
である。
【図３】本発明に係るアモルファスＩＴＯ膜のＸ線回折
チャートである。
チャートである。
１ ガラス基板 ２ 結晶ＩＴＯ膜 ３、３’ フォトマスク ４、４’ フォトレジスト ５ アモルファスＩＴＯ膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−56935（ＪＰ，Ａ) 特開 平５−72536（ＪＰ，Ａ) 特開 平５−181150（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G02F 1/13 101 G02F 1/133 G02F 1/137
Claims (4)
- 【請求項１】 対向配置した一対の電極基板間に強誘電
性液晶を挟持し、それぞれの電極基板に設けた走査電極
群と情報電極群との交差部を画素とする液晶表示素子で
あって、上記電極群の少なくとも一方の電極を構成する
化合物が２つの異なる結晶状態を有し、且つ該電極が液
晶側に凹凸を有することを特徴とする液晶表示素子。 - 【請求項２】 上記凹凸を有する電極を構成する化合物
がＩＴＯであることを特徴とする液晶表示素子。 - 【請求項３】 請求項１記載の液晶表示素子の製造方法
であって、少なくとも一方の電極の製造工程において、
該電極を構成する化合物を一方の結晶状態で基板上に積
層した後、異なる結晶状態で該化合物を積層し、後者の
化合物をパターニングすることにより、電極表面に凹凸
を形成することを特徴とする液晶表示素子の製造方法。 - 【請求項４】 上記化合物がＩＴＯであり、基板上に多
結晶ＩＴＯを積層した後、アモルファスＩＴＯを積層す
ることを特徴とする請求項３記載の液晶表示素子の製造
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193001A JP3028271B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193001A JP3028271B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728073A JPH0728073A (ja) | 1995-01-31 |
| JP3028271B2 true JP3028271B2 (ja) | 2000-04-04 |
Family
ID=16300565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193001A Expired - Fee Related JP3028271B2 (ja) | 1993-07-09 | 1993-07-09 | 液晶表示素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028271B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09185045A (ja) * | 1995-12-28 | 1997-07-15 | Canon Inc | 液晶素子の製造方法 |
| EP0782039A3 (en) | 1995-12-27 | 1998-06-17 | Canon Kabushiki Kaisha | Display device and process for producing same |
| TW473459B (en) * | 1998-12-10 | 2002-01-21 | Ibm | Method for forming transparent conductive film using chemically amplified resist |
| JP4087620B2 (ja) | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4101533B2 (ja) | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
| JP4237442B2 (ja) | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
| CN101552241B (zh) * | 2008-04-03 | 2010-11-03 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示装置 |
-
1993
- 1993-07-09 JP JP5193001A patent/JP3028271B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728073A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999271B2 (ja) | 表示装置 | |
| KR100657387B1 (ko) | 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치 | |
| JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| JP3028271B2 (ja) | 液晶表示素子及びその製造方法 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JP2592382B2 (ja) | 液晶表示装置の画像表示方法 | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0473929B2 (ja) | ||
| US20030058379A1 (en) | Method for forming data lines of a liquid crystal display device | |
| JP3566616B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH07153965A (ja) | 薄膜トランジスタの製造方法 | |
| JP3657491B2 (ja) | 電気光学装置 | |
| JP3222446B2 (ja) | アクティブ型表示装置およびビデオカメラ | |
| JP3054219B2 (ja) | 液晶表示装置 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP2742725B2 (ja) | 表示装置 | |
| JP3115010B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP3645465B2 (ja) | 表示装置 | |
| JP3672785B2 (ja) | 表示装置の作製方法 | |
| JP3640848B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |
|
| LAPS | Cancellation because of no payment of annual fees |