JP2973742B2 - Ｉ／ｏインターフェイス装置 - Google Patents
Ｉ／ｏインターフェイス装置Info
- Publication number
- JP2973742B2 JP2973742B2 JP4295246A JP29524692A JP2973742B2 JP 2973742 B2 JP2973742 B2 JP 2973742B2 JP 4295246 A JP4295246 A JP 4295246A JP 29524692 A JP29524692 A JP 29524692A JP 2973742 B2 JP2973742 B2 JP 2973742B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shared memory
- bus
- data
- interface device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ等と外部機器との接続に用いて好適なＩ／Ｏインタ
ーフェイス装置に係り、特にＩ／Ｏ機器データを両者の
間で共有する場合の改良に関する。
ーラ等と外部機器との接続に用いて好適なＩ／Ｏインタ
ーフェイス装置に係り、特にＩ／Ｏ機器データを両者の
間で共有する場合の改良に関する。
【０００２】
【従来の技術】プログラマブルコントローラ（以下ＰＣ
という）では、接点信号を用いてセンサからの測定信号
を入力したり、あるいはアクチュエータに駆動信号を出
力している。このようなプログラマブルコントローラ
は、機械工場などに設置されるため小型化が要請されて
おり、その機能も機器の制御に必要とされる最小限のも
のに限られている。他方、設備診断や異常原因の解析な
どのため、ＰＣで取り扱う接点信号を汎用の外部計算器
に取り込んで処理することが、本出願人の提案に係る実
開平４−２０１４７号公報等に開示されている。
という）では、接点信号を用いてセンサからの測定信号
を入力したり、あるいはアクチュエータに駆動信号を出
力している。このようなプログラマブルコントローラ
は、機械工場などに設置されるため小型化が要請されて
おり、その機能も機器の制御に必要とされる最小限のも
のに限られている。他方、設備診断や異常原因の解析な
どのため、ＰＣで取り扱う接点信号を汎用の外部計算器
に取り込んで処理することが、本出願人の提案に係る実
開平４−２０１４７号公報等に開示されている。
【０００３】このようなＰＣと汎用の外部計算器とを接
続する場合、いわゆる上位リンク機能として従来はＲＳ
２３２Ｃ等の通信回線を用いて、各Ｉ／Ｏ装置の接点信
号を授受する技術が知られている。このようにすると、
ＰＣの動作に影響を与えることなく外部計算器が各Ｉ／
Ｏ装置を読み書きできる特徴があるが、通信回線での送
信速度は遅いので外部計算器から各Ｉ／Ｏ装置を読み書
きできる速度に上限が存在して、高速処理の障害とな
る。
続する場合、いわゆる上位リンク機能として従来はＲＳ
２３２Ｃ等の通信回線を用いて、各Ｉ／Ｏ装置の接点信
号を授受する技術が知られている。このようにすると、
ＰＣの動作に影響を与えることなく外部計算器が各Ｉ／
Ｏ装置を読み書きできる特徴があるが、通信回線での送
信速度は遅いので外部計算器から各Ｉ／Ｏ装置を読み書
きできる速度に上限が存在して、高速処理の障害とな
る。
【０００４】このような通信回線の送信速度の遅さは、
本出願人の提案に係る特開昭６３−２００２８４号公報
に開示されているようなバスを用いた接続とすると解決
される。
本出願人の提案に係る特開昭６３−２００２８４号公報
に開示されているようなバスを用いた接続とすると解決
される。
【０００５】
【発明が解決しようとする課題】しかし、外部計算器は
ＰＣと各Ｉ／Ｏ装置を接続するバスの管理装置は有して
いない。そこで、このようなバス管理装置を外部計算器
に組み込めばよいが、すると改造作業が必要になると共
に外部計算器自体の汎用性が失われて、流通しているソ
フトウェアが当該外部計算器上では動作しなくなる場合
があった。本発明はこのような課題を解決したもので、
外部計算器の汎用性を失うことなく高速に各Ｉ／Ｏ装置
とアクセスできるＩ／Ｏインターフェイス装置を提供す
ることを目的とする。
ＰＣと各Ｉ／Ｏ装置を接続するバスの管理装置は有して
いない。そこで、このようなバス管理装置を外部計算器
に組み込めばよいが、すると改造作業が必要になると共
に外部計算器自体の汎用性が失われて、流通しているソ
フトウェアが当該外部計算器上では動作しなくなる場合
があった。本発明はこのような課題を解決したもので、
外部計算器の汎用性を失うことなく高速に各Ｉ／Ｏ装置
とアクセスできるＩ／Ｏインターフェイス装置を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
る本発明は、センサから送られる信号等を入力し、若し
くはアクチュエータを駆動する信号等を出力するＩ／Ｏ
装置（１０）と、このＩ／Ｏ装置に接続されたシステム
バス（２０）を介して接続されると共に、このＩ／Ｏ装
置を介して信号を入力し、予め定められた規則に従って
信号を出力する制御演算装置（３０）と、このシステム
バスと接続されＩ／Ｏ装置の各信号にアクセスするイン
ターフェイス装置（４０）と、このインターフェイス装
置と、このインターフェイス装置に接続される外部計算
器（６０）とが互いに独立してアクセスする共有メモリ
（５０）とを有する制御システムに用いられるＩ／Ｏイ
ンターフェイス装置であって、次の構成としたものであ
る。
る本発明は、センサから送られる信号等を入力し、若し
くはアクチュエータを駆動する信号等を出力するＩ／Ｏ
装置（１０）と、このＩ／Ｏ装置に接続されたシステム
バス（２０）を介して接続されると共に、このＩ／Ｏ装
置を介して信号を入力し、予め定められた規則に従って
信号を出力する制御演算装置（３０）と、このシステム
バスと接続されＩ／Ｏ装置の各信号にアクセスするイン
ターフェイス装置（４０）と、このインターフェイス装
置と、このインターフェイス装置に接続される外部計算
器（６０）とが互いに独立してアクセスする共有メモリ
（５０）とを有する制御システムに用いられるＩ／Ｏイ
ンターフェイス装置であって、次の構成としたものであ
る。
【０００７】即ち、前記外部計算器は、指定された信号
を授受するＩ／Ｏ機器を前記共有メモリに記録するＩ／
Ｏ機器指定手段（６１）と、指定されたＩ／Ｏ機器のデ
ータを前記共有メモリと授受するＩ／Ｏデータ授受手段
（６２）を有している。また、前記インターフェイス装
置は、前記システムバスのバス権を取得して前記Ｉ／Ｏ
装置とのアクセスを行うバスマスタ部（４１）と、前記
Ｉ／Ｏ装置の各信号に対応する共有メモリのアドレスを
記憶するマッピング記憶部（４２）と、前記Ｉ／Ｏ装置
の各信号と前記共有メモリの指定されたＩ／Ｏ機器の信
号のデータとを一致させるデータ一致化手段（４３）
と、このバスマスタ部に対してバス権の取得を命令する
手段（４４）とを有している。
を授受するＩ／Ｏ機器を前記共有メモリに記録するＩ／
Ｏ機器指定手段（６１）と、指定されたＩ／Ｏ機器のデ
ータを前記共有メモリと授受するＩ／Ｏデータ授受手段
（６２）を有している。また、前記インターフェイス装
置は、前記システムバスのバス権を取得して前記Ｉ／Ｏ
装置とのアクセスを行うバスマスタ部（４１）と、前記
Ｉ／Ｏ装置の各信号に対応する共有メモリのアドレスを
記憶するマッピング記憶部（４２）と、前記Ｉ／Ｏ装置
の各信号と前記共有メモリの指定されたＩ／Ｏ機器の信
号のデータとを一致させるデータ一致化手段（４３）
と、このバスマスタ部に対してバス権の取得を命令する
手段（４４）とを有している。
【０００８】
【作用】共有メモリには、指定されたＩ／Ｏ機器の信号
と一致するデータを対応するアドレスに収録している。
外部計算器では、この共有メモリに必要なＩ／Ｏ機器を
定義することで、対応するデータの読み書きが可能にな
り、必要に応じてデータ処理が容易に行える。インター
フェイス装置は、外部計算器に代位してＩ／Ｏ機器にア
クセスするもので、元来Ｉ／Ｏ機器は制御演算装置に用
いられるものであるから、制御演算装置のバス使用に支
障を生じない範囲でバス権を取得して、共有メモリのデ
ータ一致化を行っている。
と一致するデータを対応するアドレスに収録している。
外部計算器では、この共有メモリに必要なＩ／Ｏ機器を
定義することで、対応するデータの読み書きが可能にな
り、必要に応じてデータ処理が容易に行える。インター
フェイス装置は、外部計算器に代位してＩ／Ｏ機器にア
クセスするもので、元来Ｉ／Ｏ機器は制御演算装置に用
いられるものであるから、制御演算装置のバス使用に支
障を生じない範囲でバス権を取得して、共有メモリのデ
ータ一致化を行っている。
【０００９】
【実施例】以下、図面を用いて本発明を詳細に説明す
る。図１は本発明の一実施例を示す構成ブロック図であ
る。図において、Ｉ／Ｏ装置１０は、センサから送られ
る信号等を入力し、若しくはアクチュエータを駆動する
信号等を出力するもので、接点信号やアナログ信号が用
いられる。センサとしては、搬送された仕掛品を認識す
る近接センサや視覚センサ等があり、アクチュエータと
しては電動モータや油圧モータ等がある。制御演算装置
３０は、Ｉ／Ｏ装置１０を介して信号を入力し、予め定
められた規則に従って信号を出力するものである。いわ
ゆるプログラマブルコントローラを用いる場合には予め
記述された命令に従ってアクチュエータを駆動し、セン
サからの信号により目標位置に到達すると停止する等の
制御演算を行う。システムバス２０は、Ｉ／Ｏ装置１０
や制御演算装置３０がデータ伝送を行うもので、通常は
制御演算装置３０にバス管理権を持たせて、制御演算装
置３０の主導によりＩ／Ｏ装置１０にアクセスしてい
る。
る。図１は本発明の一実施例を示す構成ブロック図であ
る。図において、Ｉ／Ｏ装置１０は、センサから送られ
る信号等を入力し、若しくはアクチュエータを駆動する
信号等を出力するもので、接点信号やアナログ信号が用
いられる。センサとしては、搬送された仕掛品を認識す
る近接センサや視覚センサ等があり、アクチュエータと
しては電動モータや油圧モータ等がある。制御演算装置
３０は、Ｉ／Ｏ装置１０を介して信号を入力し、予め定
められた規則に従って信号を出力するものである。いわ
ゆるプログラマブルコントローラを用いる場合には予め
記述された命令に従ってアクチュエータを駆動し、セン
サからの信号により目標位置に到達すると停止する等の
制御演算を行う。システムバス２０は、Ｉ／Ｏ装置１０
や制御演算装置３０がデータ伝送を行うもので、通常は
制御演算装置３０にバス管理権を持たせて、制御演算装
置３０の主導によりＩ／Ｏ装置１０にアクセスしてい
る。
【００１０】インターフェイス装置４０は、システムバ
ス２０と接続されＩ／Ｏ装置１０の各信号にアクセスし
て共有メモリ５０にその内容を反映するもので、外部計
算器６０に代位するものである。バスマスタ部４１は、
システムバス２０のバス権を取得してＩ／Ｏ装置１０と
のアクセスを行うもので、制御演算装置３０のバス権と
の競合を回避するため、いわゆるバトン方式等を採用し
ている。マッピング記憶部４２は、Ｉ／Ｏ装置１０の各
信号に対応する共有メモリ５０のアドレスを記憶する。
データ一致化手段４３は、Ｉ／Ｏ装置１０の各信号とマ
ッピング記憶部４２で定義された対応する共有メモリ５
０のアドレスのデータとを一致させるもので、例えば外
部計算器６０が読み出しをする場合には必要なＩ／Ｏ装
置１０の信号にアクセスして、共有メモリ５０の内容と
不一致である場合には共有メモリ５０の対応する内容を
書き替える。バス権取得命令部４４は、バスマスタ部４
１に対してバス権の取得を命令するもので、例えばタイ
マを用いて定周期で行ってもよく、またいわゆるイベン
ト通知機能を用いてＩ／Ｏ装置１０のある信号に変化が
発生したとき行ってもよい。
ス２０と接続されＩ／Ｏ装置１０の各信号にアクセスし
て共有メモリ５０にその内容を反映するもので、外部計
算器６０に代位するものである。バスマスタ部４１は、
システムバス２０のバス権を取得してＩ／Ｏ装置１０と
のアクセスを行うもので、制御演算装置３０のバス権と
の競合を回避するため、いわゆるバトン方式等を採用し
ている。マッピング記憶部４２は、Ｉ／Ｏ装置１０の各
信号に対応する共有メモリ５０のアドレスを記憶する。
データ一致化手段４３は、Ｉ／Ｏ装置１０の各信号とマ
ッピング記憶部４２で定義された対応する共有メモリ５
０のアドレスのデータとを一致させるもので、例えば外
部計算器６０が読み出しをする場合には必要なＩ／Ｏ装
置１０の信号にアクセスして、共有メモリ５０の内容と
不一致である場合には共有メモリ５０の対応する内容を
書き替える。バス権取得命令部４４は、バスマスタ部４
１に対してバス権の取得を命令するもので、例えばタイ
マを用いて定周期で行ってもよく、またいわゆるイベン
ト通知機能を用いてＩ／Ｏ装置１０のある信号に変化が
発生したとき行ってもよい。
【００１１】共有メモリ５０は、インターフェイス装置
４０と外部計算器６０が互いに独立してアクセスするも
ので、ある特定のアドレスに対応するＩ／Ｏ装置１０の
データが反映されている。外部計算器６０は共有メモリ
５０に直接接続されるもので、Ｉ／Ｏ装置１０とはイン
ターフェイス装置４０を介して間接的にアクセスする。
Ｉ／Ｏ機器指定手段６１は、指定された信号を授受する
Ｉ／Ｏ機器を共有メモリ５０に記録するもので、例えば
スロット番号と端子番号によりＩ／Ｏ装置１０に接続さ
れるセンサ等のＩ／Ｏ機器を特定している。Ｉ／Ｏデー
タ授受手段６２は、指定されたＩ／Ｏ機器のデータを対
応する共有メモリ５０の特定アドレスにアクセスして授
受している。演算部６３はＩ／Ｏデータ授受手段６２で
入手したデータを基にデータ処理するもので、例えばあ
るＩ／Ｏ機器の時系列データを表示して正常な動作状態
にあるかの判定をしている。
４０と外部計算器６０が互いに独立してアクセスするも
ので、ある特定のアドレスに対応するＩ／Ｏ装置１０の
データが反映されている。外部計算器６０は共有メモリ
５０に直接接続されるもので、Ｉ／Ｏ装置１０とはイン
ターフェイス装置４０を介して間接的にアクセスする。
Ｉ／Ｏ機器指定手段６１は、指定された信号を授受する
Ｉ／Ｏ機器を共有メモリ５０に記録するもので、例えば
スロット番号と端子番号によりＩ／Ｏ装置１０に接続さ
れるセンサ等のＩ／Ｏ機器を特定している。Ｉ／Ｏデー
タ授受手段６２は、指定されたＩ／Ｏ機器のデータを対
応する共有メモリ５０の特定アドレスにアクセスして授
受している。演算部６３はＩ／Ｏデータ授受手段６２で
入手したデータを基にデータ処理するもので、例えばあ
るＩ／Ｏ機器の時系列データを表示して正常な動作状態
にあるかの判定をしている。
【００１２】このように構成された装置では次のように
動作する。例えば、外部計算器６０であるセンサのデー
タを時系列的に読み込んでトレンド表示する事例を考え
る。するとＩ／Ｏ機器指定手段６１で、このセンサに対
応するスロット番号と端子番号を共有メモリ５０の特定
アドレスに書き込む。すると、インターフェイス装置４
０では、この共有メモリ５０の特定アドレスに書き込ま
れた内容をマッピング記憶部４２を参照してＩ／Ｏ装置
１０のいずれの信号が対応しているか解読する。そし
て、データ一致化手段４３により対応するＩ／Ｏ装置１
０の信号にアクセスして、この内容を共有メモリ５０の
特定アドレスに書き込む。このアクセスの際バス権取得
命令部４４によりバスマスタ部４１が動作して、バス権
の取得が行われている。このインターフェイス装置４０
側の処理はシステムバス２０を用いているから、迅速に
行われる。そして、Ｉ／Ｏデータ授受手段６２により共
有メモリの内容が随時読みだされて、演算部６３により
データ処理されてトレンド表示がなされる。
動作する。例えば、外部計算器６０であるセンサのデー
タを時系列的に読み込んでトレンド表示する事例を考え
る。するとＩ／Ｏ機器指定手段６１で、このセンサに対
応するスロット番号と端子番号を共有メモリ５０の特定
アドレスに書き込む。すると、インターフェイス装置４
０では、この共有メモリ５０の特定アドレスに書き込ま
れた内容をマッピング記憶部４２を参照してＩ／Ｏ装置
１０のいずれの信号が対応しているか解読する。そし
て、データ一致化手段４３により対応するＩ／Ｏ装置１
０の信号にアクセスして、この内容を共有メモリ５０の
特定アドレスに書き込む。このアクセスの際バス権取得
命令部４４によりバスマスタ部４１が動作して、バス権
の取得が行われている。このインターフェイス装置４０
側の処理はシステムバス２０を用いているから、迅速に
行われる。そして、Ｉ／Ｏデータ授受手段６２により共
有メモリの内容が随時読みだされて、演算部６３により
データ処理されてトレンド表示がなされる。
【００１３】
【発明の効果】以上説明したように、本発明によればイ
ンターフェイス装置によりＩ／Ｏ装置にアクセスしてデ
ータの内容を共有メモリに反映しているので、外部計算
器では共有メモリとのアクセスをすれば足り演算制御装
置側の内部事情を考慮する必要がなくなる。従って、外
部計算器は汎用的なプログラムの実行能力を失うことな
く実質的にＩ／Ｏ装置にアクセスでき、しかもインター
フェイス装置がシステムバスをもちいてアクセスしてい
るのでデータ転送が迅速に行われ、演算処理能力を十分
に発揮できるという効果がある。また演算制御装置側で
もインターフェイス装置と共有メモリを増設すれば足
り、制御システム全体に及ぼす影響が少なくて済むとい
う効果もある。
ンターフェイス装置によりＩ／Ｏ装置にアクセスしてデ
ータの内容を共有メモリに反映しているので、外部計算
器では共有メモリとのアクセスをすれば足り演算制御装
置側の内部事情を考慮する必要がなくなる。従って、外
部計算器は汎用的なプログラムの実行能力を失うことな
く実質的にＩ／Ｏ装置にアクセスでき、しかもインター
フェイス装置がシステムバスをもちいてアクセスしてい
るのでデータ転送が迅速に行われ、演算処理能力を十分
に発揮できるという効果がある。また演算制御装置側で
もインターフェイス装置と共有メモリを増設すれば足
り、制御システム全体に及ぼす影響が少なくて済むとい
う効果もある。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
１０ Ｉ／Ｏ装置 ２０ システムバス ３０ 演算制御装置（ＰＣ） ４０ インターフェイス装置 ５０ 共有メモリ ６０ 外部計算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森川 信一 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (56)参考文献 特開 平４−195202（ＪＰ，Ａ) 特開 平３−134712（ＪＰ，Ａ) 特開 平３−257655（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G05B 19/05 G06F 15/16
Claims (1)
- 【請求項１】センサから送られる信号等を入力し、若し
くはアクチュエータを駆動する信号等を出力するＩ／Ｏ
装置（１０）と、このＩ／Ｏ装置に接続されたシステム
バス（２０）を介して接続されると共に、このＩ／Ｏ装
置を介して信号を入力し、予め定められた規則に従って
信号を出力する制御演算装置（３０）と、このシステム
バスと接続されＩ／Ｏ装置の各信号にアクセスするイン
ターフェイス装置（４０）と、このインターフェイス装
置と、このインターフェイス装置に接続される外部計算
器（６０）とが互いに独立してアクセスする共有メモリ
（５０）とを有する制御システムに用いられるＩ／Ｏイ
ンターフェイス装置であって、 前記外部計算器は、指定された信号を授受するＩ／Ｏ機
器を前記共有メモリに記録するＩ／Ｏ機器指定手段（６
１）と、指定されたＩ／Ｏ機器のデータを前記共有メモ
リと授受するＩ／Ｏデータ授受手段（６２）を有し、 前記インターフェイス装置は、前記システムバスのバス
権を取得して前記Ｉ／Ｏ装置とのアクセスを行うバスマ
スタ部（４１）と、前記Ｉ／Ｏ装置の各信号に対応する
共有メモリのアドレスを記憶するマッピング記憶部（４
２）と、前記Ｉ／Ｏ装置の各信号と前記共有メモリの指
定されたＩ／Ｏ機器の信号のデータとを一致させるデー
タ一致化手段（４３）と、このバスマスタ部に対してバ
ス権の取得を命令する手段（４４）とを有すること、 を特徴とするＩ／Ｏインターフェイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295246A JP2973742B2 (ja) | 1992-11-04 | 1992-11-04 | Ｉ／ｏインターフェイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295246A JP2973742B2 (ja) | 1992-11-04 | 1992-11-04 | Ｉ／ｏインターフェイス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06149318A JPH06149318A (ja) | 1994-05-27 |
| JP2973742B2 true JP2973742B2 (ja) | 1999-11-08 |
Family
ID=17818109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295246A Expired - Fee Related JP2973742B2 (ja) | 1992-11-04 | 1992-11-04 | Ｉ／ｏインターフェイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973742B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4766252B2 (ja) * | 2006-04-28 | 2011-09-07 | オムロン株式会社 | プログラマブルコントローラおよび通信ユニット |
-
1992
- 1992-11-04 JP JP4295246A patent/JP2973742B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06149318A (ja) | 1994-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142287B2 (ja) | ||
| JP2973742B2 (ja) | Ｉ／ｏインターフェイス装置 | |
| JP2778015B2 (ja) | プロセス制御システム | |
| US5025390A (en) | Robotic workcell control system with a binary accelerator providing enhanced binary calculations | |
| EP0294487A1 (en) | System for controlling coprocessors | |
| JP2738029B2 (ja) | 制御装置 | |
| US4903190A (en) | Data collecting method and apparatus for loop-linked control system | |
| JP2646776B2 (ja) | 視覚補正位置決め装置 | |
| KR100235190B1 (ko) | 로보트제어기의 감시프로그램과 plc간의 인터페이스방법 | |
| EP1037126B1 (en) | A signal handling device | |
| JP2514882B2 (ja) | 抵抗溶接機の通信ネットワ−クシステム | |
| JP4042234B2 (ja) | Ｆａネットワーク及びロボットコントローラ | |
| JPH03100754A (ja) | Ｃｐｕ制御方法 | |
| JPH04100103A (ja) | 機構制御装置 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JP2666312B2 (ja) | プログラマブルコントローラ | |
| JPS6226508A (ja) | 位置決めユニツト | |
| JPH0546225A (ja) | ロボツトの制御装置 | |
| JP3550906B2 (ja) | シーケンサのリモートｉ／ｏユニット | |
| JP3499472B2 (ja) | アラーム履歴表示システム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH05307512A (ja) | 通信端末装置 | |
| EP0436019A1 (en) | Signal trace control system for pmc | |
| JPH052205U (ja) | 故障診断装置 | |
| JPS62221043A (ja) | 論理装置の監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |