JP2968023B2

JP2968023B2 - 電流型インバータ制御装置

Info

Publication number: JP2968023B2
Application number: JP2202866A
Authority: JP
Inventors: 廣内野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1999-10-25
Anticipated expiration: 2014-10-25
Also published as: JPH0488885A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、出力側に転流コンデンサを有する電流型イ
ンバータを抑制する場合に、の転流コンデンサと負荷の
リアクタンスによって生ずる振動現象を抑制するための
電流型インバータ制御装置に関するものである。

（従来の技術）第４図は、従来例の構成を示すブロック図である。図
において、１は直流電源、２は直流電源１の出力電流を
平滑する直流リアクトル、３〜８は、自己消孤形のスイ
ッチング素子、９はスイッチング素子３〜８をブリッジ
接続して構成されたインバータ、10〜12はインバータ９
の転流用のコンデンサ、13は負荷、14〜16は負荷13のリ
アクタンス、17〜19は負荷13の抵抗、20〜22は負荷13の
逆起電力、23はインバータ９の出力周波数を制御する周
波数指令回路、24はスイッチング素子３〜８のオンオフ
制御を行なう制御回路、25はインバータ９の周波数指
令、26〜31はそれぞれスイッチング素子３〜８のスイッ
チング指令である。

第５図は、第４図におけるスイッチング素子制御回路
24の詳細な構成を示すブロック図である。図において、
41〜46はそれぞれ周波数指令25と位相角指令値62〜67を
比較しその大小関係により信号を発生する比較器、47〜
52は比較器41〜46の出力信号をパルスに変換するシング
ルショット、53〜55はシングルショット47〜52のパルス
によりセット、リセットされるフリップフロップ、56〜
61はフリップフロップ53〜55の出力によりスイッチング
指令26〜31を発生するアンド回路である。

第６図は、第４図及び第５図の動作を説明するための
波形図である。

周波数指令25はこの図に示すように、電気角０゜から
360゜までの量を表わす鋸歯状波の信号とする。また位
相角指令値62は０゜、63は180゜、64は120゜、65は300
゜、66は240゜、67は60゜の量を表わす信号とする。周
波数指令25が０゜になる時刻t₁のタイミングで比較器41
が信号を発生し、シングルショット47の出力に波形
（１）に示すパルスが発生する。このパルスによりフリ
ップフロップ53がセットされ、そのＡ出力は（７）の波
形で示すように“1"になる。次いで、周波数指令25が18
0゜になる時刻t₄のタイミングで比較器42が信号を発生
し、シングルショット48の出力に波形（２）に示すパル
スが発生する。このパルスによりフリップフロップ53が
リセットされ、そのＡ出力は（７）の波形で示すように
“0"になる。

同様に、周波数指令25が120゜になる時刻t₃のタイミ
ングで、シングルショット49の出力に波形（３）に示す
パルスが発生し、フリップフロップ54のＡ出力が（８）
の波形で示すように“1"になる。次いで、周波数指令25
が300゜になる時刻t₆のタイミングで、シングルショッ
ト49の出力に波形（４）に示すパルスが発生し、フリッ
プフロップ54のＡ出力が（８）の波形で示すように“0"
になる。

同様に、周波数指令25が60゜になる時刻t₂のタイミン
グで、シングルショット52の出力に波形（６）に示すパ
ルスが発生し、フリップフロップ55のＡ出力が（９）の
波形で示すように“0"になる。次いで、周波数指令25が
240゜になる時刻t₅のタイミングで、シングルショット5
1の出力に波形（５）に示すパルスが発生し、フリップ
フロップ55のＡ出力が（９）の波形で示すように“1"に
なる。

そして、アンド回路56により、（７）の信号と（８）
の反転信号のアンドをとることにより、その出力に０゜
から120゜の期間“1"になるスイッチング指令26が得ら
れる。以下同様に、スイッチング指令27〜31が得られ
る。

第７図は、第４図〜第６図で述べた動作により得られ
る運動波形図である。この図において、（10）はインバ
ータ９のＵ相出力電流、（11）は負荷13のＵ相逆起電力
20、（12）はＵ相負荷電流、（13）はインバータ９のUV
間電圧、（14）はＵ相コンデンサ10に流れる電流であ
る。まず、スイッチング指令26が０゜〜120゜の期間
“1"になって、スイッチング素子３をオンし、スイッチ
ング指令27が180゜〜300゜の期間“1"になって、スイッ
チング素子４をオンする。これにより、インバータ９の
Ｕ相電流は、（10）に示すような120゜通電の矩形波と
なる。この矩形波を、コンデンサ10〜12と負荷13の並列
回路に加えると、Ｕ相負荷電流（12）、インバータ９の
UV間電圧（13）、Ｕ相コンデンサ10に流れる電流（14）
の各波形には図に示すような振動分が現われる。この振
動の周波数は、コンデンサ10〜12のキャパシタンスと負
荷のリアクタンス14〜16によって決まる共振周波数に等
しいものである。このように、転流時にインバータの出
力電流がステップ的に変化することにより、振動現象を
発生する。そこで、インバータ９の出力電流を適切にパ
ルス幅制御することにより、このような振動を抑制する
制御が従来から行なわれている。

第８図は、このようなパルス幅制御が可能な、従来の
スイッチング素子制御回路24の詳細な構成を示すブロッ
ク図である。この図ではＵ相と、Ｕ相に関係するＶ相の
一部について示している。第８図において、25〜29,41,
42,47,48,53,54,56〜59,62,63は、第５図の構成要素と
同一のものである。そして、68,69はそれぞれ位相角指
令値80と63,81と63を加算する加算器、70〜73はそれぞ
れ周波数指令25と位相角指令値80,81及び加算器68と69
の出力を比較し、その大小関係により信号を発生する比
較器、74〜77は比較器70〜73の出力信号をパルスに変換
するシングルショット、78,79はオア回路である。

第９図は、第８図の動作を説明するための波形図であ
る。図はＵ相と、Ｕ相に関係するＶ相の一部について示
している。周波数指令25はこの図に示すように、電気角
０゜から360゜までの量を表わす鋸歯状波の信号とす
る。また、位相角指令値62は０゜、63は180゜、80はパ
ルス幅制御のΘ_１゜、81はΘ_２゜の量を表わす信号とす
る。周波数指令25が０゜になる時刻t₁のタイミングで比
較器41が信号を発生し、シングルショット47の出力に波
形（１）で示すパルスが発生する。このパルスはオア回
路78を通過し、フリップフロップ53がセットされ、その
Ａ出力は（７）の波形で示すように“1"になる。次い
で、周波数指令25がΘ_１゜になる時刻t₁₁のタイミング
で比較器70が信号を発生し、シングルショット74の出力
に波形（15）で示すパルスが発生する。このパルスはオ
ア回路79を通過し、フリップフロップ53がリセットさ
れ、そのＡ出力は（７）の波形で示すように“0"にな
る。

同様に、周波数指令25がΘ_２゜になる時刻t₁₂のタイ
ミングで比較器71が信号を発生し、シングルショット75
の出力に波形（16）で示すパルスが発生する。このパル
スはオア回路78を通過し、フリップフロップ53がセット
され、そのＡ出力は（７）の波形で示すように“1"にな
る。

また、周波数指令25が180゜になる時刻t₄のタイミン
グで比較器42が信号を発生し、シングルショット48の出
力に波形（２）で示すパルスが発生する。このパルスは
オア回路79を通過し、フリップフロップ53がリセットさ
れ、そのＡ出力は（７）の波形で示すように“0"にな
る。次いで、加算器68の出力には、180゜＋Θ_１゜の量
を表わす信号が得られるから、周波数指令25が180゜＋
Θ_１゜になる時刻t₄₁のタイミングで比較器72が信号を
発生し、シングルショット76の出力に波形（17）で示す
パルスが発生する。このパルスはオア回路78を通過し、
フリップフロップ53がセットされ、そのＡ出力は（７）
の波形で示すように“1"になる。

同様に、加算器69の出力には、180゜＋Θ_２゜の量を
表わす信号が得られるから、周波数指令25が180゜＋Θ
_２゜になる時刻t₄₂のタイミングで比較器73が信号を発
生し、シングルショット77の出力に波形（18）で示すパ
ルスが発生する。このパルスはオア回路79を通過し、フ
リップフロップ53がリセットされ、そのＡ出力は（７）
の波形で示すように“0"になる。

Ｖ相についても120゜遅れて同様に動作し、フリップ
フロップ54のＡ出力に（８）で示す波形が得られる。

そして、アンド回路56により、（７）の信号と、
（８）の反転信号のアンドをとることにより、その出力
にΘ_１゜とΘ_２゜でパルス幅制御されたスイッチング指
令26が得られる。同様に、アンド回路57により、（７）
の反転信号と、（８）の信号のアンドをとることによ
り、その出力にΘ_１゜とΘ_２゜でパルス幅制御されたス
イッチング指令27が得られる。

第10図は、第４図及び、第８図、第９図で述べた動作
により得られる運動波形図である。この図において、
（10）はインバータ９のＵ相出力電流、（11）は負荷13
のＵ相逆起電力20、（12）はＵ相負荷電流、（13）はインバータ９のUV間
電圧、（14）はＵ相コンデンサ10に流れる電流である。
スイッチング素子３とスイッチング素子４が、第９図に
示すスイッチング指令26とスイッチング指令27で制御さ
れることにより、インバータ９のＵ相出力電流は、（1
0）に示すようなパルス幅制御された波形となる。この
波形を、コンデンサ10〜12と負荷13の並列回路に加える
と、Ｕ相負荷電流（12）、インバータ９のUV間電圧（1
3）、Ｕ相コンデンサ10に流れる電流（14）は図に示す
ように振動する。この振動は、第７図の場合より小さい
ことが分かる。

なお、第10図におけるＵ相出力電流（10）のパルスに
つき、本明細書では（10a）を主パルスと呼び、この前
方の幅の短いパルス（10b）を補助パルスと呼ぶことと
する。この場合、主パルス（10a）の後方にも補助パル
ス（10b）と同様の幅の短いパルスが現われているが、
このパルスの幅は、実際には他相の補助パルスの幅によ
り決定されるものである。

（発明が解決しようとする課題）以上述べた従来の構成では、インバータの出力電流を
矩形波に制御する場合、転流コンデンサのキャパシタン
スと負荷側のリアクタンスとで形成される並列共振回路
により、電流と電圧の振動が発生し、電気的な損失が増
加する。

また、負荷として交流電動機を接続する場合、トルク
脈動による振動や騒音を発生する。

そして、インバータの出力電流のパルスに補助パルス
を加えることにより、振動をある程度抑制することがで
きるが、運転状態の変化に応じてこの補助パルスの幅を
適正に制御しないと、振動を充分に抑制することができ
ない。

あるいは、パルス幅制御の周期を振動の周期に対して
充分に短くすることにより、振動を抑制することができ
るが、一般に大容量のスイッチング素子はスイッチング
速度が遅く、スイッチング周波数を増加するには限界が
あり、またスイッチング損失が増加するため、効率が低
下しインバータが大形になる。

さらに、転流コンデンサのキャパシタンスを大きくす
ることにより、騒動の周期を長くすることができるため
スイッチング周波数を減少することができるが、負荷に
誘導電動機を接続する場合、キャパシタンスを誘導電動
機の励磁容量以上にすると、自励現象により出力電圧が
増大し安定な運転ができなくなる。

本発明は上記事情に鑑みなされたものであり、インバ
ータの出力側に発生する電流波形及び電圧波形の振動の
抑制の度合いをさらに向上させることが可能な電流型イ
ンバータ制御装置を提供しようとするものである。

（課題を解決するための手段）本発明は上記課題を解決するための手段として、出力
側に転流コンデンサが接続されたインバータからリアク
タンスを有する負荷へ、PWM制御に基づいて電力を供給
する際に、前記インバータのある相のスイッチング素子
のオン期間に発生する主パルスの前に、オン期間幅の短
い補助パルスを発生させ、この補助パルスにより負荷電
流波形に発生する振動現象を低減するようにした電流型
インバータ制御装置において、前記転流コンデンサに流
れるコンデンサ電流、またはこのコンデンサ電流に相当
する電流を検出するコンデンサ電流検出手段と、あるサ
イクルでの前記補助パルスのオン期間開始時点と前記主
パルスのオン期間開始時点との間のコンデンサ電流偏差
量、及び該主パルスのオン期間開始時点とこの時点から
所定時間遅延した時点との間のコンデンサ電流偏差量を
演算する電流偏差演算手段と、前記電流偏差演算手段か
らの演算信号を、次サイクルでの前記スイッチング素子
に対する位相角指令信号に加算し、次サイクルでの前記
コンデンサ電流偏差量が零となるような信号を出力する
電流偏差加算手段と、を備え、この電流偏差加算手段の
出力信号に基づいて前記補助パルス及び前記主パルスの
パルス幅制御を行う構成としたものである。

（作用）インバータの出力電流及び負荷電流の変化は、コンデ
ンサ電流の変化と対応する。したがって、転流コンデン
サと負荷側リアクタンスとで形成される並列共振回路に
与えられる加振電流成分を検出し、この加振電流成分の
偏差が零になるように、パルス幅制御を行なえば、イン
バータの出力側に発生する電流及び電圧の振動を抑制で
きるはずである。

この加振電流成分は上記構成におけるコンデンサ電流
検出手段により検出される。

そして、電流偏差演算手段は、あるサイクルでの補助
パルスのオン期間開始時点と主パルスのオン期間開始時
点との間のコンデンサ電流偏差量、及び主パルスのオン
期間開始時点とこの時点から所定時間遅延した時点との
間のコンデンサ電流偏差量を演算する。

電流偏差加算手段は、この演算により得られた信号
を、次サイクルでのスイッチング素子に対する位相角信
号に加算し、次サイクルでのコンデンサ電流偏差量が零
となるような信号を出力する。この出力信号に基づき、
補助パルス及び主パルスの幅が決定される。このように
決定された補助パルス及び主パルスに対応する加振電流
成分の偏差は零となる。

（実施例）以下、本発明の実施例を第１図乃至第３図に基づき説
明する。但し、第４図乃至第10図と同様の構成要素には
同一符号を付し、重複した説明を適宜省略することとす
る。

第１図は本発明の実施例の構成を示すブロック図であ
り、32〜34はそれぞれU,V,W相コンデンサ10,11,12に流
れる電流を検出する電流検出器、35〜37は電流検出器32
〜34で検出された電流検出値である。また、この実施例
のスイッチング素子制御回路24Aは、電流偏差演算手段2
4a及び電流偏差加算手段24bを有している。

第２図は、第１図におけるスイッチング素子制御回路
24Aの詳細な構成を示すブロック図である。この図にお
いて、82、83はそれぞれ位相角指令値80と積分器93の出
力、位相角指令値81と積分器94の出力を加算する加算器
であり、この加算器82、83により電流偏差加算回路（手
段）24bが構成されている。

そして、84,85はオア回路、86はオア回路84の出力パ
ルスにより電流検出値35を保持するサンプルホールド、
87は電流検出値35とサンプルホールド86の出力の差を検
出する減算器、88はオア回路85の出力パルスにより減算
器87の出力を保持するサンプルホールド、89はオア回路
85の出力パルスにより電流検出値35を保持するサンプル
ホールド、90は遅延回路、91はサンプルホールド89の出
力と電流検出値35の差を検出する減算器、92は遅延回路
90の出力パルスにより減算器91の出力を保持するサンプ
ルホールドである。電流偏差演算回路（手段）24aは、
これら84〜94の各要素により構成されている。

第３図は、第１図及び第２図で述べた装置により得ら
れる運転波形図である。この図において、（10）はイン
バータ９のＵ相出力電流、（11）は負荷13のＵ相逆起電
力20、（12）はＵ相負荷電流、（13）はインバータ９の
UV間電圧、（14）はＵ相コンデンサ10に流れる電流、
（19）は積分器93の出力、（20）は積分器94の出力であ
る。これらの波形から分かるように、本実施例による振
動抑制制御が開始される前の状態は、第10図と全く同一
である。以下第１図及び、第２図、第３図、第９図を参
照しながら、本実施例の動作を説明する。但し、図にお
いて、25〜29,41,42,47,48,53,54,56〜59,62,63,68〜81
までの要素の動作は、第８図について説明した動作と同
様であるので、その説明を省略し、本実施例で追加され
た部分の回路の動作を主として説明する。

時刻t₁において、シングルショット47の出力に、
（１）の波形（第９図参照）で示すパルスが発生し、こ
のパルスはオア回路84を通過し、サンプルホールド86に
与えられる。したがってt₁の時点のコンデンサ10の電流
（14）が保持される。次いで、時刻t₁₂において、シン
グルショット75の出力に、（16）の波形（第９図参照）
で示すパルスが発生し、このパルスはオア回路85を通過
し、サンプルホールド86に与えられる。したがってt₁₂
の時点のコンデンサ電流（14）と、サンプルホールド86
に保持されているt₁の時点のコンデンサ電流（14）の差
が、減算器87から与えられ、サンプルホールド88に保持
される。このときフリップフロップ54のＡ出力は第９図
の（８）で示すように“0"でありしたがってＢ出力は
“1"である。Ｂ出力が“1"のとき、サンプルホールド88
の出力を正の極性で積分器93に蓄積するものとする。し
たがってt₁₂の時点で積分器93の出力（19）は、コンデ
ンサ電流（14）のt₁₂の時点の値とt₁の時点の値の差に
応じて増加する、（16）のパルスは同時に、サンプルホールド89に与え
られる。したがってt₁₂の時点のコンデンサ電流（14）
が保持される。次に、時刻t₁₃において、遅延回路90の
出力にパルスが発生し、このパルスはサンプルホールド
92に与えられる。したがってサンプルホールド89に保持
されているt₁₂の時点のコンデンサ電流（14）と、t₁₃の
時点のコンデンサ電流（14）の差が、減算器91から与え
られ、サンプルホールド92に保持される。このときフリ
ップフロップ54のＢ出力は“1"であり、サンプルホール
ド92の出力が正の極性で積分器94に蓄積される。したが
ってt₁₃の時点で積分器94の出力（20）は、でこ電流（1
4）のt₁₂の時点の値とt₁₃の時点の値の差に応じて増加
する。

同様に、時刻t₄において、シングルショット48の出力
に、（２）の波形で示すパルスが発生し、このパルスは
オア回路84を通過し、サンプルホールド86に与えられ
る。したがってt₄の時点のコンデンサ電流（14）が保持
される。時刻t₄₂において、シングルショット77の出力
に、（18）の波形で示すパルスが発生し、このパルスは
オア回路85を通過し、サンプルホールド88に与えられ
る。したがってt₄₂の時点のコンデンサ電流（14）と、
サンプルホールド86に保持されているt₄の時点のコンデ
ンサ電流（14）の差が、減算器87から与えられ、サンプ
ルホールド88に保持される。このときフリップフロップ
54のＢ出力は“0"である。Ｂ出力が“0"のとき、サンプ
ルホールド88の出力を負の極性で積分器93に蓄積するも
のとする。したがってt₄₂の時点で積分器93の出力（1
9）は、コンデンサ電流（14）のt₄₂の時点の値とt₄の時
点の値の差に応じて増加する。

（18）のパルスは同時に、サンプルホールド89に与え
られる。したがってt₄₂の時点のコンデンサ電流（14）
が保持される。次に、時刻t₄₃において、遅延回路90の
出力にパルスが発生し、このパルスはサンプルホールド
92に与えられる。したがってサンプルホールド89に保持
されているt₄₂の時点のコンデンサ電流（14）と、t₄₃の
時点のコンデンサ電流（14）の差が、減算器91から与え
られ、サンプルホールド92に保持される。このときフリ
ップフロップ54のＢ出力は“0"であり、サンプルホール
ド92の出力が負の極性で積分器94に蓄積される。したが
ってt₄₃の時点で積分器94の出力（20）は、コンデンサ
電流（14）のt₄₂の時点の値とt₄₃の時点の値の差に応じ
て増加する。

以上Ｕ相について説明したが、Ｖ相については120
゜、Ｗ相については240゜遅れたタイミングで同様の制
御が行われ、それぞれのコンデンサ電流の偏差信号が、
積分器93及び94に蓄積されるものとする。

そして、積分器93の出力は加算器82に与えられ、Θ_１
の指令値80と加算される。また、積分器94の出力は加算
器83に与えられ、Θ_２の指令値81と加算される。

このように、t₁の時点のコンデンサ電流（14）と、t
₁₂の時点のコンデンサ電流（14）の差が零になるよう
に、パルスのオン幅Θ_１を制御し、t₁₂の時点のコンデ
ンサ電流（14）と、t₁₃の時点のコンデンサ電流（14）
の差が零になるようにパルスのオン幅とオフ幅の和Θ_２
を制御することにより、第３図に示すように、負荷電流
（12）とインバータの出力電圧（13）の振動を抑制する
ことができる。

ここで、Θ_１とΘ_２の制御については、t₁の時点から
t₁₂の時点までのコンデンサへの充放電量と、オンパル
ス幅Θ_１による負荷電流（12）の変化量を制御するのが
趣旨であるから、t₁の時点のコンデンサ電流（14）と、
t₁₂の時点のコンデンサ電流（14）の差が零になるよう
に、パルスのオン幅とオフ幅の和Θ_２を制御し、t₁₂の
時点のコンデンサ電流（14）と、t₁₃の時点のコンデン
サ電流（14）の差が零になるようにパルスのオン幅Θ_１
を制御しても同様の結果が得られる。振動が抑制された
後は、コンデンサ電流（14）は、第３図に示すように、
t₇,t₇₂,t₇₃の時点の値がほぼ等しくなっている。

このように、１回のオンパルスとオフパルスの前後の
コンデンサ電流の偏差は、コンデンサと負荷のリアクタ
ンスによる並列共振回路に与える、加振電流成分の大き
さを表している。この加振電流成分が零になるように、
オンパルス幅、またはオフパルス幅を制御するのが本発
明の特徴である。

なお、第３図のインバータ９のＵ相出力電流の波形
（10）において、左方の補助パルス幅W₁と右方の補助パ
ルス幅W_nとは同じに見えるが、実際にはW_n＞W₁となって
いる。

以上の説明では、加振電流成分をコンデンサ電流I_cか
ら検出する場合について説明したが、インバータの出力
電流I₁と負荷電流I₂の差から検出するようにしても良
い。

また、本発明を三相出力のインバータに適用する場合
について説明したが、単相出力のインバータ、あるい
は、四相以上のインバータについても同様に適用するこ
とができる。

〔発明の効果〕

以上のように、本発明によれば、コンデンサ電流また
はこれに相当する電流を検出することにより振動の状態
をフィードバックし、振動の状態が小さくなる方向にパ
ルス幅を可変制御する構成としたので、転流時にインバ
ータの出力電流がステップ的に変化するときに、転流コ
ンデンサと負荷のリアクタンスとの形成される並列共振
回路に発生する、振動現象を充分に抑制することができ
る。したがって、これにより派生する、次のような種々
の効果が期待できる。

すなわち、まず、電流と電圧の振動による電気的な損
失の増加を防止することができ、特に、負荷として交流
電動機を接続する場合、トルク脈動による振動や騒音の
発生を防止することもできる。この場合、加振電流成分
をフィードバックしてこれが零になるようにパルス幅制
御を行なっているので、運転状態の変化にかかわらず、
振動を充分に抑制することができる。また、１回のオン
パルスとオフパルス毎にパルス幅を適切に制御するの
で、少ないスイッチング回数で振動を発生しないパルス
幅制御を行なうことができる。したがって、スイッチン
グ損失の少ない、効率の高いインバータを実現できる。
さらに、振動を抑えるために、コンデンサを大きくする
必要がないので、負荷に誘導電動機を接続する場合でも
自励現象のない安定な運転を行なうことができる。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示すブロック図、第２
図は第１図の一部の詳細を示すブロック図、第３図は第
１図の実施例により得られる運転波形図、第４図は従来
例の構成を示すブロック図、第５図は第４図の一部の詳
細を示すブロック図、第６図は第４図及び第５図の動作
を説明するためのタイムチャート、第７図は第４図及び
第５図に示した従来例により得られる運転波形図、第８
図は他の従来例の一部の構成を示すブロック図、第９図
は第８図の動作を説明するためのタイムチャート、第10
図は第８図に示した他の従来例により得られる運転波形
図である。３〜８……スイッチング素子、９……インバータ、10〜
12……転流コンデンサ、13……負荷、32〜34……コンデ
ンサ電流検出手段、24a……電流偏差演算手段、24b……
電流偏差加算手段、（10a）……主パルス、（10b）……
補助パルス。

Claims

(57)【特許請求の範囲】

【請求項１】出力側に転流コンデンサが接続されたイン
バータからリアクタンスを有する負荷へ、PWM制御に基
づいて電力を供給する際に、前記インバータのある相の
スイッチング素子のオン期間に発生する主パルスの前
に、オン期間幅の短い補助パルスを発生させ、この補助
パルスにより負荷電流波形に発生する振動現象を低減す
るようにした電流型インバータ制御装置において、前記転流コンデンサに流れるコンデンサ電流、またはこ
のコンデンサ電流に相当する電流を検出するコンデンサ
電流検出手段と、あるサイクルでの前記補助パルスのオン期間開始時点と
前記主パルスのオン期間開始時点との間のコンデンサ電
流偏差量、及び該主パルスのオン期間開始時点とこの時点
から所定時間遅延した時点その間のコンデンサ電流偏差
量を演算する電流偏差演算手段と、前記電流偏差演算手段からの演算信号を、次サイクルで
の前記スイッチング素子に対する位相角指令信号に加算
し、次サイクルでの前記コンデンサ電流偏差量が零とな
るような信号偏差を出力する電流偏差加算手段と、を備え、この電流加算手段の出力信号に基づいて前記補
助パルス及び前記主パルスのパルス幅制御を行うように
した、ことを特徴とする電流形インバータ制御装置。