JP2963384B2 - 電界電子放出装置の製造方法 - Google Patents
電界電子放出装置の製造方法Info
- Publication number
- JP2963384B2 JP2963384B2 JP8015288A JP1528896A JP2963384B2 JP 2963384 B2 JP2963384 B2 JP 2963384B2 JP 8015288 A JP8015288 A JP 8015288A JP 1528896 A JP1528896 A JP 1528896A JP 2963384 B2 JP2963384 B2 JP 2963384B2
- Authority
- JP
- Japan
- Prior art keywords
- pillar
- pillars
- voltage
- multilayer structure
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
- H01J9/242—Spacers between faceplate and backplate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
- H01J2329/8635—Spacing members characterised by the form or structure having a corrugated lateral surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/864—Spacing members characterised by the material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出用装置に
関し、特に多層材料構造を用いたこのような電界放出用
装置用に改良されたピラー構造を形成する方法に関す
る。
関し、特に多層材料構造を用いたこのような電界放出用
装置用に改良されたピラー構造を形成する方法に関す
る。
【０００２】
【従来の技術】カソード材料から電子を真空中に放出す
ることは、真空装置内の現在のところ最も有望な電子ソ
ースである。これらの真空装置は、フラットパネルディ
スプレー，クライストロン，マイクロウェーブパワー増
幅機に用いられる伝播波チューブ，イオンガン，電子ビ
ームリソグラフィ，高エネルギ加速機，自由電子レー
ザ，電子顕微鏡等を含む。これらの装置の最も有望な応
用分野は、マトリックス上のフラットパネルディスプレ
イ内における電界エミッタ（電界放出機）の使用であ
る。これに関しては、「J.A.Costellano, Handbook of
Display Technology,Academic Press, New York, pp.25
4 (1992) 」を参照のこと。ダイアモンドが電界放出用
材料として望ましいものであるが、その理由は、低電圧
放出特性と機械的な丈夫さと化学的特性の為である。こ
のダイアモンド電界放出機を用いた電界放出装置は、米
国特許出願第０８／３６１６１６号に開示されている。
ることは、真空装置内の現在のところ最も有望な電子ソ
ースである。これらの真空装置は、フラットパネルディ
スプレー，クライストロン，マイクロウェーブパワー増
幅機に用いられる伝播波チューブ，イオンガン，電子ビ
ームリソグラフィ，高エネルギ加速機，自由電子レー
ザ，電子顕微鏡等を含む。これらの装置の最も有望な応
用分野は、マトリックス上のフラットパネルディスプレ
イ内における電界エミッタ（電界放出機）の使用であ
る。これに関しては、「J.A.Costellano, Handbook of
Display Technology,Academic Press, New York, pp.25
4 (1992) 」を参照のこと。ダイアモンドが電界放出用
材料として望ましいものであるが、その理由は、低電圧
放出特性と機械的な丈夫さと化学的特性の為である。こ
のダイアモンド電界放出機を用いた電界放出装置は、米
国特許出願第０８／３６１６１６号に開示されている。
【０００３】一般的な電界放出装置は、複数の電界放出
チップを有するカソードと、このカソードから離間して
配置されたアノードとを有する。このアノードとカソー
ドの間に印加された電圧により、電子がカソードからア
ノード方向に放出される。
チップを有するカソードと、このカソードから離間して
配置されたアノードとを有する。このアノードとカソー
ドの間に印加された電圧により、電子がカソードからア
ノード方向に放出される。
【０００４】従来の電子電界放出フラットパネルディス
プレイ装置は、セル（背面プレート）のカソード上に形
成された微細構造の電界エミッタのマトリクスアレイ
と、透明な前面プレート上のリンをコーティングしたア
ノードとを有する。このカソードとアノードとの間に
は、グリッドあるいはゲートと称する導電性要素が配置
されている。このカソードとゲートとは、通常交差する
ストリップ（直交するストリップ）でその交差部が表示
装置のピクセルを形成する。このピクセルはカソード導
体ストリップとゲート導体との間に電圧をかけることに
より活性化される。高エネルギ（４００〜３，０００ｅ
Ｖ）を放出された電子にかかるためにより高い正電圧が
アノードに印加される。これに関しては、米国特許第
４，９４０，９１６号，第５，１２９，８５０号，第
５，１３８，２３７号，第５，２８３，５００号を参照
のこと。
プレイ装置は、セル（背面プレート）のカソード上に形
成された微細構造の電界エミッタのマトリクスアレイ
と、透明な前面プレート上のリンをコーティングしたア
ノードとを有する。このカソードとアノードとの間に
は、グリッドあるいはゲートと称する導電性要素が配置
されている。このカソードとゲートとは、通常交差する
ストリップ（直交するストリップ）でその交差部が表示
装置のピクセルを形成する。このピクセルはカソード導
体ストリップとゲート導体との間に電圧をかけることに
より活性化される。高エネルギ（４００〜３，０００ｅ
Ｖ）を放出された電子にかかるためにより高い正電圧が
アノードに印加される。これに関しては、米国特許第
４，９４０，９１６号，第５，１２９，８５０号，第
５，１３８，２３７号，第５，２８３，５００号を参照
のこと。
【０００５】このアノードは、表示装置の電界放出領域
を減少させないよう、分散配置されたピラー（柱）によ
り機械的に支持されカソードから絶縁されている。リン
の励起のためにアノードに印加される高電圧に耐えるた
めにピラーを構成する材料は、誘電性でなければなら
ず、そしてその破壊電圧は高くなければならない。
を減少させないよう、分散配置されたピラー（柱）によ
り機械的に支持されカソードから絶縁されている。リン
の励起のためにアノードに印加される高電圧に耐えるた
めにピラーを構成する材料は、誘電性でなければなら
ず、そしてその破壊電圧は高くなければならない。
【０００６】このフラットパネルの電界放出表示装置
（ＦＥＤ）の表示性能を制限するファクタの１つは、エ
ミッタ（カソード）とアノードとの間の最大動作電圧で
ある。ＺｎＳベースのリンに対する（例えばＧＴＥ社か
ら市販されているＰ２２赤，緑，青）の効率は、幅広い
電圧範囲に亘って電圧の平方根で増加し、その結果電界
放出表示装置は、最大効率を得るためにはできるだけ高
い電圧で動作する必要がある。これは、持ち運び可能な
バッテリで動作するような低電力消費が望ましい装置に
対しては、非常に過酷なことである。発光出力を劣化す
ることなく、リン元素が生き残るような電子ドーズ量
は、動作電圧とともに増加することがわかった。このよ
うな２つの効果を組み合わせることによって高電圧で動
作することが特に有利であるということは従来認識され
ていなかった。表示装置はその動作電圧に係わらず同一
の光出力を生成する必要がある。効率は高電圧になると
改善されるために、より小さい全パワーがアノードに印
加されなければならない。さらにこのパワーは、アノー
ド電圧と電流との乗算であるので、一定の光出力を維持
するのに必要な電流は、パワーよりも早く減少する。こ
のことは、リン元素に損傷を与えることになるようなド
ーズ量の増加と組合わさって、リン元素の寿命は電圧の
極めて強い増加関数であることがわかった。通常リン元
素に対しては、動作電圧を５００Ｖから５０００Ｖに変
更することにより装置の動作寿命は１００倍増加するこ
とになる。
（ＦＥＤ）の表示性能を制限するファクタの１つは、エ
ミッタ（カソード）とアノードとの間の最大動作電圧で
ある。ＺｎＳベースのリンに対する（例えばＧＴＥ社か
ら市販されているＰ２２赤，緑，青）の効率は、幅広い
電圧範囲に亘って電圧の平方根で増加し、その結果電界
放出表示装置は、最大効率を得るためにはできるだけ高
い電圧で動作する必要がある。これは、持ち運び可能な
バッテリで動作するような低電力消費が望ましい装置に
対しては、非常に過酷なことである。発光出力を劣化す
ることなく、リン元素が生き残るような電子ドーズ量
は、動作電圧とともに増加することがわかった。このよ
うな２つの効果を組み合わせることによって高電圧で動
作することが特に有利であるということは従来認識され
ていなかった。表示装置はその動作電圧に係わらず同一
の光出力を生成する必要がある。効率は高電圧になると
改善されるために、より小さい全パワーがアノードに印
加されなければならない。さらにこのパワーは、アノー
ド電圧と電流との乗算であるので、一定の光出力を維持
するのに必要な電流は、パワーよりも早く減少する。こ
のことは、リン元素に損傷を与えることになるようなド
ーズ量の増加と組合わさって、リン元素の寿命は電圧の
極めて強い増加関数であることがわかった。通常リン元
素に対しては、動作電圧を５００Ｖから５０００Ｖに変
更することにより装置の動作寿命は１００倍増加するこ
とになる。
【０００７】実際の電界放出表示装置は、基板とスクリ
ーンとを分離するために一体に形成された誘電体製のピ
ラーが必要である。このピラーがないと、外側の大気圧
と内側の真空との間の圧力差によりアノードとカソード
の表面が接触してしまう。このピラーは、通常１００〜
１０００μｍの高さで１０００〜１００，０００個のピ
クセルの面積を支持する。高電界における絶縁破壊のた
めに、これらのピラーは、表示装置にかかる電圧を制限
することになり、その結果リンの効率および電力消費を
制限することになる。この電圧制限は、ピラーの表面に
沿った放電を回避するために発生するものである。
ーンとを分離するために一体に形成された誘電体製のピ
ラーが必要である。このピラーがないと、外側の大気圧
と内側の真空との間の圧力差によりアノードとカソード
の表面が接触してしまう。このピラーは、通常１００〜
１０００μｍの高さで１０００〜１００，０００個のピ
クセルの面積を支持する。高電界における絶縁破壊のた
めに、これらのピラーは、表示装置にかかる電圧を制限
することになり、その結果リンの効率および電力消費を
制限することになる。この電圧制限は、ピラーの表面に
沿った放電を回避するために発生するものである。
【０００８】真空中に置ける絶縁物の表面破壊に関して
は、「R.Hawley, Vacuum, vol.18,p.383 (1968)」を参
照のこと。電界に平行な絶縁物の表面については、絶縁
破壊が発生するような電界は、最大１０4 Ｖ／ｃｍ（例
えば５０００Ｖが５ｍｍのギャップにかかった状態）で
ある。この数字は、多くの個体がバルクを支持するよう
な１−１０×１０6 Ｖ／ｃｍよりもはるかに低い。より
小さな誘電体がより大きな電界を支持するようになる
と、例えば２００μｍの高さのピラーが２−５×１０4
Ｖ／ｃｍの電界を支持するが、全電圧（電界×高さ）
は、依然として高さの単純な関数である。
は、「R.Hawley, Vacuum, vol.18,p.383 (1968)」を参
照のこと。電界に平行な絶縁物の表面については、絶縁
破壊が発生するような電界は、最大１０4 Ｖ／ｃｍ（例
えば５０００Ｖが５ｍｍのギャップにかかった状態）で
ある。この数字は、多くの個体がバルクを支持するよう
な１−１０×１０6 Ｖ／ｃｍよりもはるかに低い。より
小さな誘電体がより大きな電界を支持するようになる
と、例えば２００μｍの高さのピラーが２−５×１０4
Ｖ／ｃｍの電界を支持するが、全電圧（電界×高さ）
は、依然として高さの単純な関数である。
【０００９】ＺｎＳベースのリンの電界放出表示装置
は、２０００Ｖ以上（好ましくは４０００Ｖ以上）で動
作することが好ましいので、ストレートな側壁を有する
ピラーは、０．５ｍｍ〜１ｍｍの高さ（安全係数１．５
を見積もって）でなければならない。このような背の高
いピラーは、電子がエミッタとリンのスクリーンの間を
伝播するにつれて電子を集中させることが困難となる。
従来技術においては、このような絶縁破壊に関し、電子
注入の効果については開示しておらず、このような影響
は破壊電圧を減少させ、さらにより背の高いピラーが必
要となることについても開示していない。
は、２０００Ｖ以上（好ましくは４０００Ｖ以上）で動
作することが好ましいので、ストレートな側壁を有する
ピラーは、０．５ｍｍ〜１ｍｍの高さ（安全係数１．５
を見積もって）でなければならない。このような背の高
いピラーは、電子がエミッタとリンのスクリーンの間を
伝播するにつれて電子を集中させることが困難となる。
従来技術においては、このような絶縁破壊に関し、電子
注入の効果については開示しておらず、このような影響
は破壊電圧を減少させ、さらにより背の高いピラーが必
要となることについても開示していない。
【００１０】真空中の絶縁表面はわずかな電子を含み、
その結果この絶縁表面は、通常チャージされることにな
る。このチャージは、必ずしも負ではない。来入電子は
絶縁物から電子をたたき出すが、このプロセスは二次放
出として知られている。平均的に来入電子が一つに対
し、複数の放出電子がある場合には、この絶縁物は、正
にチャージされている。その後この正のチャージは、よ
り多くの電子を引きつける。このプロセスは、絶縁物の
絶縁されたブロック上では、起きないが、その理由は、
正のチャージは、二次電子が放出されるのを阻止するか
らであり、そして系は平衡状態に達する。
その結果この絶縁表面は、通常チャージされることにな
る。このチャージは、必ずしも負ではない。来入電子は
絶縁物から電子をたたき出すが、このプロセスは二次放
出として知られている。平均的に来入電子が一つに対
し、複数の放出電子がある場合には、この絶縁物は、正
にチャージされている。その後この正のチャージは、よ
り多くの電子を引きつける。このプロセスは、絶縁物の
絶縁されたブロック上では、起きないが、その理由は、
正のチャージは、二次電子が放出されるのを阻止するか
らであり、そして系は平衡状態に達する。
【００１１】２つの電極の間に絶縁物を挿入し、この絶
縁物に沿って、連続的な電圧の傾斜を形成すると、二次
電子は、より高い正の電極の方向に向かって常に飛び出
す。これにより絶縁物の大部分が正にチャージされる
（より高い正の電極の電位に近い電位になる）ような放
出プロセスが得られ、その結果負の電極近傍の電圧傾斜
はより強くなる。このより強くなった電圧傾斜により負
の電極から電界放出が行われチャージの別のサイクルと
なり放出が行われる。このプロセスは絶縁物がバルク内
で電圧破壊する前に表面に沿ってアークが形成されるこ
とになる。
縁物に沿って、連続的な電圧の傾斜を形成すると、二次
電子は、より高い正の電極の方向に向かって常に飛び出
す。これにより絶縁物の大部分が正にチャージされる
（より高い正の電極の電位に近い電位になる）ような放
出プロセスが得られ、その結果負の電極近傍の電圧傾斜
はより強くなる。このより強くなった電圧傾斜により負
の電極から電界放出が行われチャージの別のサイクルと
なり放出が行われる。このプロセスは絶縁物がバルク内
で電圧破壊する前に表面に沿ってアークが形成されるこ
とになる。
【００１２】
【発明が解決しようとする課題】したがって本発明の目
的は、フラットパネルの表示装置内に用いられ、その好
ましい形状と誘電体特性を有するようなピラー構造を提
供することである。
的は、フラットパネルの表示装置内に用いられ、その好
ましい形状と誘電体特性を有するようなピラー構造を提
供することである。
【００１３】
【課題を解決するための手段】本発明のピラー構造は、
高電圧下において、破壊電圧に耐えるために負の電極か
ら正の電極までの表面長さが長くなったものである。本
発明の製造方法は、フラットパネル表示装置用の高電圧
破壊の誘電体製ピラーを低コストで製造することができ
る。
高電圧下において、破壊電圧に耐えるために負の電極か
ら正の電極までの表面長さが長くなったものである。本
発明の製造方法は、フラットパネル表示装置用の高電圧
破壊の誘電体製ピラーを低コストで製造することができ
る。
【００１４】
【発明の実施の形態】電界放出フラットパネル表示装置
のピラーは、ピラー上のアノード層を機械的に支持し、
アノードとカソードとを電気的に分離している。そのた
めこのピラー材料の機械的強度と誘電体特性は重要であ
る。アノードプレート上に塗布されたリン材料を操作す
るために高電界操作するために印加される高電界に耐え
るためにこのピラー材料は、高い破壊電圧例えば、２０
００Ｖ以上（好ましくは４０００Ｖ以上）を有する絶縁
材料（例えば、ＺｎＳ：Ｃｕ，Ａｌリンのようなリン材
料）を用いている。
のピラーは、ピラー上のアノード層を機械的に支持し、
アノードとカソードとを電気的に分離している。そのた
めこのピラー材料の機械的強度と誘電体特性は重要であ
る。アノードプレート上に塗布されたリン材料を操作す
るために高電界操作するために印加される高電界に耐え
るためにこのピラー材料は、高い破壊電圧例えば、２０
００Ｖ以上（好ましくは４０００Ｖ以上）を有する絶縁
材料（例えば、ＺｎＳ：Ｃｕ，Ａｌリンのようなリン材
料）を用いている。
【００１５】第１の点としては、最適なピラーの設計に
おいては、ピラーの高さを低く維持しながら負電極と正
電極との間の表面距離をできるだけ長くすることであ
る。
おいては、ピラーの高さを低く維持しながら負電極と正
電極との間の表面距離をできるだけ長くすることであ
る。
【００１６】第２の点としては、大部分の二次電子がそ
れが生成された点の近傍のピラー表面に再度注入される
ようにして、正電極方向へ加速されることのないような
ピラー構造が望ましい。これは、多くのピラー材料は、
入射エネルギが５００Ｖ以下（あるいはさらに好ましく
は２００Ｖ以下）の場合には、各入射電子に対し再生係
数が１未満の二次電子しか生成しないために好ましい。
これらの条件下においては二次電子は、通常それ自身の
二次電子の数を増加させるほどの充分なエネルギを有し
ていない。この目的を達成するために「近接している」
とは、電子が生成される点よりも５００Ｖ以上（好まし
くは２００Ｖ以上）だけ正電界の電位がより正となって
いる場所を意味する。
れが生成された点の近傍のピラー表面に再度注入される
ようにして、正電極方向へ加速されることのないような
ピラー構造が望ましい。これは、多くのピラー材料は、
入射エネルギが５００Ｖ以下（あるいはさらに好ましく
は２００Ｖ以下）の場合には、各入射電子に対し再生係
数が１未満の二次電子しか生成しないために好ましい。
これらの条件下においては二次電子は、通常それ自身の
二次電子の数を増加させるほどの充分なエネルギを有し
ていない。この目的を達成するために「近接している」
とは、電子が生成される点よりも５００Ｖ以上（好まし
くは２００Ｖ以上）だけ正電界の電位がより正となって
いる場所を意味する。
【００１７】第３の点として、局部電界が絶縁体表面と
ほぼ直交するように、好ましくはその表面から放出する
電磁線と直交するようにピラーの表面を方向付け、その
結果二次電子がその表面の方向に戻り上記の２００から
５００Ｖ以下のエネルギでもって再注入できるようにす
るのがよい。垂直方向から４５度だけ傾いた絶縁体表面
を有する円錐台状のピラーは、その電界に平衡な側壁を
有するピラーが支持できる電界の最大４倍の値の電界に
耐えられる。
ほぼ直交するように、好ましくはその表面から放出する
電磁線と直交するようにピラーの表面を方向付け、その
結果二次電子がその表面の方向に戻り上記の２００から
５００Ｖ以下のエネルギでもって再注入できるようにす
るのがよい。垂直方向から４５度だけ傾いた絶縁体表面
を有する円錐台状のピラーは、その電界に平衡な側壁を
有するピラーが支持できる電界の最大４倍の値の電界に
耐えられる。
【００１８】第４の点として、ピラーは、アノード端で
はあまり広い幅となってはならず、電子がリン製スクリ
ーンに当たる面積が減少しないようにする。
はあまり広い幅となってはならず、電子がリン製スクリ
ーンに当たる面積が減少しないようにする。
【００１９】本発明のピラー材料は、ライムガラス，パ
イレックス（Pyrex）， 融解水晶（ガラス），酸化物の
ようなセラミック材料，窒化物，窒化酸化物，カーバイ
ド（Ａｌ2Ｏ3，ＴiＯ2，ＺｒＯ2 ，ＡｌＮ）あるいはそ
の混合物，ポリマー材料（例ポリイミドレジン）セラミ
ックス，ポリマー材料，金属の合成物等から選択され
る。好ましいピラー材料としては、７０重量％のポート
ランドセメントと３０％のアルミナからなり、あるいは
他の鋳造可能な耐火セラミクスも利用できる（ＯＲＰＡ
Ｃ鋳造セラミックペースト）。本発明のピラーの形状は
円柱あるいは矩形のロッドまで様々である。シリンダー
形状，プレート形状あるいは他の不規則な形状も本発明
のピラー形状として用いることが可能である。このピラ
ーの直径は５０−１０００μｍで、好ましくは１００−
３００μｍである。このピラーの高さ対直径のアスペク
ト比は通常１−１０の範囲で、好ましくは２−５の範囲
内にある。ピラーの所望の数あるいは密度は、考慮され
るべき様々なファクタに依存する。アノードプレートを
機械的に充分に支持するために、沢山のピラーが好まし
い。しかし、表示装置の品質の劣化、製造コストあるい
は破壊電圧のリスクを最小にするためにはあまり沢山の
数のピラーは、好ましくなく、適当な妥協が必要であ
る。本発明におけるピラーの通常の密度は、約表示装置
の全表面積の０．０１−２％であり、好ましくは０．０
５−０．５％である。２５×２５ｃｍのＦＥＤ表示装置
については、断面が１００×１００μｍのピラーを５０
０−２０００本配置するのが本発明のピラー構造として
良い。
イレックス（Pyrex）， 融解水晶（ガラス），酸化物の
ようなセラミック材料，窒化物，窒化酸化物，カーバイ
ド（Ａｌ2Ｏ3，ＴiＯ2，ＺｒＯ2 ，ＡｌＮ）あるいはそ
の混合物，ポリマー材料（例ポリイミドレジン）セラミ
ックス，ポリマー材料，金属の合成物等から選択され
る。好ましいピラー材料としては、７０重量％のポート
ランドセメントと３０％のアルミナからなり、あるいは
他の鋳造可能な耐火セラミクスも利用できる（ＯＲＰＡ
Ｃ鋳造セラミックペースト）。本発明のピラーの形状は
円柱あるいは矩形のロッドまで様々である。シリンダー
形状，プレート形状あるいは他の不規則な形状も本発明
のピラー形状として用いることが可能である。このピラ
ーの直径は５０−１０００μｍで、好ましくは１００−
３００μｍである。このピラーの高さ対直径のアスペク
ト比は通常１−１０の範囲で、好ましくは２−５の範囲
内にある。ピラーの所望の数あるいは密度は、考慮され
るべき様々なファクタに依存する。アノードプレートを
機械的に充分に支持するために、沢山のピラーが好まし
い。しかし、表示装置の品質の劣化、製造コストあるい
は破壊電圧のリスクを最小にするためにはあまり沢山の
数のピラーは、好ましくなく、適当な妥協が必要であ
る。本発明におけるピラーの通常の密度は、約表示装置
の全表面積の０．０１−２％であり、好ましくは０．０
５−０．５％である。２５×２５ｃｍのＦＥＤ表示装置
については、断面が１００×１００μｍのピラーを５０
０−２０００本配置するのが本発明のピラー構造として
良い。
【００２０】本発明のピラーの誘電体特性の電圧破壊
は、その表面で最も頻繁に起きるためにカソードとアノ
ードとの間のピラーの表面長さを増加するのが好まし
い。本発明においては、この表面長さを増加させるため
に新たな本発明の製造方法によりピラー材料中の円周状
に波打った表面構造を採用することである。このような
構造は、多くの二次電子を捕獲し、このため電圧破壊が
改善される。
は、その表面で最も頻繁に起きるためにカソードとアノ
ードとの間のピラーの表面長さを増加するのが好まし
い。本発明においては、この表面長さを増加させるため
に新たな本発明の製造方法によりピラー材料中の円周状
に波打った表面構造を採用することである。このような
構造は、多くの二次電子を捕獲し、このため電圧破壊が
改善される。
【００２１】このピラーの設計にあたっては、材料特性
（即ち二次電子放出係数δmax と導電性）とピラーの形
状との間で妥協点を見つけだす必要がある。電子の好ま
しくない多重複製を低減するために、入射電子により生
成され電圧ドロップにより動き回り、２以上の三次電子
を生成するような二次電子の平均数を１未満に抑えるこ
とが望ましい。ここで三次電子とは、その表面内に加速
された最初の二次電子から生成された次の二次電子を意
味する。この２以上の三次電子を生成するために、二次
電子は通常その表面に注入される２００−１０００ｅＶ
のエネルギを有する。このしきい値は、Ｅ0 と称し、各
材料に対し標準的な表から得ることができる。
（即ち二次電子放出係数δmax と導電性）とピラーの形
状との間で妥協点を見つけだす必要がある。電子の好ま
しくない多重複製を低減するために、入射電子により生
成され電圧ドロップにより動き回り、２以上の三次電子
を生成するような二次電子の平均数を１未満に抑えるこ
とが望ましい。ここで三次電子とは、その表面内に加速
された最初の二次電子から生成された次の二次電子を意
味する。この２以上の三次電子を生成するために、二次
電子は通常その表面に注入される２００−１０００ｅＶ
のエネルギを有する。このしきい値は、Ｅ0 と称し、各
材料に対し標準的な表から得ることができる。
【００２２】図１において、ピラー１０は溝１１を有
し、全ての二次電子１２は、Ｅ0 以上のエネルギを得て
充分遠くまで動き回ることはできない。その結果、二次
電子１２は、２以上の三次電子１３を生成する。深い溝
（溝の深さｄはその幅ｗの０．３倍以上）のものを有す
る表面が好ましく特に溝の深さｄが溝の幅ｗ以上の表面
を有する溝が好ましい、その理由は、二次電子の大部分
は、より大きなエネルギを確保する前に表面と衝突する
からである。したがってより高いδmax の値を有する材
料は、ｄ／ｗの比がより大きな溝が必要となる。溝にか
かる電圧差は、上述の理由からＥ0 ／ｑ（ｑは電子チャ
ージ）よりも小さくなければならない。したがって本発
明によれば、ピラーの長さ方向に沿った溝の数は、通常
Ｖｑ／Ｅ0以上で、好ましくは２Ｖｑ／Ｅ0 以上であ
る。かくして大きなＥ0 を有するピラーは、溝の数は少
なくてよい。
し、全ての二次電子１２は、Ｅ0 以上のエネルギを得て
充分遠くまで動き回ることはできない。その結果、二次
電子１２は、２以上の三次電子１３を生成する。深い溝
（溝の深さｄはその幅ｗの０．３倍以上）のものを有す
る表面が好ましく特に溝の深さｄが溝の幅ｗ以上の表面
を有する溝が好ましい、その理由は、二次電子の大部分
は、より大きなエネルギを確保する前に表面と衝突する
からである。したがってより高いδmax の値を有する材
料は、ｄ／ｗの比がより大きな溝が必要となる。溝にか
かる電圧差は、上述の理由からＥ0 ／ｑ（ｑは電子チャ
ージ）よりも小さくなければならない。したがって本発
明によれば、ピラーの長さ方向に沿った溝の数は、通常
Ｖｑ／Ｅ0以上で、好ましくは２Ｖｑ／Ｅ0 以上であ
る。かくして大きなＥ0 を有するピラーは、溝の数は少
なくてよい。
【００２３】次に図２において、多層構成を用いた溝付
きのピラーの製造方法を示す。第１ステップ（図２のブ
ロックＡ）は、酸，アルカリあるいは他の溶剤の中で異
なる溶解速度を有する、あるいは溶剤の中で異なる膨張
率を有する複数の材料からなる多層構造体を用意する。
これらの複数の異なる材料を交互に積み上げる。スプレ
ーコーティング，スピンコーティング，ドクターブレー
ド等の公知の調剤技術を用いて多層ポリマー構造体を構
成する。図３のＡは、異なる層３１，３２を有する多層
構造体３０を示す。
きのピラーの製造方法を示す。第１ステップ（図２のブ
ロックＡ）は、酸，アルカリあるいは他の溶剤の中で異
なる溶解速度を有する、あるいは溶剤の中で異なる膨張
率を有する複数の材料からなる多層構造体を用意する。
これらの複数の異なる材料を交互に積み上げる。スプレ
ーコーティング，スピンコーティング，ドクターブレー
ド等の公知の調剤技術を用いて多層ポリマー構造体を構
成する。図３のＡは、異なる層３１，３２を有する多層
構造体３０を示す。
【００２４】多層構造体を得る好ましい実施例として
は、所望の厚さを得るのに必要な同時に押し出したシー
トを数枚重ね合わせて溶剤から同時に押し出すことであ
る。この同時押し出し技術は、食料品パッケージ工業分
野では、公知の確立された技術である。この同時押し出
しにより形成されたポリマーは、材料の選択および分子
量の分布を調整することにより溶融フロー特性にマッチ
しなければならない。
は、所望の厚さを得るのに必要な同時に押し出したシー
トを数枚重ね合わせて溶剤から同時に押し出すことであ
る。この同時押し出し技術は、食料品パッケージ工業分
野では、公知の確立された技術である。この同時押し出
しにより形成されたポリマーは、材料の選択および分子
量の分布を調整することにより溶融フロー特性にマッチ
しなければならない。
【００２５】別の方法としては、ポリマーの層を他の層
のフィルム上にスプレーするかあるいは、ロールコーテ
ィングをし、その後このようにして得られた二層構造の
シートを圧縮して最終の多層フィルムを形成することで
ある。この多層フィルムをエミッタ構造体に例えば５０
−１５０℃に加熱することにより接着することができ
る。本発明のフィルムは、通常約０．１−２．０ｍｍの
厚さで、好ましくは、０．３−１．０ｍｍの厚さであ
る。さらに別の方法としては、複数のポリマー前駆体液
をスピンコーティングあるいはスプレーコーティングす
ることにより基板上に多層構造体として直接堆積し、中
間あるいは最終工程としてそれを乾燥し、固化しポリマ
ー構成にする。このポリマー材料は、適当なエッチング
剤内での適当な溶解度あるいは膨張率を有するよう選択
される。基板に近いポリマー層は、エッチング剤（溶
剤）により短い時間しか曝されていないので、これらの
ポリマー層は、より早くエッチングあるいは膨張するの
が好ましく、その結果、最終的にエッチングされたホー
ルは、ピラー１０表面近傍の寸法に近似する寸法を基板
上に有する。
のフィルム上にスプレーするかあるいは、ロールコーテ
ィングをし、その後このようにして得られた二層構造の
シートを圧縮して最終の多層フィルムを形成することで
ある。この多層フィルムをエミッタ構造体に例えば５０
−１５０℃に加熱することにより接着することができ
る。本発明のフィルムは、通常約０．１−２．０ｍｍの
厚さで、好ましくは、０．３−１．０ｍｍの厚さであ
る。さらに別の方法としては、複数のポリマー前駆体液
をスピンコーティングあるいはスプレーコーティングす
ることにより基板上に多層構造体として直接堆積し、中
間あるいは最終工程としてそれを乾燥し、固化しポリマ
ー構成にする。このポリマー材料は、適当なエッチング
剤内での適当な溶解度あるいは膨張率を有するよう選択
される。基板に近いポリマー層は、エッチング剤（溶
剤）により短い時間しか曝されていないので、これらの
ポリマー層は、より早くエッチングあるいは膨張するの
が好ましく、その結果、最終的にエッチングされたホー
ルは、ピラー１０表面近傍の寸法に近似する寸法を基板
上に有する。
【００２６】図２に示す次のステップ（ブロックＢ）
は、多層合成シート内に垂直空孔を形成することであ
る。所望のピラーの寸法のサイズを有する空孔は、切断
あるいは打ち抜きあるいは機械的に刻印あるいは熱的な
切断（例えばエキシマレーザによるアブレーション）あ
るいは、化学的なエッチング除去（光リソグラフィある
いは多層構造体内の成分を異なる光感度ポリマーを用い
ること）により形成される。好ましい方法としては、機
械的な刻印である。図３のＢは、刻印ツールによりフィ
ルムを打ち抜いた後の空孔３３を有する多層構造体３０
を示す。この空孔の深さは、９０％−９９％好ましくは
９７％−９９％である。
は、多層合成シート内に垂直空孔を形成することであ
る。所望のピラーの寸法のサイズを有する空孔は、切断
あるいは打ち抜きあるいは機械的に刻印あるいは熱的な
切断（例えばエキシマレーザによるアブレーション）あ
るいは、化学的なエッチング除去（光リソグラフィある
いは多層構造体内の成分を異なる光感度ポリマーを用い
ること）により形成される。好ましい方法としては、機
械的な刻印である。図３のＢは、刻印ツールによりフィ
ルムを打ち抜いた後の空孔３３を有する多層構造体３０
を示す。この空孔の深さは、９０％−９９％好ましくは
９７％−９９％である。
【００２７】図２の次のステップ（ブロックＣ）は、そ
の後空孔内に溝付きの壁を形成することであり、これは
図３のＣに示した通りで、この空孔３３の形成方法は多
層構造体に二種類の材料の異なるエッチング速度あるい
は異なる膨張率を利用するものである。この実施例にお
いては、この交互に形成された層は、ポリ（メチルメタ
クリレート）とノボラックレジンあるいは酸官能基グル
ープを含むレジンである。このようなレジンは通常水
性，アルカリ溶剤中でエッチングされる。当業者であれ
ば適切な官能基グループの濃度および分子用分布を所望
のエッチング速度を得るために選択することができる。
別法として、アミン，官能基グループを有するポリマー
をポリ（メチルメタクリレート）と交互に配置し、その
後酸性水中でエッチングすることもできる。更に他の方
法としては、ポリスチレンを用いることでありこのポリ
スチレンは、メチレートベンジン化合物あるいは同様な
低蒸気圧溶剤を用いて膨張率を制御することもできる。
酸素プラズマを用いて表面を洗浄し、ピラーの接着を改
良することもできる。
の後空孔内に溝付きの壁を形成することであり、これは
図３のＣに示した通りで、この空孔３３の形成方法は多
層構造体に二種類の材料の異なるエッチング速度あるい
は異なる膨張率を利用するものである。この実施例にお
いては、この交互に形成された層は、ポリ（メチルメタ
クリレート）とノボラックレジンあるいは酸官能基グル
ープを含むレジンである。このようなレジンは通常水
性，アルカリ溶剤中でエッチングされる。当業者であれ
ば適切な官能基グループの濃度および分子用分布を所望
のエッチング速度を得るために選択することができる。
別法として、アミン，官能基グループを有するポリマー
をポリ（メチルメタクリレート）と交互に配置し、その
後酸性水中でエッチングすることもできる。更に他の方
法としては、ポリスチレンを用いることでありこのポリ
スチレンは、メチレートベンジン化合物あるいは同様な
低蒸気圧溶剤を用いて膨張率を制御することもできる。
酸素プラズマを用いて表面を洗浄し、ピラーの接着を改
良することもできる。
【００２８】次のステップ（図２のブロックＤ）とし
て、その後この溝付き空孔を誘電体材料（ガラスあるい
はセメントスラリ）でもって充填する。このようにして
得られた構造を図３Ｄとして示し、鋳物３４が空孔３３
内に形成されている。このプロセスは、必要によって
は、繰り返して誘電体ピラー材料を空孔内に完全に充填
しても良い。
て、その後この溝付き空孔を誘電体材料（ガラスあるい
はセメントスラリ）でもって充填する。このようにして
得られた構造を図３Ｄとして示し、鋳物３４が空孔３３
内に形成されている。このプロセスは、必要によって
は、繰り返して誘電体ピラー材料を空孔内に完全に充填
しても良い。
【００２９】次のステップ図２（ブロックＥ）では、溝
付きピラー３５を取り出すためにマトリックス上の多層
合成材料を除去する。好ましくは溶剤を用いて、この多
層構造体を溶解しピラー（または基板）がそれに耐え得
るならば、熱分解および／または酸化でも良くさらに水
性のエッチング剤も用いることができる。
付きピラー３５を取り出すためにマトリックス上の多層
合成材料を除去する。好ましくは溶剤を用いて、この多
層構造体を溶解しピラー（または基板）がそれに耐え得
るならば、熱分解および／または酸化でも良くさらに水
性のエッチング剤も用いることができる。
【００３０】図２と４に示したプロセスは、自立型の合
成層マトリックスあるいは表示装置に付着した合成マト
リックスのいずれかに適応することもできる。自立型の
合成材料の場合には、このようにして得られたピラーを
取り出し、表示用基板上に配置する。好ましくはこのピ
ラーは、真空吸着テンプレート，粘着性テンプレートあ
るいは多数のプロングを有するロボットによる取り出し
配置装置を用いて、全てのピラーを同時にあるいは、１
度に１列ずつ行うこともできる。ピラーと基板上のそれ
を配置する所望の位置との間に位置合わせを改良するた
めにコンピュータ制御下で引っ張ることにより自立型の
フィルムサイズを調整しなければならない。
成層マトリックスあるいは表示装置に付着した合成マト
リックスのいずれかに適応することもできる。自立型の
合成材料の場合には、このようにして得られたピラーを
取り出し、表示用基板上に配置する。好ましくはこのピ
ラーは、真空吸着テンプレート，粘着性テンプレートあ
るいは多数のプロングを有するロボットによる取り出し
配置装置を用いて、全てのピラーを同時にあるいは、１
度に１列ずつ行うこともできる。ピラーと基板上のそれ
を配置する所望の位置との間に位置合わせを改良するた
めにコンピュータ制御下で引っ張ることにより自立型の
フィルムサイズを調整しなければならない。
【００３１】表示装置上に既に配置された合成材料上で
実行するためには、導電性コーティング（表示基板上の
ゲートフィルムあるいは他の導電層）あるいは誘電体材
料（ゲートフィルムの下の）のような他の部品に損傷を
与えないようにエッチングプロセスの加熱あるいは化学
エッチングプロセスの間注意しなければならない。
実行するためには、導電性コーティング（表示基板上の
ゲートフィルムあるいは他の導電層）あるいは誘電体材
料（ゲートフィルムの下の）のような他の部品に損傷を
与えないようにエッチングプロセスの加熱あるいは化学
エッチングプロセスの間注意しなければならない。
【００３２】フラットパネル表示装置のような電界解放
出装置の製造に際し、これらの溝付きピラーの使用方法
を図４を参照して述べる。図４は本発明による高電圧破
壊のピラー９６を用いた代表的なフラットパネル表示装
置９０の断面を示す。このフラットパネル表示装置９０
は、真空シール内に複数のエミッタ９２を有するカソー
ド９１と、このエミッタ９２から離間して配置されたア
ノード９３とを有する。透明絶縁基板９４下に形成され
たアノード９３には、リン層９５が取り付けられ、ピラ
ー９６の上に搭載される。カソード９１とアノード９３
との間で且つエミッタ９２に近接して孔の空いたゲート
電極９７が配置されている。
出装置の製造に際し、これらの溝付きピラーの使用方法
を図４を参照して述べる。図４は本発明による高電圧破
壊のピラー９６を用いた代表的なフラットパネル表示装
置９０の断面を示す。このフラットパネル表示装置９０
は、真空シール内に複数のエミッタ９２を有するカソー
ド９１と、このエミッタ９２から離間して配置されたア
ノード９３とを有する。透明絶縁基板９４下に形成され
たアノード９３には、リン層９５が取り付けられ、ピラ
ー９６の上に搭載される。カソード９１とアノード９３
との間で且つエミッタ９２に近接して孔の空いたゲート
電極９７が配置されている。
【００３３】アノード９３とエミッタ９２との間のスペ
ースはシールされ、真空引きされ電圧が電力源９８によ
り掛けられる。エミッタ９２から電界放出された電子
は、ゲート電極９７により各ピクセル上の複数のエミッ
タ９２から加速されて透明絶縁基板９４上にコーティン
グされたアノード９３（インジウム，錫，酸化物あるい
は主に孔の空いたグリッド状構造でこのグリッドの開口
領域にリンが配置された構成の透明導体）の方向に移動
する。このリン層９５は、エミッタ９２とアノード９３
との間に配置されている。
ースはシールされ、真空引きされ電圧が電力源９８によ
り掛けられる。エミッタ９２から電界放出された電子
は、ゲート電極９７により各ピクセル上の複数のエミッ
タ９２から加速されて透明絶縁基板９４上にコーティン
グされたアノード９３（インジウム，錫，酸化物あるい
は主に孔の空いたグリッド状構造でこのグリッドの開口
領域にリンが配置された構成の透明導体）の方向に移動
する。このリン層９５は、エミッタ９２とアノード９３
との間に配置されている。
【００３４】加速された電子がリン層９５に衝突すると
ディスプレイ上にイメージが生成される。本発明の変形
例としては、本発明の高電圧破壊に耐えるピラーは、フ
ラットパネルの表示装置のみならず他の装置、例えば電
子リソグラフィ用のｘ−ｙマトリックスのアドレス可能
な電子ソースとしてあるいはマイクロウェーブパワー増
幅機チューブにも用いることができる。
ディスプレイ上にイメージが生成される。本発明の変形
例としては、本発明の高電圧破壊に耐えるピラーは、フ
ラットパネルの表示装置のみならず他の装置、例えば電
子リソグラフィ用のｘ−ｙマトリックスのアドレス可能
な電子ソースとしてあるいはマイクロウェーブパワー増
幅機チューブにも用いることができる。
【図１】ピラーの材料特性と形状と電子の動き間の関係
を示す図
を示す図
【図２】多層マトリックスを用いたピラー構造の製造方
法のステップを示す図
法のステップを示す図
【図３】図２のステップにより形成されたピラーの断面
を表す図
を表す図
【図４】本発明のピラーを用いた電界放出フラットパネ
ル表示装置を示す図
ル表示装置を示す図
１０ ピラー １１ 溝 １２ 二次電子 １３ 三次電子 ３０ 多層構造体 ３１，３２ 層 ３３ 空孔 ３４ 鋳物 ３５ 溝付きピラー ９０ フラットパネル表示装置 ９１ カソード ９２ エミッタ ９３ アノード ９４ 透明絶縁基板 ９５ リン層 ９６ ピラー ９７ ゲート電極 ９８ 電力源
Claims (3)
- 【請求項１】 カソード電極とアノード電極とを有し、
前記電極間を分離する複数の絶縁ピラーとを有する電界
電子放出装置の製造方法において、 （Ａ）カソード電極（９１）とアノード電極（９３）と
を提供するステップと、 （Ｂ）溝付き側壁を有する空孔（３３）を有するモール
ド（図３Ｃ）を形成するステップと、 （Ｃ）前記空孔（３３）に誘電体材料をモールドして
（図３Ｄ）、溝付き外周表面を有する誘電体製ピラー
（３５）を形成する（図３Ｅ）ステップと、 （Ｄ）前記誘電体製ピラー（３５）を前記電極（９１、
９３）の１つに接着するステップとからなることを特徴
とする電界電子放出装置の製造方法。 - 【請求項２】 前記（Ｂ）のモールド（図３Ｃ）は、異
なる溶解速度を有する複数の層でもって多層構造体（３
０）を用意し、前記多層構造体中に孔を形成し、前記多
層構造体をエッチングすることにより形成することを特
徴とする請求項１の方法。 - 【請求項３】 前記（Ｂ）のモールド（図３Ｃ）は、異
なる溶液膨張速度を有する複数の層でもって多層構造体
を用意し、前記多層構造体中に孔を形成し、前記多層構
造体を溶液に曝すことにより形成することを特徴とする
請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US381377 | 1995-01-31 | ||
| US08/381,377 US5704820A (en) | 1995-01-31 | 1995-01-31 | Method for making improved pillar structure for field emission devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08315726A JPH08315726A (ja) | 1996-11-29 |
| JP2963384B2 true JP2963384B2 (ja) | 1999-10-18 |
Family
ID=23504796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8015288A Expired - Fee Related JP2963384B2 (ja) | 1995-01-31 | 1996-01-31 | 電界電子放出装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5704820A (ja) |
| EP (1) | EP0725416B1 (ja) |
| JP (1) | JP2963384B2 (ja) |
| CA (1) | CA2168377C (ja) |
| DE (1) | DE69601956T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5916004A (en) * | 1996-01-11 | 1999-06-29 | Micron Technology, Inc. | Photolithographically produced flat panel display surface plate support structure |
| AT1590U1 (de) * | 1996-10-17 | 1997-08-25 | Maitron Gmbh | Elektrodenanordnung |
| EP0851458A1 (en) * | 1996-12-26 | 1998-07-01 | Canon Kabushiki Kaisha | A spacer and an image-forming apparatus, and a manufacturing method thereof |
| JP3689598B2 (ja) | 1998-09-21 | 2005-08-31 | キヤノン株式会社 | スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法 |
| US6165808A (en) | 1998-10-06 | 2000-12-26 | Micron Technology, Inc. | Low temperature process for sharpening tapered silicon structures |
| JP4115051B2 (ja) * | 1998-10-07 | 2008-07-09 | キヤノン株式会社 | 電子線装置 |
| WO2000036625A1 (en) * | 1998-12-17 | 2000-06-22 | E.I. Du Pont De Nemours And Company | Barrier rib formation for plasma display panels |
| EP1189255A1 (en) * | 2000-03-23 | 2002-03-20 | Kabushiki Kaisha Toshiba | Spacer assembly for plane surface display, method for manufacturing spacer assembly, method for manufacturing plane surface display, plane surface display and mold for use in manufacturing spacer assembly |
| JP2002157959A (ja) | 2000-09-08 | 2002-05-31 | Canon Inc | スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法 |
| US6739932B2 (en) * | 2001-06-07 | 2004-05-25 | Si Diamond Technology, Inc. | Field emission display using carbon nanotubes and methods of making the same |
| US6742257B1 (en) | 2001-10-02 | 2004-06-01 | Candescent Technologies Corporation | Method of forming powder metal phosphor matrix and gripper structures in wall support |
| US6670629B1 (en) | 2002-09-06 | 2003-12-30 | Ge Medical Systems Global Technology Company, Llc | Insulated gate field emitter array |
| US6750470B1 (en) | 2002-12-12 | 2004-06-15 | General Electric Company | Robust field emitter array design |
| US20040113178A1 (en) * | 2002-12-12 | 2004-06-17 | Colin Wilson | Fused gate field emitter |
| FR2855644A1 (fr) * | 2003-05-27 | 2004-12-03 | Thomson Plasma | Panneau a plasma dont les barrieres de partionnement sont en ciment |
| US20080012461A1 (en) * | 2004-11-09 | 2008-01-17 | Nano-Proprietary, Inc. | Carbon nanotube cold cathode |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4923421A (en) * | 1988-07-06 | 1990-05-08 | Innovative Display Development Partners | Method for providing polyimide spacers in a field emission panel display |
| US5007872A (en) * | 1989-06-12 | 1991-04-16 | Babcock Display Products, Inc. | Screened interconnect system |
| US5160871A (en) * | 1989-06-19 | 1992-11-03 | Matsushita Electric Industrial Co., Ltd. | Flat configuration image display apparatus and manufacturing method thereof |
| US5205770A (en) * | 1992-03-12 | 1993-04-27 | Micron Technology, Inc. | Method to form high aspect ratio supports (spacers) for field emission display using micro-saw technology |
| GB2276270A (en) * | 1993-03-18 | 1994-09-21 | Ibm | Spacers for flat panel displays |
| US5504385A (en) * | 1994-08-31 | 1996-04-02 | At&T Corp. | Spaced-gate emission device and method for making same |
| US5561340A (en) * | 1995-01-31 | 1996-10-01 | Lucent Technologies Inc. | Field emission display having corrugated support pillars and method for manufacturing |
-
1995
- 1995-01-31 US US08/381,377 patent/US5704820A/en not_active Expired - Lifetime
-
1996
- 1996-01-24 EP EP96300478A patent/EP0725416B1/en not_active Expired - Lifetime
- 1996-01-24 DE DE69601956T patent/DE69601956T2/de not_active Expired - Fee Related
- 1996-01-30 CA CA002168377A patent/CA2168377C/en not_active Expired - Fee Related
- 1996-01-31 JP JP8015288A patent/JP2963384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2168377C (en) | 2001-03-20 |
| US5704820A (en) | 1998-01-06 |
| JPH08315726A (ja) | 1996-11-29 |
| EP0725416A1 (en) | 1996-08-07 |
| CA2168377A1 (en) | 1996-08-01 |
| DE69601956T2 (de) | 1999-10-21 |
| DE69601956D1 (de) | 1999-05-12 |
| EP0725416B1 (en) | 1999-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963384B2 (ja) | 電界電子放出装置の製造方法 | |
| JPH08241666A (ja) | 電界放出装置とその製造方法 | |
| EP0725419B1 (en) | Method for making field emission devices having corrugated support pillars for breakdown resistance | |
| US6280274B1 (en) | Fiber spacers in large area vacuum displays and method for manufacture | |
| WO2005051045A1 (ja) | 発光素子 | |
| KR100326532B1 (ko) | 표시소자용 스페이서 부재의 제조방법 | |
| KR20050095381A (ko) | 나노 팁을 포함하고 있는 고효율 플라즈마 디스플레이소자용 전면판 및 그것의 제조방법 | |
| KR100731803B1 (ko) | 방전을 이용한 디스플레이 패널의 격벽형성방법 | |
| KR100322606B1 (ko) | 마이크로홀이 형성된 전극을 가지는 표시소자 | |
| JP2002170494A (ja) | 気体放電表示装置及び放電灯 | |
| JP2000285833A (ja) | 表示装置 | |
| JP2001126624A (ja) | プラズマディスプレイパネル用基板とその製造方法 | |
| JP3304645B2 (ja) | 電界放出型装置の製造方法 | |
| JP3309017B2 (ja) | 気体放電表示パネルの製造方法 | |
| KR20010003201A (ko) | 전계 방출 표시 패널 및 그의 제조방법 | |
| KR100749164B1 (ko) | 방전을 이용한 디스플레이 패널의 격벽형성방법 | |
| KR100612511B1 (ko) | 격벽전극을 갖는 플라즈마 표시소자 및 그 제조방법 | |
| KR100261542B1 (ko) | 전계효과 전자방출 표시소자의 스페이서 제조방법 | |
| KR100795176B1 (ko) | 전계 방출 소자 및 그 제조방법 | |
| KR100511257B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100333413B1 (ko) | 플라즈마 표시소자 제조방법 | |
| AU2004314439B2 (en) | Fiber based field emitter display | |
| KR20020089082A (ko) | 플라즈마 사인 디스플레이의 격벽 제조방법 | |
| JP2000251803A (ja) | 薄膜型電子源、その製造方法及びそれを用いた表示装置 | |
| JP2002237253A (ja) | 薄型表示装置の隔壁形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |