JP2000251803A

JP2000251803A - 薄膜型電子源、その製造方法及びそれを用いた表示装置

Info

Publication number: JP2000251803A
Application number: JP5301899A
Authority: JP
Inventors: Toshiaki Kusunoki; 敏明楠; Masakazu Sagawa; 雅一佐川; Mutsuzo Suzuki; 睦三鈴木; Makoto Okai; 誠岡井; Akitoshi Ishizaka; 彰利石坂; Yoshiyuki Kaneko; 好之金子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-03-01
Filing date: 1999-03-01
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】薄膜型電子源の上部電極、下部電極間の絶縁層
の絶縁性に優れた電子源を提供すること。【解決手段】基板１０上に、複数のストライプ状の下部
電極１１、複数のストライプ状の上部電極、下部電極１
１と上部電極の間に挟まれた絶縁層を設けると共に、複
数の下部電極の外側に位置する部分の上部電極の形成さ
れる位置に導電層１７を設けた薄膜型電子源。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、下部電極、絶縁
層、上部電極の３層構造を有し、真空中に電子を放出す
る薄膜型電子源、その製造方法及びそれを用いた表示装
置に関する。

【０００２】

【従来の技術】薄膜型電子源とは、上部電極−絶縁層−
下部電極の３層薄膜構造を基本とし、上部電極−下部電
極の間に電圧を印加して、上部電極の表面から真空中に
電子を放出させるものである。例えば金属―絶縁体―金
属を積層したＭＩＭ（Metal−Insulator−Metal）型、
金属―絶縁体―半導体を積層したＭＩＳ（Metal−Insul
ator−Semiconductor）型等がある。従来のＭＩＭ型構
造の薄膜型電子源については、例えば、特開平７−６５
７１０号公報に述べられている。

【０００３】薄膜型電子源の動作原理を図２のエネルギ
ーダイヤグラムに示した。上部電極１３と下部電極１１
との間に駆動電圧２０を印加して、絶縁層１２内の電界
を１〜１０ＭＶ／ｃｍ以上にすると、下部電極１１中の
フェルミ準位近傍の電子はトンネル現象により障壁を透
過し、絶縁層１２、上部電極１３の伝導帯へ注入されホ
ットエレクトロンとなる。これらのホットエレクトロン
のうち、上部電極１３の仕事関数φ以上のエネルギーを
有するものは、真空１６中に放出される。

【０００４】この薄膜電子源は複数本の上部電極１３
と、複数本の下部電極１１を直交させてマトリクスを形
成すると、任意の場所から電子線を発生させることがで
きるので、表示装置の電子源に用いたり、電子源描画装
置の電子源に適用することができる。これまで、Ａｕ−
Ａｌ₂Ｏ₃−Ａｌ構造のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌ
ａｔｏｒ−Ｍｅｔａｌ）構造等から電子放出が観測され
ている。

【０００５】

【発明が解決しようとする課題】薄膜型電子源は、絶縁
層中で加速したホットエレクトロンを、上部電極を通過
させて真空中に放出させる。従って上部電極はホットエ
レクトロンの膜中での散乱を最小限にするため、３〜１
０ｎｍ程度と非常に薄く形成しなければならない。上部
電極の成膜法としては、抵抗加熱蒸着法、ＥＢ（電子ビ
ーム）蒸着法、スパッタリング法、ＭＢＥ（分子線エピ
タキシー）法、その他様々な成膜法が適用可能ではある
が、表示装置等に適用する場合、大面積に均一性よく成
膜可能なスパッタリング法が好ましい。

【０００６】スパッタリング法を用いる際の問題は、上
部電極等の成膜中に、プラズマ中の荷電粒子により上部
電極膜が帯電し、薄膜型電子源の絶縁層に劣化が生じる
場合があることである。薄膜型電子源はガラス基板等の
絶縁性基板上に形成するため、荷電粒子により帯電しや
すい。例えば、ＲＦスパッタリングの場合、絶縁性基板
は、プラズマ中の電子によって負に帯電する。従って、
その上に形成される上部電極膜も負に帯電し、下部電極
との間で電圧が発生する場合がある。発生電圧が過度の
場合、絶縁層が劣化したり、静電破壊による短絡が生
じ、薄膜型電子源の信頼性や製造歩留まりの低下を引き
起こす。

【０００７】このような現象は、上記のＲＦスパッタリ
ングの他、ＤＣスパッタリング、蒸着粒子がイオン化し
やすいＥＢ蒸着法、イオンクラスタービーム法、プラズ
マＣＶＤ法、イオンプレーティング法等、荷電粒子の発
生を伴う他の成膜法を用いた場合でも同様に生じる。

【０００８】本発明の第１の目的は、上部電極、下部電
極間の絶縁層の絶縁性に優れた薄膜型電子源を提供する
ことにある。本発明の第２の目的は、上部電極等の成膜
時に、上部電極、下部電極間の絶縁層の劣化を防止し、
歩留まりを向上させた薄膜型電子源の製造方法を提供す
ることにある。本発明の第３の目的は、信頼性に優れた
表示装置を提供することにある。

【０００９】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の薄膜型電子源は、絶縁性基板上に、
複数の下部電極と、この下部電極と交差する複数の上部
電極と、上部電極の給電線となる上部電極バスライン
と、下部電極と上部電極の間に挟まれた絶縁層を有し、
複数の下部電極の外側の少なくとも一方の部分で上部電
極の少なくとも１本と接続する導電層を設けるようにし
たものである。

【００１０】この導電層は、下部電極と電気的に接続さ
れないような間隔を持って配置されていることが必要で
ある。また、上記の上部電極は、その全部が複数の下部
電極の外側の部分の下部に導電層を有することが好まし
い。さらに、導電層は、複数の下部電極と同じ材質であ
り、かつ、実質的に同じ厚さであることが好ましい。実
質的に同じ厚さとは次のような場合である。下部電極と
導電層をスパッタリングで一度に形成すると、中央部と
外周部が±１０％程度厚さが異なることがあるので、そ
の程度の差は実質的に同じ厚さとするものである。しか
し、より好ましくはその差を±５％程度とした方がよ
い。

【００１１】また、上記第１の目的を達成するために、
本発明の薄膜型電子源は、絶縁性基板上に、複数の下部
電極、この下部電極と交差する複数の上部電極、上部電
極の給電線となる上部電極バスライン及び下部電極と上
部電極の間に挟まれた絶縁層を有し、この上部電極の少
なくとも１本は、複数の下部電極の外側の少なくとも一
方の部分の基板からの高さと、下部電極と上部電極と交
差する位置の上部電極の基板からの高さとの段差が１０
μｍ以下になるようにしたものである。段差は３μｍ以
下とすることが好ましい。

【００１２】この薄膜型電子源は、上部電極の全部が複
数の下部電極の外側の部分の基板からの高さと、下部電
極と上部電極と交差する位置の上部電極の基板からの高
さとの段差が１０μｍ以下であることが好ましい。この
場合も段差は３μｍ以下とすることがより好ましい。

【００１３】また、上記第１の目的を達成するために、
本発明の薄膜型電子源は、絶縁性基板上に、下部電極、
下部電極と交差する上部電極、上部電極の給電線となる
上部電極バスライン及び下部電極と上部電極の間に挟ま
れた絶縁層を有し、下部電極の外側の少なくとも一方の
部分で上部電極と接続する導電層を設けるようにしたも
のである。

【００１４】この導電層は、下部電極と電気的に接続さ
れないような間隔を持って配置されていることが必要で
ある。

【００１５】また、上記第１の目的を達成するために、
本発明の薄膜型電子源は、絶縁性基板上に、下部電極、
下部電極と交差する上部電極、上部電極の給電線となる
上部電極バスライン及び下部電極と上部電極の間に挟ま
れた絶縁層を有し、上部電極は、下部電極の外側の少な
くとも一方の部分の基板からの高さと、下部電極と上部
電極と交差する位置の上部電極の基板からの高さとの段
差が１０μｍ以下となるようにしたものである。この段
差は３μｍ以下とすることが好ましい。

【００１６】また、上記第２の目的を達成するために、
本発明の薄膜型電子源の製造方法は、絶縁性基板上に、
複数のストライプ状の下部電極、複数の下部電極のスト
ライプの幅方向の外側の少なくとも一方の少なくとも一
部に、かつ、複数の下部電極と電気的に接続されないよ
うな間隔を持った導電層及び複数の下部電極の上に、複
数のストライプ状の上部電極が形成される位置に絶縁層
を形成する工程と、上記の導電層が接地された状態で、
絶縁層上に、上部電極用の第１の導電膜及び上部電極バ
スライン用の第２の導電膜を形成する工程と、第１の導
電膜及び第２の導電膜を、下部電極と交差する複数のス
トライプ状の上部電極と上部電極バスラインの形状とす
る工程とを含むようにしたものである。

【００１７】上記の導電層は、少なくとも複数の下部電
極のストライプの幅方向の外側における複数のストライ
プ状の上部電極が形成される位置で、かつ、複数の下部
電極と電気的に接続されないような間隔を持ったところ
全部に形成されることが好ましい。

【００１８】導電層は、第１の導電膜と第２の導電膜の
形成前に、上部電極のストライプ状の形状に加工される
ことが好ましい。この場合、導電層と下部電極が一つの
導電膜として形成され、導電層と下部電極にそれぞれ加
工されるようにすることが好ましい。しかし、導電層を
第１の導電膜と第２の導電膜が形成された後に、上部電
極と上部電極バスラインと共に、上部電極のストライプ
状の形状に加工しても差し支えない。

【００１９】また、上記第２の目的を達成するために、
本発明の薄膜型電子源の製造方法は、絶縁性基板上に、
ストライプ状の下部電極、下部電極のストライプの幅方
向の外側の少なくとも一方の少なくとも一部に、かつ、
下部電極と電気的に接続されないような間隔を持った導
電層及び下部電極の上で、ストライプ状の上部電極が形
成される位置に絶縁層を形成する工程、導電層が器壁電
位に接地された状態で、絶縁層上に、上部電極用の第１
の導電膜及び上部電極バスライン用の第２の導電膜を形
成する工程並びに第１の導電膜及び第２の導電膜を、下
部電極と交差するストライプ状の上部電極及び上部電極
バスラインの形状とする工程を有するものである。

【００２０】また、上記第２の目的を達成するために、
本発明の薄膜型電子源の製造方法は、絶縁性基板上に、
複数のストライプ状の下部電極と、複数の下部電極の上
に、複数のストライプ状の上部電極が形成される位置に
絶縁層を形成する第１の工程と、この絶縁層上に、上部
電極用の第１の導電膜及び上部電極バスライン用の第２
の導電膜を形成する第２の工程と、第１の導電膜及び第
２の導電膜を、下部電極と交差する複数のストライプ状
の上部電極及び上部電極バスラインの形状とする第３の
工程とを含むもので、第２の工程をスパッタリング装置
を用いて行い、かつ、このスパッタリング装置のターゲ
ット電極と基板電極の間にメッシュ電極を設けて、この
基板電極とメッシュ電極を同電位として行うようにした
ものである。

【００２１】また、上記第２の目的を達成するために、
本発明の薄膜型電子源の製造方法は、絶縁性基板上に、
ストライプ状の下部電極と、下部電極の上でストライプ
状の上部電極が形成される位置に絶縁層を形成する第１
の工程、絶縁層上に、上部電極用の第１の導電膜及び上
部電極バスライン用の第２の導電膜を形成する第２の工
程並びに第１の導電膜及び第２の導電膜を、下部電極と
交差するストライプ状の上部電極及び上部電極バスライ
ンの形状とする第３の工程を有し、ターゲット電極と基
板電極の間にメッシュ電極を設けたスパッタリング装置
を用いて第２の工程を行い、このとき基板電極とメッシ
ュ電極を同電位として行うようにしたものである。

【００２２】また、上記第３の目的を達成するために、
本発明の表示装置は、上記のいずれか一に記載の薄膜型
電子源と、この薄膜型電子源に対向して配置された蛍光
膜を有する透光性の基板とを有し、両者の間を真空に保
つようにしたものである。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。〈実施例１〉まず、絶縁性の基板１０上に下部電極用の
金属膜を成膜する。下部電極用の材料としてはＡｌやＡ
ｌ合金等を用いる。ここではＡｌ−Ｎｄ合金を用いた。
成膜には、例えば、スパッタリング法を用いる。成膜後
は、図１に示すように、エッチングによりｍ本のストラ
イプと、その両外側に、このストライプと交差する方向
を向いたそれぞれｎ本のストライプと、基板の四隅の四
角のパターンを形成する。ここで、ｍ本のストライプは
下部電極１１となり、２組のｎ本のストライプは、上部
電極膜及び上部電極バスライン膜の成膜時にこれらの膜
に流入する荷電粒子を成膜装置の器壁に逃がすための導
電層１７となり、さらにこの２組のｎ本のストライプは
最終的には上部電極バスラインの一部となる。ｍ本のス
トライプ、２組のｎ本のストライプの配線幅、ピッチは
最終的に形成する薄膜型電子源マトリクスの大きさ、精
細度に合わせて決める。

【００２４】次に、図３に示すように下部電極１１上の
電子放出部となる部分をレジスト膜２１でマスクし、化
成液中でｍ本の下部電極１１のみを陽極にすることによ
り、下部電極１１の電子放出部以外の部分を選択的に厚
く陽極酸化し、保護絶縁層１４とする。化成電圧を８０
Ｖとし、約１０９ｎｍの保護絶縁層１４を形成する。こ
の保護絶縁層１４は下部電極１１のエッジに電界が集中
するのを防止する役目を果たす。

【００２５】保護絶縁層の陽極酸化終了後、レジスト膜
２１を除去し、再度ｍ本の下部電極１１のみを陽極と
し、電子放出部を陽極酸化する（図４）。化成電圧を４
Ｖとし、約５．５ｎｍの絶縁層１２を形成する。陽極酸
化中、下部電極１１以外の２組のｎ本のストライプ、四
隅のパターンはフローティング電位としておけば、陽極
酸化は進行せず、導電層１７として残る。

【００２６】次に、上部電極１３用の上部電極膜２３を
成膜する。上部電極膜２３としては例えばＩｒ、Ｐｔ、
Ａｕの積層膜を用い、成膜にはＲＦマグネトロンスパッ
タリング装置を用いた。図５は、基板をセットした状態
のＲＦマグネトロンスパッタ装置の断面図、図６は、装
置中での基板をセットした状態の平面図である。図に示
すように、導電層１７の基板端面の部分をＲＦマグネト
ロンスパッタリング装置の金属製の基板支持具２２と接
するようにしておけば、導電膜は成膜装置の器壁電位に
接地される。このようにすれば、プラズマから流入する
荷電粒子は、成膜中の上部電極膜２３を通じて導電層１
７に流れ込み、スパッタ装置の器壁へと流れるため、基
板上の上部電極膜２３は帯電しない。従って、下部電極
１１との間に電圧は発生せず、絶縁層１２や保護絶縁層
１４の劣化は抑えられる。上部電極膜２３は成膜後、エ
ッチングによりｍ本のストライプの形状に加工し上部電
極１３とする（図７）。

【００２７】最後に上部電極１３への給電線となる上部
電極バスライン１５を、上部電極１３の場合と同様の手
法で成膜、加工する。加工の際、上部電極バスライン膜
を導電層１７に重なるように加工することで２組のｎ本
の導電層１７のストライプが上部電極バスライン１５の
一部となるようにするとよい（図８）。

【００２８】本実施例においては、導電層１７を下部電
極１１と同じ材料を用いて形成したが他の材料を用いて
も構わない。ただし、他の材料を用いる場合は別途成
膜、加工を要するため、本実施例のように同じ材料を用
いるのが好ましい。

【００２９】また、本実施例では導電層１７を予め２組
のｎ本のストライプとその他に分割することで、このス
トライプが上部電極バスライン１５の一部となりやすい
ようにしているが、予め分割されていなくても構わな
い。図９のその一例を示す。下部電極の両端にそれぞれ
１つの導電膜を形成している。ただし、このような場
合、成膜後に導電層１７を上部電極、上部電極バスライ
ンの形状に合わせ加工しなければならず、電子放出部等
の他の部分に加工のダメージが入りやすい等の問題を生
じやすい。従って、本実施例のように予め導電層１７が
分割されているのが好ましい。

【００３０】四隅の四角のパターンの導電層１７はなく
ともよい。２組のｎ本のストライプの導電層１７は下部
電極１１の一方の側にのみ１組あるのでもよい。また、
必ずしもｎ本ある必要はなく、すくなくとも１本あれば
よい。

【００３１】なお、本実施例では、上部電極、下部電極
はいずれも複数の場合について述べたが、それぞれ１本
ずつであってもよい。このようなものは電子線源として
用いることができる。これは以下の実施例でも同様であ
る。

【００３２】〈実施例２〉本発明の表示装置の実施例を
図１０〜１５を用いて説明する。まず実施例１の手法に
従って基板１０上に薄膜型電子源マトリクスを作成す
る。説明のため、図１０には（３×４）ドットの薄膜型
電子源マトリクスの平面図、断面図を示した。実際には
表示ドット数に対応した数の薄膜型電子源マトリクスを
形成する。

【００３３】表示側基板の作成は以下のように行う。図
１１に示すように、面板１１０には透光性のガラス等を
用いる。まず、表示装置のコントラストを上げる目的で
ブラックマトリクス１２０を形成する。ブラックマトリ
クス１２０は、ＰＶＡ（ポリビニルアルコール）と重ク
ロム酸アンモニウムとを混合した溶液を面板１１０に塗
布し、ブラックマトリクス１２０を形成したい部分以外
に紫外線を照射して感光させた後、未感光部分を除去
し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡを
リフトオフすることにより形成する。

【００３４】次に赤色蛍光膜１１１を形成する。蛍光体
粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸ア
ンモニウムとを混合した水溶液を面板１１０上に塗布し
た後、蛍光膜を形成する部分に紫外線を照射して感光さ
せた後、未感光部分を流水で除去する。このようにして
赤色蛍光膜１１１をパターン化する。パターンは図１１
に示したようなストライプ状にパターン化する。このス
トライプパターンは一例であって、それ以外にもディス
プレイの設計に応じて、例えば、近接する４ドットで一
画素を構成させた「ＲＧＢＧ」パターンでももちろん構
わない。膜厚は蛍光体１．４〜２層程度になるようにす
る。同様にして、緑色蛍光膜１１２と青色蛍光膜１１３
を形成する。蛍光体としては、例えば、赤色にＹ₂Ｏ
₂Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色にＺｎ₂ＳｉＯ₄：Ｍ
ｎ、青色にＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよ
い。

【００３５】次いで、ニトロセルロース等の膜でフィル
ミングした後、面板１１０全体にＡｌを、膜厚５０〜３
００ｎｍ程度蒸着してメタルバック１１４（図１１
（ｂ）にのみ図示）とする。このメタルバック１１４が
加速電極として働く。その後、面板１１０を大気中４０
０℃程度に加熱してフィルミング膜やＰＶＡ等の有機物
を加熱分解する。このようにして、表示側基板が完成す
る。

【００３６】このようにして製作した表示側基板と基板
１０とをスペーサ３０を介し、周囲をフリットガラス１
１５を用いて封着する（図１２）。面板１１０−基板１
０間の距離は１〜３ｍｍ程度になるようにスペーサ３０
の高さを設定する。

【００３７】ここでは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
に発光するドット毎、すなわち下部電極３列ずつにスペ
ーサの支柱を設けているが、機械強度が耐える範囲で支
柱の数（密度）を減らしても構わない。スペーサ３０の
製作は、厚さ１〜３ｍｍ程度のガラスやセラミックス等
の絶縁板に例えばサンドブラスト法等で所望の形状の穴
を加工する。封着したパネルは、１０^-7Ｔｏｒｒ程度の
真空に排気して、封じ切る。このようにして、薄膜電子
源を用いた表示パネルが完成する。

【００３８】このように本実施例では、面板１１０と基
板１０間の距離は１〜３ｍｍ程度と長いので、メタルバ
ック１１４に印加する加速電圧を３〜６ＫＶと高電圧に
できる。従って、上述のように蛍光体には陰極線管（Ｃ
ＲＴ）用の蛍光体を使用できる。

【００３９】図１３はこのようにして製作した表示装置
パネルの駆動回路への結線図である。下部電極１１は下
部電極駆動回路４０へ結線し、上部電極バスライン１５
は上部電極駆動回路５０に結線する。ｍ番目の下部電極
１１（Ｋｍ）と、ｎ番目の上部電極バスライン１５（Ｃ
ｎ）の交点を（ｍ、ｎ）で表すことにする。メタルバッ
ク１１４には３〜６ＫＶ程度の加速電圧６０を常時印加
する。

【００４０】図１４は、各駆動回路の発生電圧の波形の
一例を示す。時刻ｔ０ではいずれの電極も電圧ゼロであ
るので電子は放出されず、従って、蛍光体は発光しな
い。時刻ｔ１において、下部電極１１のＫ１には−Ｖ１
なる電圧を、上部電極バスライン１５のＣ１、Ｃ２には
＋Ｖ２なる電圧を印加する。交点（１、１）、（１、
２）の下部電極１１−上部電極１３間には（Ｖ１＋Ｖ
２）なる電圧が印加されるので、（Ｖ１＋Ｖ２）を電子
放出開始電圧以上に設定しておけば、この２つの交点の
薄膜型電子源からは電子が真空中に放出される。放出さ
れた電子はメタルバック１１４に印加された加速電圧６
０により加速された後、蛍光体に入射し、発光させる。
時刻ｔ２において、下部電極１１のＫ２に−Ｖ１なる電
圧を印加し、上部電極バスライン１５のＣ１にＶ２なる
電圧を印加すると、同様に交点（２、１）が点灯する。
このようにして、上部電極バスライン１５に印加する信
号を変えることにより所望の画像又は情報を表示するこ
とができる。また、上部電極バスライン１５への印加電
圧Ｖ１の大きさを適宜変えることにより、階調のある画
像を表示することが出来る。絶縁膜１２中に蓄積される
電荷を開放するための反転電圧の印加は、ここでは下部
電極の全てに−Ｖ１を印加した後、全下部電極にＶ３、
全上部電極に−Ｖ３’を印加することにより行った。Ｖ
３＋Ｖ３’がＶ１＋Ｖ２と同程度になるようにする。

【００４１】〈実施例３〉薄膜型電子源の上部電極、上
部電極バスラインの成膜時に帯電による絶縁層１２の劣
化を防止する別の実施例を図１５を用いて説明する。図
１５は、上部電極、上部電極バスラインの成膜をＲＦス
パッタリング装置で作成するときの図である。ターゲッ
ト１は、ターゲット電極２の上に配置され、上部電極と
上部電極バスラインを形成する基板１０は基板電極４の
上に配置される。ターゲット電極２にはブロッキングコ
ンデンサ５による容量結合による高周波電力６を加え
る。一方、基板電極４は器壁７とともに接地される。そ
してターゲット電極２と基板電極４の間に導電性のメッ
シュ電極８を配し、基板電極４と同電位に接地する。

【００４２】スパッタリングの放電は、ターゲット電極
２とメッシュ電極８間で発生する。このプラズマ中で電
子はターゲット電極２とメッシュ電極８に交互に入射す
るがターゲット電極２ではブロッキングコンデンサ５の
存在のため、自己バイアスを発生する。この自己バイア
スにより放電ガスイオンがターゲット面に加速されスパ
ッタリング現象が発生する。スパッタ粒子は一部メッシ
ュ電極８を通り抜け試料上に堆積する。一方、メッシュ
電極８側に入射する電子は一部メッシュ電極８に吸収さ
れ、一部はメッシュ電極８を通り抜け、さらに基板電極
４の方向に進む。しかしながらメッシュ電極８と基板電
極４はともに接地されており、その間は無電界空間であ
る。従って、メッシュ電極８から基板電極４に向かう途
中、放電ガスとの衝突によってエネルギーを失った電子
は、基板電極４に入射しにくくなる。そのため基板電極
４上の薄膜型電子源の絶縁層１２の帯電は、従来のスパ
ッタリング装置に比べはるかに小さくなり、絶縁層１２
の劣化を防止し、薄膜型電子源の信頼性、歩留まりの向
上を実現できる。

【００４３】

【発明の効果】以上述べたように、本発明の薄膜型電子
源は、上部電極、下部電極間の絶縁層の絶縁性に優れ、
信頼性が向上した。また、本発明の薄膜型電子源の製造
方法によれば、上部電極、下部電極間の絶縁層の劣化を
防止し、歩留まり向上が実現でき、高信頼性の薄膜型電
子源を得ることができた。さらにまた、本発明の表示装
置は、信頼性を向上させることができた。

【図面の簡単な説明】

【図１】本発明の一実施例の薄膜型電子源作成時の構造
を示す図である。

【図２】薄膜型電子源の動作原理を示す図である。

【図３】本発明の一実施例の薄膜型電子源の製法を示す
図である。

【図４】本発明の一実施例の薄膜型電子源の製法を示す
図である。

【図５】本発明の薄膜型電子源を製造するためのＲＦマ
グネトロンスパッタリング装置の一例の断面図である。

【図６】本発明の一実施例の薄膜型電子源の製法を示す
図である。

【図７】本発明の一実施例の薄膜型電子源の製法を示す
図である。

【図８】本発明の一実施例の薄膜型電子源の製法を示す
図である。

【図９】本発明の一実施例の薄膜型電子源作成時の構造
を示す図である。

【図１０】本発明の一実施例の表示装置の製法を示す図
である。

【図１１】本発明の一実施例の表示装置の製法を示す図
である。

【図１２】本発明の一実施例の表示装置の製法を示す断
面図である。

【図１３】本発明の一実施例の表示装置での駆動回路へ
の結線を示した図である。

【図１４】本発明の一実施例の表示装置での駆動電圧波
形を示した図である。

【図１５】本発明の薄膜型電子源を製造するためのＲＦ
スパッタリング装置の一例の断面図である。

【符号の説明】

１…ターゲット２…ターゲット電極４…基板電極５…ブロッキングコンデンサ６…高周波電力７…器壁８…メッシュ電極１０…基板１１…下部電極１２…絶縁層１３…上部電極１４…保護絶縁層１５…上部電極バスライン１６…真空１７…導電層２０…駆動電圧２１…レジスト膜２２…基板支持具２３…上部電極膜３０…スペーサ４０…下部電極駆動回路５０…上部電極駆動回路６０…加速電圧１１０…面板１１１…赤色蛍光膜１１２…緑色蛍光膜１１３…青色蛍光膜１１４…メタルバック１１５…フリットガラス１２０…ブラックマトリックス

フロントページの続き (72)発明者鈴木睦三東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者岡井誠東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者石坂彰利東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者金子好之東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 5C036 EE08 EE14 EE19 EF01 EF08 EG02 EG34 EH02 EH21 5C058 AA01 AA05 AB01 BA01 BA35 5C094 AA31 AA42 BA04 BA12 BA32 BA34 CA19 CA24 DA13 DA15 DB04 EA10 FA01 FA02 FB02 FB15 GA10 JA08

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に、複数の下部電極、該下部
電極と交差する複数の上部電極、該上部電極の給電線と
なる上部電極バスライン及び上記下部電極と上記上部電
極の間に挟まれた絶縁層を有する薄膜型電子源におい
て、上記複数の下部電極の外側の少なくとも一方の部分
で上記上部電極の少なくとも１本と接続した導電層を有
することを特徴とする薄膜型電子源。
【請求項２】上記上部電極は、全部が上記複数の下部電
極の外側の部分の下部に導電層を有することを特徴とす
る請求項１記載の薄膜型電子源。
【請求項３】上記導電層は、上記複数の下部電極と同じ
材質であり、かつ、実質的に同じ厚さであることを特徴
とする請求項１又は２記載の薄膜型電子源。
【請求項４】絶縁性基板上に、複数の下部電極、該下部
電極と交差する複数の上部電極、該上部電極の給電線と
なる上部電極バスライン及び上記下部電極と上記上部電
極の間に挟まれた絶縁層を有する薄膜型電子源におい
て、上記上部電極の少なくとも１本は、上記複数の下部
電極の外側の少なくとも一方の部分の基板からの高さ
と、上記下部電極と上記上部電極と交差する位置の上記
上部電極の基板からの高さとの段差が１０μｍ以下であ
ることを特徴とする薄膜型電子源。
【請求項５】上記上部電極は、全部が上記複数の下部電
極の外側の部分の基板からの高さと、上記下部電極と上
記上部電極と交差する位置の上記上部電極の基板からの
高さとの段差が１０μｍ以下であることを特徴とする請
求項４記載の薄膜型電子源。
【請求項６】請求項１から５のいずれか一に記載の薄膜
型電子源と、該薄膜型電子源に対向して配置された蛍光
膜を有する透光性の基板とを有し、両者の間を真空に保
ったことを特徴とする表示装置。
【請求項７】絶縁性基板上に、下部電極、該下部電極と
交差する上部電極、該上部電極の給電線となる上部電極
バスライン及び上記下部電極と上記上部電極の間に挟ま
れた絶縁層を有する薄膜型電子源において、上記下部電
極の外側の少なくとも一方の部分で上記上部電極と接続
する導電層を有することを特徴とする薄膜型電子源。
【請求項８】絶縁性基板上に、下部電極、該下部電極と
交差する上部電極、該上部電極の給電線となる上部電極
バスライン及び上記下部電極と上記上部電極の間に挟ま
れた絶縁層を有する薄膜型電子源において、上記上部電
極は、上記下部電極の外側の少なくとも一方の部分の基
板からの高さと、上記下部電極と上記上部電極と交差す
る位置の上記上部電極の基板からの高さとの段差が１０
μｍ以下であることを特徴とする薄膜型電子源。
【請求項９】絶縁性基板上に、複数のストライプ状の下
部電極、該複数の下部電極のストライプの幅方向の外側
の少なくとも一方の少なくとも一部に、かつ、上記複数
の下部電極と電気的に接続されないような間隔を持った
導電層及び上記複数の下部電極の上に、複数のストライ
プ状の上部電極が形成される位置に絶縁層を形成する工
程、上記導電層が器壁電位に接地された状態で、上記絶
縁層上に、上部電極用の第１の導電膜及び上部電極バス
ライン用の第２の導電膜を形成する工程並びに上記第１
の導電膜及び上記第２の導電膜を、上記下部電極と交差
する複数のストライプ状の上部電極及び上部電極バスラ
インの形状とする工程を有することを特徴とする薄膜型
電子源の製造方法。
【請求項１０】上記導電層は、少なくとも上記複数の下
部電極のストライプの幅方向の外側における上記複数の
ストライプ状の上部電極が形成される位置で、かつ、上
記複数の下部電極と電気的に接続されないような間隔を
持って、形成されることを特徴とする請求項９記載の薄
膜型電子源の製造方法。
【請求項１１】上記導電層は、上記第１の導電膜及び上
記第２の導電膜の形成前に、上記上部電極のストライプ
状の形状に加工されることを特徴とする請求項１０記載
の薄膜型電子源の製造方法。
【請求項１２】上記導電層は、上記第１の導電膜及び上
記第２の導電膜が形成された後に、上記上部電極及び上
記上部電極バスラインと共に、上記上部電極のストライ
プ状の形状に加工されることを特徴とする請求項１０記
載の薄膜型電子源の製造方法。
【請求項１３】絶縁性基板上に、ストライプ状の下部電
極、該下部電極のストライプの幅方向の外側の少なくと
も一方の少なくとも一部に、かつ、上記下部電極と電気
的に接続されないような間隔を持った導電層及び上記下
部電極の上に、ストライプ状の上部電極が形成される位
置に絶縁層を形成する工程、上記導電層が器壁電位に接
地された状態で、上記絶縁層上に、上部電極用の第１の
導電膜及び上部電極バスライン用の第２の導電膜を形成
する工程並びに上記第１の導電膜及び上記第２の導電膜
を、上記下部電極と交差するストライプ状の上部電極及
び上部電極バスラインの形状とする工程を有することを
特徴とする薄膜型電子源の製造方法。
【請求項１４】絶縁性基板上に、複数のストライプ状の
下部電極及び上記複数の下部電極の上に、複数のストラ
イプ状の上部電極が形成される位置に絶縁層を形成する
第１の工程、上記絶縁層上に、上部電極用の第１の導電
膜及び上部電極バスライン用の第２の導電膜を形成する
第２の工程並びに上記第１の導電膜及び第２の導電膜
を、上記下部電極と交差する複数のストライプ状の上部
電極及び上部電極バスラインの形状とする第３の工程を
有し、上記第２の工程は、スパッタリング装置を用い、
該スパッタリング装置は、ターゲット電極と基板電極の
間にメッシュ電極を設け、該基板電極と該メッシュ電極
を同電位として行うことを特徴とする薄膜型電子源の製
造方法。
【請求項１５】絶縁性基板上に、ストライプ状の下部電
極及び上記下部電極の上に、ストライプ状の上部電極が
形成される位置に絶縁層を形成する第１の工程、上記絶
縁層上に、上部電極用の第１の導電膜及び上部電極バス
ライン用の第２の導電膜を形成する第２の工程並びに上
記第１の導電膜及び第２の導電膜を、上記下部電極と交
差するストライプ状の上部電極及び上部電極バスライン
の形状とする第３の工程を有し、上記第２の工程は、ス
パッタリング装置を用い、該スパッタリング装置は、タ
ーゲット電極と基板電極の間にメッシュ電極を設け、該
基板電極と該メッシュ電極を同電位として行うことを特
徴とする薄膜型電子源の製造方法。