KR20010003201A - 전계 방출 표시 패널 및 그의 제조방법 - Google Patents

전계 방출 표시 패널 및 그의 제조방법 Download PDF

Info

Publication number
KR20010003201A
KR20010003201A KR1019990023406A KR19990023406A KR20010003201A KR 20010003201 A KR20010003201 A KR 20010003201A KR 1019990023406 A KR1019990023406 A KR 1019990023406A KR 19990023406 A KR19990023406 A KR 19990023406A KR 20010003201 A KR20010003201 A KR 20010003201A
Authority
KR
South Korea
Prior art keywords
spacer
printed
anode
field emission
conductive
Prior art date
Application number
KR1019990023406A
Other languages
English (en)
Other versions
KR100569270B1 (ko
Inventor
이교웅
성운철
고익환
고영욱
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023406A priority Critical patent/KR100569270B1/ko
Publication of KR20010003201A publication Critical patent/KR20010003201A/ko
Application granted granted Critical
Publication of KR100569270B1 publication Critical patent/KR100569270B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/18Assembling together the component parts of electrode systems
    • H01J9/185Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

본 발명은 전계 방출 표시 패널 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 상하부 기판이 소정 간격을 두고 대향,배치된다. 상부 기판의 밑면에 애노우드 전극이 스트라이프 형태로 형성되고, 하부 기판의 상부면에는 캐소우드 전극이 스트라이프 형태로 형성되며, 캐소우드 전극과 직교하는 게이트 전극이 캐소우드 전극상에 스트라이프 형태로 형성된다. 애노우드 전극들중 수 개를 제외한 나머지 모든 애노우드 전극상에 형광체가 프린트된다. 형광체가 프린트되지 않은 애노우드 전극상에 접지용인 전도성 스페이서가 형성된다. 전도성 스페이서상에 하부 기판에 연결된 절연성 스페이서가 형성된다.

Description

전계 방출 표시 패널 및 그의 제조방법{field emission display panel and method of fabricating the same}
본 발명은 전계 방출 표시 패널 및 그의 제조 방법에 관한 것으로, 보다 구체적으로는 캐소우드 기판과 애노우드 기판 사이에 배치되는 스페이서로부터의 표면 방전(flashover) 현상이 방지되는 전계 방출 표시 패널 및 그의 제조 방법에 관한 것이다.
일반적으로 전계 방출 표시 소자(Field Emission Display device)는 전자총(electron gun), 마이크로웨이브 튜브(microwave tubes), 이온 소스(ion source), 스캐닝 터널링 마이크로스코프(scanning tunneling microscope) 등의 장치에 표시 패널로 이용된다.
이러한 종래의 전계 방출 표시 소자의 구조를 개략적으로 설명하면 다음과 같다. 하부 기판상에 스트라이프 상태로 캐소우드 전극이 형성되고, 캐소우드 전극 상부에는 원추형의 팁이 형성된다. 하부 기판과 대향하는 상부 기판의 내측면에는 애노우드 전극이 스트라이프 형태로 ITO 물질로 형성되고, 애노우드 전극 상부에는 일정한 규칙으로 R, G, B 형광체가 프린트된다. 또한, 형광체 사이에는 블랙 매트릭스가 형성되어, 형광체간의 색혼합을 방지한다. 한편, 하부 기판과 상부 기판 사이에는 스페이서가 개재되어, 두 기판간의 간격을 유지시킨다.
이러한 구성을 갖는 전계 방출소자는 캐소우드 전극의 팁으로부터 가속된 전자가 형광체를 여기시키는 것에 의해 발광을 일으키게 된다.
종래에는 스페이서가 상하부 기판 사이의 간격을 유지시키면서 절연하는 기능만을 갖기 때문에, 고전압 FED 패널 제조시, 스페이서 표면에 전자가 축적되어 표면 방전이 발생되고, 이로 인하여 절연이 파괴되는 심각한 문제점이 발생되었다.
또한, 스페이서를 형성하는 방법에는 글래스 파우더를 사용한 인쇄법과, 글래스 바 형태로 형성하는 방법 2가지가 있다.
그런데, 인쇄법은 대면적의 FED 패널 제작시, 글래스 파우더를 한 번의 인쇄에서 패널내로 주입하는데 제한(대략 20㎛ 정도)이 있기 때문에, 스페이서의 평탄도가 감소되고 스페이서가 허물어지는 경우가 많았다. 이로 인하여, 스페이서의 높이를 증가시키기가 곤란하다는 단점이 있다.
한편, 글래스 바 형태로 스페이서를 형성하는 방법은 수작업에 의존하기 때문에, 대면적 FED 제작시에 적용하기에는 부적합하다.
따라서, 본 발명은 스페이서를 접지시켜서 스페이서에 축적되는 전자가 제거되도록 하므로써, 표면 방전 현상을 방지할 수 있는 전계 방출 표시 패널 및 그의 제조 방법을 제공하는데 목적이 있다.
또한, 본 발명의 다른 목적은 스페이서의 평탄도를 향상시키고 스페이서의 허물어짐도 방지하는데 있다.
도 1 내지 도 4는 본 발명에 따른 전계 방출 표시 패널을 제조하는 방법을 순차적으로 나타낸 도면.
도 5는 본 발명에 따라 완성된 전계 방출 표시 패널을 나타낸 사시도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 상부 기판 20,21 ; 애노우드 전극
30 ; 형광체 40 ; 전도성 스페이서
41 ; 절연성 스페이서 50 ; 하부 기판
60 ; 팁 70 ; 캐소우드 전극
80 ; 게이트 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 전계 방출 표시 패널은 다음과 같은 구성으로 이루어진다.
상하부 기판이 소정 간격을 두고 대향,배치된다. 상부 기판의 밑면에 애노우드 전극이 스트라이프 형태로 형성되고, 하부 기판의 상부면에는 캐소우드 전극이 스트라이프 형태로 형성되며, 캐소우드 전극과 직교하는 게이트 전극이 캐소우드 전극상에 스트라이프 형태로 형성된다.
애노우드 전극들중 수 개를 제외한 나머지 모든 애노우드 전극상에 형광체가 프린트된다. 형광체가 프린트되지 않은 애노우드 전극상에 접지용인 전도성 스페이서가 형성된다. 전도성 스페이서상에 하부 기판에 연결된 절연성 스페이서가 형성된다.
상기와 같은 구조를 갖는 전계 방출 표시 패널을 제조하는 방법은 다음과 같다.
상부 기판상에 투명전극(ITO)를 이용해서 스트라이프 형태로 애노우드 전극을 형성한다. 애노우드 전극들중 수 개를 제외한 나머지 애노우드 전극상에 형광체를 프린트한다. 형광체가 프린트되지 않은 애노우드 전극상에 성분이 PbO-B2O3-SiO2인 전도성 페이스트를 인쇄하여 전도성 스페이서를 형성한다. 하부 기판을 100∼200℃ 온도하에서 건조한 후, 전도성 스페이서상에 절연성 스페이서를 도트 형태로 인쇄한다. 하부 기판을 100∼200℃ 온도하에서 건조한 후, 300∼600℃ 온도하에서 소성(燒成)한다. 절연성 스페이서를 연마하여 평탄화시킨다.
한편, 하부 기판상에는 캐소우드 전극을 스트라이프 형태로 형성하고, 캐소우드 전극상에 절연막을 증착한다. 절연막상에 캐소우드 전극과 직교하는 방향을 따라 게이트 전극을 스트라이프 형태로 형성한다. 게이트 전극과 캐소우드 전극이 교차되는 지점에 관통공을 형성한 후, 관통공을 통해 노출된 캐소우드 저면에 전자를 방출하는 원추형의 팁을 형성한다.
마지막으로, 상부 기판을 뒤집어서 절연성 스페이서를 하부 기판상에 맞댄 상태로 상하부 기판을 접합한 후, 진공 배기한다.
상기된 본 발명에 의하면, 스페이서가 전도성과 절연성 이중 구조로 이루어지고, 전도성 스페이서는 애노우드 전극에 전기적으로 연결되어 접지되므로써, 스페이서가 축적되는 전하를 제전시킬 수가 있다. 그러므로, 패널에서 표면 방전이 발생되는 것이 방지된다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 1 내지 도 4는 본 발명에 따른 전계 방출 표시 패널을 제조하는 방법을 공정 순서대로 나타낸 도면이고, 도 5는 최종적으로 완성된 전계 방출 표시 패널을 나타낸 사시도이다.
먼저, 도 1에 도시된 바와 같이, 상부 기판(10)상에 투명전극을 이용해서 스트라이프 형태로 복수개의 애노우드 전극(20,21)을 형성한다. 그런 다음, 애노우드 전극(20,21)들중 수 개를 제외한 애노우드 전극(20)상에 형광체(30)를 프린트한다.
이어서, 도 2에 도시된 바와 같이, 형광체(30)가 프린트되지 않은 나머지 애노우드 전극(21)상에 전도성 페이스트를 프린트하여 전도성 스페이서(40)를 형성한다. 본 실시예에서 사용되는 전도성 페이스트의 성분은 PbO-B2O3-SiO이다. 애노우드 전극(21)과 전기적으로 연결된 전도성 스페이서(40)는 형광체(30)보다 상당히 높은 높이를 갖는 직육면체 형상으로서, 높이는 대략 100∼200㎛ 정도이다. 이어서, 상부 기판(10)을 100∼200℃ 온도하에서 건조시킨다. 전도성 스페이서(40)는 애노우드 전극(21)에 전기적으로 연결되어 있으므로, 스페이서에 축적되는 전자가 제전될 수가 있게 된다. 따라서, 고전압 FED 패널의 근본적인 문제인 표면 방전 현상이 방지된다.
그런 다음, 도 3에 도시된 바와 같이, 전도성 스페이서(40)상에 절연성 스페이서(41)를 도트 형태로 프린트한다. 절연성 스페이서(41)는 전도성 스페이서(40)의 길이보다 상대적으로 매우 짧은 길이를 갖는 직육면체 형상으로서, 높이는 전도성 스페이서(30)와 마찬가지로 100∼200㎛ 정도이다. 이어서, 상부 기판(10)을 100∼200℃ 온도하에서 건조한 후, 연이어 300∼600℃ 온도하에서 소성 처리를 한다. 그런 다음, 절연성 스페이서(41)의 평탄화를 위해, 절연성 스페이서(41)의 표면을 연마한다.
마지막으로, 도 4에 도시된 바와 같이, 상부 기판(10)을 뒤집어서 절연성 스페이서(41)를 하부 기판(50)상에 맞댄 상태에서 상하부 기판(10,50)을 접합한 후, 진공 배기를 실시한다. 한편, 하부 기판(50)상에는 전자를 방출하는 원추형의 팁(60)이 배치되는데, 이에 대한 설명은 후술한다.
이와 같이 완성된 전계 방출 표시 소자가 도 5에 사시도로 도시되어 있다. 도시된 바와 같이, 먼저 하부 기판(50)상에 스트라이프 형태로 캐소우드 전극(70)이 형성된다. 전체 구조 상부에는 절연막(미도시)이 증착되고, 절연막상에 게이트 전극(80)이 스트라이프 형태로 형성되는데, 게이트 전극(80)은 캐소우드 전극(70)과 직교를 이룬다. 게이트 전극(80)과 캐소우드 전극(70)이 교차되는 지점에 관통홀(미도시)이 형성되어 캐소우드 전극(70)이 노출된다. 노출된 캐소우드 전극(70)에 전자를 방출하는 원추형의 팁(미도시)이 형성된다. 도 4에서는 상기된 방법으로 형성된 팁(60)만을 도시한 것이다.
하부 기판(50) 상부에 소정 거리를 두고 이격,배치되는 상부 기판(10)의 밑면에 애노우드 전극(20,21)이 스트라이프 형태로 형성된다. 전도성 스페이서(40)가 프린트되는 애노우드 전극(21)을 제외한 나머지 애노우드 전극(20)에 형광체(30)가 프린트된다. 전도성 스페이서(40)는 나머지 애노우드 전극(21)에 프린트되고, 전도성 스페이서(40)와 하부 기판(50) 사이에 절연성 스페이서(41)가 개재된다. 특히, 절연성 스페이서(41)의 하단은 교차된 캐소우드 전극(70)과 게이트 전극(80)의 사이 부분에 위치된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면 스페이서가 전도성과 절연성 이중 구조로 구성되고, 전도성 스페이서는 애노우드 전극에 전기적으로 연결되어 접지 기능을 발휘하게 된다. 따라서, 스페이서가 축적되는 전하들이 제전될 수가 있게 되어, 표면 방전 현상이 근원적으로 해소된다.
또한, 애노우드 전극상에만 전도성 페이스트를 프린트하여 스페이서를 형성하게 되므로, 스페이서가 옆으로 퍼져서 허물어지는 현상도 억제된다.
아울러, 본 발명은 기존의 스페이서 형성 공정에서 단지 페이스트의 종류와 애노우드 전극 패턴만을 수정하여 실시하는 것이 가능하므로, 성능 향상에 아울러 제조 비용도 절감할 수 있는 잇점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 소정 간격을 두고 배치된 상하부 기판;
    상기 상부 기판 밑면에 스트라이프 형태로 배열된 복수개의 애노우드 전극;
    상기 애노우드 전극들 중 수 개를 제외한 나머지 애노우드 전극에 프린트된 형광체;
    상기 형광체가 프린트되지 않은 나머지 애노우드 전극에 프린트되어, 상기 애노우드 전극과 전기적으로 연결된 전도성 스페이서; 및
    상기 전도성 스페이서에 인쇄되어 상기 하부 기판상에 접착된 절연성 스페이서를 포함하는 것을 특징으로 하는 전계 방출 표시 패널.
  2. 제 1 항에 있어서, 상기 전도성 스페이서의 성분은 PbO-B2O3-SiO인 것을 특징으로 하는 전계 방출 표시 패널.
  3. 상부 기판상에 복수개의 애노우드 전극을 스트라이프 형태로 형성하는 단계;
    상기 애노우드 전극들 중 수 개를 제외한 애노우드 전극상에 형광체를 프린트하는 단계;
    상기 형광체가 프린트되지 않은 나머지 애노우드 전극상에 전도성 페이스트를 스트라이프 형태로 프린트하여 전도성 스페이서를 형성하는 단계;
    상기 상부 기판을 건조시키는 단계;
    상기 전도성 스페이서상에 절연성 스페이서를 도트 형태로 프린트하는 단계;
    상기 상부 기판을 건조하고 소성하는 단계; 및
    상기 절연성 스페이서를 하부 기판상에 맞댄 상태에서 상하부 기판을 접착한 후, 진공 배기하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 패널의 제조 방법.
  4. 제 3 항에 있어서, 상기 각 건조 단계는 100∼200℃ 온도하에서 실시하고, 상기 소성 단계는 300∼600℃ 온도하에서 실시하는 것을 특징으로 하는 전계 방출 표시 패널의 제조 방법.
KR1019990023406A 1999-06-22 1999-06-22 전계 방출 표시 패널 및 그의 제조방법 KR100569270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023406A KR100569270B1 (ko) 1999-06-22 1999-06-22 전계 방출 표시 패널 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023406A KR100569270B1 (ko) 1999-06-22 1999-06-22 전계 방출 표시 패널 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20010003201A true KR20010003201A (ko) 2001-01-15
KR100569270B1 KR100569270B1 (ko) 2006-04-10

Family

ID=19594077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023406A KR100569270B1 (ko) 1999-06-22 1999-06-22 전계 방출 표시 패널 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100569270B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088302A (ko) * 2002-05-14 2003-11-19 엘지전자 주식회사 전계방출 표시소자
GB2396480A (en) * 2002-12-20 2004-06-23 Hitachi Ltd Cold cathode type flat panel display
KR100542318B1 (ko) * 1999-12-28 2006-01-12 비오이 하이디스 테크놀로지 주식회사 전계방출표시소자 및 그 제조방법
KR100790872B1 (ko) * 2006-04-04 2008-01-03 삼성전자주식회사 전계방출형 백라이트 유닛 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542318B1 (ko) * 1999-12-28 2006-01-12 비오이 하이디스 테크놀로지 주식회사 전계방출표시소자 및 그 제조방법
KR20030088302A (ko) * 2002-05-14 2003-11-19 엘지전자 주식회사 전계방출 표시소자
GB2396480A (en) * 2002-12-20 2004-06-23 Hitachi Ltd Cold cathode type flat panel display
US6963171B2 (en) 2002-12-20 2005-11-08 Hitachi, Ltd. Cold cathode type flat panel display
GB2396480B (en) * 2002-12-20 2006-11-22 Hitachi Ltd Cold cathode type flat panel display
US7218058B2 (en) 2002-12-20 2007-05-15 Hitachi, Ltd. Cold cathode type flat panel display
US7417379B2 (en) 2002-12-20 2008-08-26 Hitachi, Ltd. Cold cathode type flat panel display
KR100790872B1 (ko) * 2006-04-04 2008-01-03 삼성전자주식회사 전계방출형 백라이트 유닛 및 그 제조방법

Also Published As

Publication number Publication date
KR100569270B1 (ko) 2006-04-10

Similar Documents

Publication Publication Date Title
US7153177B2 (en) Flat-panel display and flat-panel display cathode manufacturing method
KR100298381B1 (ko) 전계방출형디스플레이
US7710014B2 (en) Electron emission device, electron emission display device using the same and method of manufacturing the same
US5869928A (en) Method of manufacturing a flat panel field emission display having auto gettering
KR100569270B1 (ko) 전계 방출 표시 패널 및 그의 제조방법
KR100476043B1 (ko) 전계 방출 표시 소자 및 그 제조방법
KR20010062703A (ko) 전계 방출형 캐소드, 전자 방출 장치, 및 전자 방출장치의 제조 방법
KR20050051817A (ko) 전계 방출 표시장치와 이의 제조 방법
KR100542318B1 (ko) 전계방출표시소자 및 그 제조방법
KR20050113863A (ko) 전자 방출 소자
KR100258797B1 (ko) 전계 방출 표시장치의 스페이서 장착방법
KR100326532B1 (ko) 표시소자용 스페이서 부재의 제조방법
KR100932991B1 (ko) 전계 방출 표시 장치 및 그의 제조방법
KR20010046802A (ko) 집속 전극을 갖는 전계 방출 표시 소자, 그 제조방법 및이를 이용한 전자빔 집속 방법
KR100355388B1 (ko) 아크 방지 전계 방출 소자
JP3943001B2 (ja) 平面ディスプレイとその製造方法
KR100615193B1 (ko) 플라즈마 디스플레이 패널
US7102279B2 (en) FED with insulating supporting device having reflection layer
KR19980023228A (ko) 전계 효과 전자 방출 소자 및 그 봉착방법
KR100434554B1 (ko) 전계효과전자방출소자의제조방법
KR20000039798A (ko) 전계 방출 표시 소자의 제조방법
KR20050096478A (ko) 전자 방출 표시 장치 및 그 제조 방법
KR100289154B1 (ko) 교류형플라즈마표시장치의제조방법
KR100325069B1 (ko) 전계방출표시소자
KR100261542B1 (ko) 전계효과 전자방출 표시소자의 스페이서 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 14

EXPY Expiration of term