JP2952901B2 - ２線式信号伝送装置 - Google Patents
２線式信号伝送装置Info
- Publication number
- JP2952901B2 JP2952901B2 JP25623489A JP25623489A JP2952901B2 JP 2952901 B2 JP2952901 B2 JP 2952901B2 JP 25623489 A JP25623489 A JP 25623489A JP 25623489 A JP25623489 A JP 25623489A JP 2952901 B2 JP2952901 B2 JP 2952901B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- transmission line
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、２本の伝送線に対して直列に接続された電
源から電力の供給を受けこの伝送線に流す電流値をプロ
セスデータに応じて変化させアナログの電流信号として
２線の伝送線に送出する２線式信号伝送装置に係り、特
に限られた電力の中で高い電圧と大きい負荷電流を必要
に応じて採用できるように電源効率を向上させるように
改良された２線式信号伝送装置に関する。
源から電力の供給を受けこの伝送線に流す電流値をプロ
セスデータに応じて変化させアナログの電流信号として
２線の伝送線に送出する２線式信号伝送装置に係り、特
に限られた電力の中で高い電圧と大きい負荷電流を必要
に応じて採用できるように電源効率を向上させるように
改良された２線式信号伝送装置に関する。
＜従来の技術＞ この種の従来の２線式信号伝送装置の１例を第３図に
示し、これについて説明する。
示し、これについて説明する。
10は２線式信号伝送装置であり、この２線式信号伝送
装置10は例えば温度、圧力などのプロセス変数PVに対応
してこれを電気信号に変換して、その出力端T1、T2にこ
のプロセス変数PVに対応する電流信号IL1を出力する。
装置10は例えば温度、圧力などのプロセス変数PVに対応
してこれを電気信号に変換して、その出力端T1、T2にこ
のプロセス変数PVに対応する電流信号IL1を出力する。
この２線式信号伝送装置10の出力端T1、T2には２本の
伝送線l1とl2を介してこの２線式信号伝送装置10を付勢
する電源11と、電流信号IL1を受信し例えばプロセス変
数PVを指示する受信器12などがそれぞれ直列に接続され
ている。
伝送線l1とl2を介してこの２線式信号伝送装置10を付勢
する電源11と、電流信号IL1を受信し例えばプロセス変
数PVを指示する受信器12などがそれぞれ直列に接続され
ている。
通常、この電流信号IL1は例えば４〜20mAなどの統一
電流として伝送される。この内、4mAの電流はベース電
流として２線式信号伝送装置10の中で消費する電力の全
てが賄われる。
電流として伝送される。この内、4mAの電流はベース電
流として２線式信号伝送装置10の中で消費する電力の全
てが賄われる。
＜発明が解決しようとする課題＞ しかしながら、この様な２本の伝送線からのみしかも
4mAなどの小さな電流を用いて回路の電源を賄う場合に
は、２線式信号伝送装置の回路での消費電流を大きくと
ることができない。このため、機能の増大の要求にも拘
らず性能を犠牲にしても素子数を限らさなければならな
いなどの問題がある。
4mAなどの小さな電流を用いて回路の電源を賄う場合に
は、２線式信号伝送装置の回路での消費電流を大きくと
ることができない。このため、機能の増大の要求にも拘
らず性能を犠牲にしても素子数を限らさなければならな
いなどの問題がある。
そこで、限られた電力を有効に活用して回路の要求に
応じる必要がある。
応じる必要がある。
＜課題を解決するための手段＞ 本発明は、以上の課題を解決するために、伝送線に対
して直列に接続された電源から電力の供給を受け伝送線
に流す電流値をプロセスデータに応じて変化させアナロ
グの電流信号として伝送線に送出する２線式信号伝送装
置において、プロセスデータが入力されこのプロセスデ
ータに対応した電気信号に変換する信号変換手段と、２
線式信号伝送装置の中の他の信号処理回路の電源端から
みた負荷と、伝送線に流れる電流を用いて第１定電圧を
作り信号変換手段と負荷とに直列に第１定電圧を印加す
る第１定電圧素子と、この第１定電圧が電源端に供給さ
れると共に基準電圧をベースとして信号変換手段と負荷
との接続点の電圧を所定の値に制御する制御手段とを具
備するようにしたものである。
して直列に接続された電源から電力の供給を受け伝送線
に流す電流値をプロセスデータに応じて変化させアナロ
グの電流信号として伝送線に送出する２線式信号伝送装
置において、プロセスデータが入力されこのプロセスデ
ータに対応した電気信号に変換する信号変換手段と、２
線式信号伝送装置の中の他の信号処理回路の電源端から
みた負荷と、伝送線に流れる電流を用いて第１定電圧を
作り信号変換手段と負荷とに直列に第１定電圧を印加す
る第１定電圧素子と、この第１定電圧が電源端に供給さ
れると共に基準電圧をベースとして信号変換手段と負荷
との接続点の電圧を所定の値に制御する制御手段とを具
備するようにしたものである。
＜作 用＞ 電源投入により伝送線に流れる電流の少なくとも一部
が第１定電圧素子に流され第１定電圧が発生する。この
第１定電圧は信号変換手段と負荷とに直列に印加され所
定の電流を流す。
が第１定電圧素子に流され第１定電圧が発生する。この
第１定電圧は信号変換手段と負荷とに直列に印加され所
定の電流を流す。
また、この第１定電圧を介して制御手段により信号変
換手段と負荷との接続点の電圧が所定の値に制御され
る。
換手段と負荷との接続点の電圧が所定の値に制御され
る。
この接続点の電圧は制御手段により基準電圧に対応す
る電圧に制御される結果、信号変換手段と負荷にはこれ
等の消費電流差を補給するための不足の或いは過大の電
流を吸い込み或いは吐き出しがなされ、最終的にこれ等
に必要な消費電流になるように制御される。
る電圧に制御される結果、信号変換手段と負荷にはこれ
等の消費電流差を補給するための不足の或いは過大の電
流を吸い込み或いは吐き出しがなされ、最終的にこれ等
に必要な消費電流になるように制御される。
＜実施例＞ 以下、本発明の実施例について図を用いて説明する。
第１図は本発明の１実施例の構成を示す回路図である。
第１図は本発明の１実施例の構成を示す回路図である。
13は本実施例の２線式信号伝送装置の全体構成を示
し、これは第３図の２線式信号伝送装置10に対応してい
る。
し、これは第３図の２線式信号伝送装置10に対応してい
る。
その端子T1、T2にはダイオードD2、カレントミラー回
路CMR、制御トランジスタQ1、ダイオードD2、D3、抵抗R
1、帰還抵抗Rfなどが直列に接続された直列回路SRCが接
続されている。
路CMR、制御トランジスタQ1、ダイオードD2、D3、抵抗R
1、帰還抵抗Rfなどが直列に接続された直列回路SRCが接
続されている。
カレントミラー回路CMRはトランジスタQ1、Q3の２個
で構成され、トランジスタQ2のエミッタ面積１に対して
トランジスタQ3のエミッタ面積はｎ倍に選定されてい
る。トランジスタQ2のエミッタはダイオードD1のカソー
ドに接続され、そのベースとコレクタは電界効果トラン
ジスタQ4のドレインＤに接続されている。
で構成され、トランジスタQ2のエミッタ面積１に対して
トランジスタQ3のエミッタ面積はｎ倍に選定されてい
る。トランジスタQ2のエミッタはダイオードD1のカソー
ドに接続され、そのベースとコレクタは電界効果トラン
ジスタQ4のドレインＤに接続されている。
電界効果トランジスタQ4のゲートＧは抵抗R1と帰還抵
抗Rfの接続点C1に直接に、そのソースＳは抵抗R2を介し
て接続点C1にそれぞれ接続されて定電流回路CCRを構成
している。この定電流回路CCRによりトランジスタQ2の
コレクタに定電流Isを供給している。
抗Rfの接続点C1に直接に、そのソースＳは抵抗R2を介し
て接続点C1にそれぞれ接続されて定電流回路CCRを構成
している。この定電流回路CCRによりトランジスタQ2の
コレクタに定電流Isを供給している。
カレントミラー回路CMRのトランジスタQ2とQ3のベー
スとエミッタはそれぞれ互いに接続されたトランジスタ
Q3のコレクタは定電圧素子ZD1を介して接続点C1に接続
されている。定電圧素子ZD1の両端に発生した定電圧V1
は、図示はしていないが２線式信号伝送装置の他の信号
処理回路、例えばアナログ／デジタル変換器などの負荷
LDの電源端と圧力、差圧などのプロセスデータPVを信号
電圧に変換する信号変換回路SVCの電源端との直列回路
に印加されている。
スとエミッタはそれぞれ互いに接続されたトランジスタ
Q3のコレクタは定電圧素子ZD1を介して接続点C1に接続
されている。定電圧素子ZD1の両端に発生した定電圧V1
は、図示はしていないが２線式信号伝送装置の他の信号
処理回路、例えばアナログ／デジタル変換器などの負荷
LDの電源端と圧力、差圧などのプロセスデータPVを信号
電圧に変換する信号変換回路SVCの電源端との直列回路
に印加されている。
さらに、この定電圧V1は抵抗R3を介してツエナダイオ
ードZD2に印加されツエナダイオードZD2の両端に基準電
圧Vsを発生させる。
ードZD2に印加されツエナダイオードZD2の両端に基準電
圧Vsを発生させる。
Q5は制御回路として機能する演算増幅器であり、その
電源端には定電圧V1が印加されている。その非反転入力
端（＋）には基準電圧Vsが、反転入力端（−）にはその
出力端子の定電圧V2を抵抗R4とR5で分圧した分圧電圧VD
がそれぞれ印加されている。さらに、その定電圧V2は負
荷LDの電源端と信号変換回路SVCの電源端との接続点C2
に印加されている。
電源端には定電圧V1が印加されている。その非反転入力
端（＋）には基準電圧Vsが、反転入力端（−）にはその
出力端子の定電圧V2を抵抗R4とR5で分圧した分圧電圧VD
がそれぞれ印加されている。さらに、その定電圧V2は負
荷LDの電源端と信号変換回路SVCの電源端との接続点C2
に印加されている。
Q6は回路の基準電圧を作る演算増幅器であり、この演
算増幅器Q6の非反転入力端（＋）には基準電圧Vsが印加
され、その反転入力端（−）は出力端と接続されこれ等
は基準電位点COMに接続されている。これにより、演算
増幅器Q5の非反転入力端（＋）が回路の基準電位点に固
定される。
算増幅器Q6の非反転入力端（＋）には基準電圧Vsが印加
され、その反転入力端（−）は出力端と接続されこれ等
は基準電位点COMに接続されている。これにより、演算
増幅器Q5の非反転入力端（＋）が回路の基準電位点に固
定される。
また、信号変換回路SVCの出力端はその一端が基準電
位点COMに接続され、他端と接続点C1との間に発生する
出力電圧V0は抵抗R6と抵抗R7で分圧されて演算増幅器Q7
の反転入力端（−）に印加されている。演算増幅器Q7の
非反転入力端（＋）は接続点C1と基準電位点COMとの間
に発生した電圧を抵抗R8とR9で分圧した電圧が印加され
ている。そして、その出力端の電圧で出力トランジスタ
Q1のベース電圧を制御する。演算増幅器Q7の電源端には
定電圧V2が印加されている。
位点COMに接続され、他端と接続点C1との間に発生する
出力電圧V0は抵抗R6と抵抗R7で分圧されて演算増幅器Q7
の反転入力端（−）に印加されている。演算増幅器Q7の
非反転入力端（＋）は接続点C1と基準電位点COMとの間
に発生した電圧を抵抗R8とR9で分圧した電圧が印加され
ている。そして、その出力端の電圧で出力トランジスタ
Q1のベース電圧を制御する。演算増幅器Q7の電源端には
定電圧V2が印加されている。
なお、負荷LDと信号変換回路SVCの各電源端にはノイ
ズの混入を防ぐためにコンデンサCLとCSがそれぞれ接続
されている。
ズの混入を防ぐためにコンデンサCLとCSがそれぞれ接続
されている。
なお、以上のように構成したときの最小の端子間の動
作電圧Vminは、トランジスタQ3のコレクタ・エミッタ間
の電圧をVce、ダイオードD1の順方向の電圧降下をVdf、
帰還抵抗での電圧降下をIL1Rfとすれば、 Vmin＝V1＋Vce＋Vdf＋IL1Rfとなる。Vce＝0.1V、Vdf
＝0.7V、IL1Rf＝1V程度であるので、 Vmin＝V1＋２（Ｖ） となり、２線式信号伝送装置において最小の端子間電圧
を決定すれば、この電圧より2V低い定電圧V1としてこれ
らを決定できる。
作電圧Vminは、トランジスタQ3のコレクタ・エミッタ間
の電圧をVce、ダイオードD1の順方向の電圧降下をVdf、
帰還抵抗での電圧降下をIL1Rfとすれば、 Vmin＝V1＋Vce＋Vdf＋IL1Rfとなる。Vce＝0.1V、Vdf
＝0.7V、IL1Rf＝1V程度であるので、 Vmin＝V1＋２（Ｖ） となり、２線式信号伝送装置において最小の端子間電圧
を決定すれば、この電圧より2V低い定電圧V1としてこれ
らを決定できる。
次に、以上のように構成された実施例の動作に付いて
説明する。
説明する。
端子T1とT2を介して電流信号IL1が入力されると、定
電流IsがトランジスタQ2と定電流回路CCRを介して流
れ、これによりこの定電流IsをトランジスタQ3のように
所定の倍率でコピーして定電圧素子ZD1に流し、この両
端に定電圧V1を発生させる。この定電圧V1により、基準
電圧Vsが確立し、演算増幅器Q5の作用で定電圧V2が確立
する。
電流IsがトランジスタQ2と定電流回路CCRを介して流
れ、これによりこの定電流IsをトランジスタQ3のように
所定の倍率でコピーして定電圧素子ZD1に流し、この両
端に定電圧V1を発生させる。この定電圧V1により、基準
電圧Vsが確立し、演算増幅器Q5の作用で定電圧V2が確立
する。
このため、信号変換回路SVC、演算増幅器Q6、Q7の電
源が確立するので、これ等は正常動作が出来る状態とな
り、出力トランジスタQ1はプロセスデータPVに対応する
バイアスがかかり全体として正常に立ち上がる。
源が確立するので、これ等は正常動作が出来る状態とな
り、出力トランジスタQ1はプロセスデータPVに対応する
バイアスがかかり全体として正常に立ち上がる。
以上のようにして回路が正常に立ち上がると、プロセ
スデータPVは演算増幅器Q7で増幅され、その出力電圧に
対応した電圧が出力トランジスタQ1のベースに印加され
て、この出力トランジスタQ1の内部抵抗を変化させてプ
ロセスデータPVに対応した電流信号IL1として伝送線
l1、l2を介して伝送される。
スデータPVは演算増幅器Q7で増幅され、その出力電圧に
対応した電圧が出力トランジスタQ1のベースに印加され
て、この出力トランジスタQ1の内部抵抗を変化させてプ
ロセスデータPVに対応した電流信号IL1として伝送線
l1、l2を介して伝送される。
また、電流信号IL1により帰還抵抗Rfに発生する帰還
電圧は、抵抗R8とR9で分圧されて演算増幅器Q7の非反転
入力端（＋）に負帰還され、その反転入力端（−）に印
加される出力電圧V0を抵抗R6とR7で分圧した分圧電圧に
等しくなるように制御されるので、回路全体が安定化さ
れる。
電圧は、抵抗R8とR9で分圧されて演算増幅器Q7の非反転
入力端（＋）に負帰還され、その反転入力端（−）に印
加される出力電圧V0を抵抗R6とR7で分圧した分圧電圧に
等しくなるように制御されるので、回路全体が安定化さ
れる。
いま、負荷LDで消費する電流がiLDで、信号変換回路S
VCで消費する電流がiSVとし、具体的には例えばiLDが2m
Aで、iSVが3mAを必要とする場合には、iLDは定電圧V1に
より2mAとして賄われるが、iLDは定電圧V1によって流れ
る電流では1mA不足する。この不足分は、演算増幅器Q5
でその出力電圧が定電圧V2に制御される結果、その出力
端から吐出電流i01として信号変換回路SVCに吐き出され
る。また、逆の場合は演算増幅器Q5の出力端から吸出電
流i02として吸い出される。
VCで消費する電流がiSVとし、具体的には例えばiLDが2m
Aで、iSVが3mAを必要とする場合には、iLDは定電圧V1に
より2mAとして賄われるが、iLDは定電圧V1によって流れ
る電流では1mA不足する。この不足分は、演算増幅器Q5
でその出力電圧が定電圧V2に制御される結果、その出力
端から吐出電流i01として信号変換回路SVCに吐き出され
る。また、逆の場合は演算増幅器Q5の出力端から吸出電
流i02として吸い出される。
以上のようにして、実消費電流3mAの電流でこれ以上
の消費電流である負荷LDと信号変換回路SVCの２つの負
荷の合計の消費電流5mAを駆動させることができる。
の消費電流である負荷LDと信号変換回路SVCの２つの負
荷の合計の消費電流5mAを駆動させることができる。
第２図は本発明の第２の実施例の要部を示すブロック
図である。
図である。
この実施例は第１図の実施例に対して演算増幅器Q5の
非反転入力端（＋）側に抵抗R10で正帰還がかかってい
る点が異なっている。
非反転入力端（＋）側に抵抗R10で正帰還がかかってい
る点が異なっている。
電源投入により定電圧素子ZD1が立上り、演算増幅器Q
3の電源が安定化する。演算増幅器Q3には抵抗R10により
正帰還がかかっているので、その出力が増大し始める。
しかし、定電圧素子ZD2によって演算増幅器Q3の非反転
端子（＋）の電圧は一定に保持されるので、演算増幅器
Q3を安定に立ち上げることができる。その他の点につい
ては、第１図に示す実施例と同様である。
3の電源が安定化する。演算増幅器Q3には抵抗R10により
正帰還がかかっているので、その出力が増大し始める。
しかし、定電圧素子ZD2によって演算増幅器Q3の非反転
端子（＋）の電圧は一定に保持されるので、演算増幅器
Q3を安定に立ち上げることができる。その他の点につい
ては、第１図に示す実施例と同様である。
＜発明の効果＞ 以上、実施例と共に具体的に説明したように、請求項
１に記載された発明によれば、制御手段により２つの負
荷の消費電流差を調製しているので、多くの消費電流を
必要とする負荷であっても負荷を上下の２つに分離する
ことにより少ない実消費電流で駆動することができる。
このため消費電流が４〜20mAなどの統一電流方式が採用
される２線式信号伝送装置に有効に使用出来る。
１に記載された発明によれば、制御手段により２つの負
荷の消費電流差を調製しているので、多くの消費電流を
必要とする負荷であっても負荷を上下の２つに分離する
ことにより少ない実消費電流で駆動することができる。
このため消費電流が４〜20mAなどの統一電流方式が採用
される２線式信号伝送装置に有効に使用出来る。
また、請求項２に記載された発明によれば、信号変換
回路と負荷とを直列接続するようにして、負荷で消費す
る電流を信号変換回路で再利用するようにしているの
で、伝送線を介して流れる電流信号を無駄なく使用で
き、電源効率のよい２線式信号伝送装置が実現出来る。
特に、負荷と信号変換回路での消費電流の変動が小さい
場合に効果がある。
回路と負荷とを直列接続するようにして、負荷で消費す
る電流を信号変換回路で再利用するようにしているの
で、伝送線を介して流れる電流信号を無駄なく使用で
き、電源効率のよい２線式信号伝送装置が実現出来る。
特に、負荷と信号変換回路での消費電流の変動が小さい
場合に効果がある。
第１図は本発明の１実施例の構成を示す回路図、第２図
は本発明の他の実施例の要部の構成を示す回路図、第３
図は従来の一般式な２線式信号伝送装置の構成を示すブ
ロック図である。 10、13……２線式信号伝送装置、11……電源、12……受
信器、CMR……カレントミラー回路、SRC……直列回路、
CCR……定電流回路、PV……プロセスデータ、LD……負
荷、SVC……信号変換回路、V1、V2……定電圧、ZD1、ZD
2……定電圧素子、Is……定電流。
は本発明の他の実施例の要部の構成を示す回路図、第３
図は従来の一般式な２線式信号伝送装置の構成を示すブ
ロック図である。 10、13……２線式信号伝送装置、11……電源、12……受
信器、CMR……カレントミラー回路、SRC……直列回路、
CCR……定電流回路、PV……プロセスデータ、LD……負
荷、SVC……信号変換回路、V1、V2……定電圧、ZD1、ZD
2……定電圧素子、Is……定電流。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新国 雅章 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (56)参考文献 特開 昭53−142258（ＪＰ，Ａ) 特公 平７−9375（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 3/50
Claims (2)
- 【請求項１】伝送線に対して直列に接続された電源から
電力の供給を受け前記伝送線に流す電流値をプロセスデ
ータに応じて変化させアナログの電流信号として前記伝
に送線に送出する２線式信号伝送装置において、前記プ
ロセスデータが入力されこのプロセスデータに対応した
電気信号に変換する信号変換手段と、前記２線式信号伝
送装置の中の他の信号処理回路の電源端からみた負荷
と、前記伝送線に流れる電流を用いて第１定電圧を作り
前記信号変換手段と前記負荷とに直列に前記第１定電圧
を印加する第１定電圧素子と、この第１定電圧が電源端
に供給されると共に基準電圧をベースとして前記信号変
換手段と前記負荷との接続点の電圧を所定の値に制御す
る制御手段とを具備することを特徴とする２線式信号伝
送装置。 - 【請求項２】伝送線に対して直列に接続させた電源から
電力の供給を受け前記伝送線に流す電流値をプロセスデ
ータに応じて変化させアナログの電流信号として前記伝
送線に送出する２線式信号伝送装置において、プロセス
変数の信号変換を行うための信号変換回路と機能実現の
ために電流を消費する負荷とを前記伝送線に対して直列
接続したことを特徴とする２線式信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25623489A JP2952901B2 (ja) | 1989-09-29 | 1989-09-29 | ２線式信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25623489A JP2952901B2 (ja) | 1989-09-29 | 1989-09-29 | ２線式信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117928A JPH03117928A (ja) | 1991-05-20 |
| JP2952901B2 true JP2952901B2 (ja) | 1999-09-27 |
Family
ID=17289797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25623489A Expired - Fee Related JP2952901B2 (ja) | 1989-09-29 | 1989-09-29 | ２線式信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952901B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH079375B2 (ja) * | 1991-06-19 | 1995-02-01 | 山武ハネウエル株式会社 | ２線式電磁流量計変換器 |
| KR20030042313A (ko) * | 2001-11-22 | 2003-05-28 | 삼성전기주식회사 | 온도 보상 수정 발진기 및 그 제조 방법 |
-
1989
- 1989-09-29 JP JP25623489A patent/JP2952901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117928A (ja) | 1991-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281528B1 (ko) | 전원 공급 회로 | |
| US5589759A (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising error amplifiers | |
| US4709388A (en) | Subscriber telephone line interface circuit with reduced power stand-by mode | |
| EP0326968A1 (en) | A driving circuit having an electrical characteristics variable in response to its load resistance | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| US6703943B1 (en) | Assembly for signal transfer between a receiving station and a transmitting station as well as for power supply of the transmitting station | |
| JP2952901B2 (ja) | ２線式信号伝送装置 | |
| US4689499A (en) | Universal current source and current sink sensor interface | |
| JPH0339426B2 (ja) | ||
| US5621204A (en) | Low power bar code reader | |
| JPH08214548A (ja) | スイッチング電源の並列運転装置 | |
| JP2803151B2 (ja) | 電源装置 | |
| US5332894A (en) | Optical output control IC and optical input amplifier IC | |
| JP3448873B2 (ja) | リセット回路 | |
| JP3075016B2 (ja) | フイールドバスのインタフエイス回路 | |
| JP2970682B2 (ja) | 二線四線変換回路 | |
| JPH0638624B2 (ja) | 給電回路用バイアス回路 | |
| JP2914278B2 (ja) | 太陽電池余剰電力制御回路 | |
| JP2856403B2 (ja) | 電源回路 | |
| US20080106539A1 (en) | Power supply circuit for liquid crystal display device | |
| JPH066308A (ja) | 光受信用ａｇｃ回路 | |
| JP3516173B2 (ja) | 半導体集積回路装置 | |
| JPH063446Y2 (ja) | 複数電源による並列運転装置 | |
| JPH0129333B2 (ja) | ||
| EP0645687A2 (en) | Reference voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080716 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |