JP2952302B2 - 受光素子 - Google Patents
受光素子Info
- Publication number
- JP2952302B2 JP2952302B2 JP1057977A JP5797789A JP2952302B2 JP 2952302 B2 JP2952302 B2 JP 2952302B2 JP 1057977 A JP1057977 A JP 1057977A JP 5797789 A JP5797789 A JP 5797789A JP 2952302 B2 JP2952302 B2 JP 2952302B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- circuit
- receiving element
- inductance
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、得に高速応答性を有する受光素子に関す
る。
る。
（従来の技術） 高速光通信技術において、PINフォトダイオードを始
めとする高速受光素子の重要性がますます高まっている
ことから、受光素子単体の高速速化は当然ながら、素子
のもつ特性を最大に引き出せるような回路構成が強く望
まれている。
めとする高速受光素子の重要性がますます高まっている
ことから、受光素子単体の高速速化は当然ながら、素子
のもつ特性を最大に引き出せるような回路構成が強く望
まれている。
第２図（ａ），（ｂ）は従来の受光素子の信号取り出
しまで含めた構成例を示すもので、（ａ）は外観構成
図、（ｂ）は等価回路図である。第２図（ａ）におい
て、21は受光素子チップ22の受光面であり、電気信号は
取り出し電極パッド23を介し、ワイヤーボンド24により
外部のストリップ線路25へ導出されている。
しまで含めた構成例を示すもので、（ａ）は外観構成
図、（ｂ）は等価回路図である。第２図（ａ）におい
て、21は受光素子チップ22の受光面であり、電気信号は
取り出し電極パッド23を介し、ワイヤーボンド24により
外部のストリップ線路25へ導出されている。
第２図（ｂ）において、IPは電気信号の電流源であ
り、RSは受光素子22内部シリーズ抵抗である。CJは接合
の内部容量であり、LBはワイヤボンド24の接続インダク
タンス、TRは伝送線路を表し、RLは外部終端抵抗であ
る。第２図（ｂ）において破線で示す部分が受光素子チ
ップ22であり、主に容量CJが素子の周波数帯域を規定す
る。
り、RSは受光素子22内部シリーズ抵抗である。CJは接合
の内部容量であり、LBはワイヤボンド24の接続インダク
タンス、TRは伝送線路を表し、RLは外部終端抵抗であ
る。第２図（ｂ）において破線で示す部分が受光素子チ
ップ22であり、主に容量CJが素子の周波数帯域を規定す
る。
（発明が解決しようとする課題） ところで、実際の素子特性は接続インダクタンスや浮
遊容量など実装構造により強く制限を受ける。ワイヤー
ボンド24の場合、接続インダクタンスLBの値は通常およ
そ1nH弱程度であり、接続構造をフリップ・チップ構造
にした場合には、接続インダクタンスLBの値は、数十pH
に小さくできる。しかし、いずれの構造にしても、これ
らの外部付加要素による広帯域化は、従来、接合容量CJ
と接続インダクタンスLBの単純な共振効果のみを利用し
た範囲に限定される。このため、より広帯域化を図るた
めの有効な対策が切望されていた。
遊容量など実装構造により強く制限を受ける。ワイヤー
ボンド24の場合、接続インダクタンスLBの値は通常およ
そ1nH弱程度であり、接続構造をフリップ・チップ構造
にした場合には、接続インダクタンスLBの値は、数十pH
に小さくできる。しかし、いずれの構造にしても、これ
らの外部付加要素による広帯域化は、従来、接合容量CJ
と接続インダクタンスLBの単純な共振効果のみを利用し
た範囲に限定される。このため、より広帯域化を図るた
めの有効な対策が切望されていた。
本発明は上記に鑑みてなされたもので、その目的とし
ては、広い周波数帯域を有する受光素子を提供すること
にある。
ては、広い周波数帯域を有する受光素子を提供すること
にある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するため、本発明は、受光部から受光
量に応じて出力される電気信号の一部を分岐する分岐回
路と、この分岐回路における分岐出力と接地との間に接
続されたインダクタンスとを備え、前記分岐回路が、デ
ルタ形抵抗回路またはＹ形抵抗回路であることを要旨と
する。
量に応じて出力される電気信号の一部を分岐する分岐回
路と、この分岐回路における分岐出力と接地との間に接
続されたインダクタンスとを備え、前記分岐回路が、デ
ルタ形抵抗回路またはＹ形抵抗回路であることを要旨と
する。
（作用） 本発明に係る受光素子にあっては、受光部からの受光
量に応じた電気信号の一部をデルタ形抵抗回路あるいは
Ｙ形抵抗回路で構成される分岐回路で分岐して接地され
ているインダクタンスに供給することで、分岐されない
出力側に接続される外部負荷に対し最適なピーキング特
性を付加している。
量に応じた電気信号の一部をデルタ形抵抗回路あるいは
Ｙ形抵抗回路で構成される分岐回路で分岐して接地され
ているインダクタンスに供給することで、分岐されない
出力側に接続される外部負荷に対し最適なピーキング特
性を付加している。
（実施例） 以下、図面を用いて本発明の実施例を説明する。
第１図（ａ），（ｂ）は本発明の一実施例を示すもの
で、第１図（ａ）は受光素子チップ１の構成外観図、第
１図（ｂ）はその等価回路図である。その特徴として
は、受光面21から電極パッド23に至る経路途中に薄膜抵
抗4,5,6から構成されるデルタ形抵抗回路２を接続する
と共に、抵抗５と抵抗６との接続点と接地面７との間に
薄膜金属からなるシャント・インダクタンス８を接続し
て、受光素子チップ１の出力回路として、このデルタ形
抵抗回路２とシャント・インダクタンス８を含む回路に
より、固定された外部接続インダクタンスLBに対応した
最適な並列共振によるピーキング効果を設定できるよう
にしたことにある。ここで、デルタ形抵抗回路２は、電
流源IPからの電流を電極パッド23への経路とシャント・
インダクタンス８への経路とに分流するためのもので、
その分流割合としては抵抗4,5,6の値による。なお、第
１図（ａ），（ｂ）において、第２図（ａ），（ｂ）と
同一物には同一符号を付して、詳細な説明は省略する。
で、第１図（ａ）は受光素子チップ１の構成外観図、第
１図（ｂ）はその等価回路図である。その特徴として
は、受光面21から電極パッド23に至る経路途中に薄膜抵
抗4,5,6から構成されるデルタ形抵抗回路２を接続する
と共に、抵抗５と抵抗６との接続点と接地面７との間に
薄膜金属からなるシャント・インダクタンス８を接続し
て、受光素子チップ１の出力回路として、このデルタ形
抵抗回路２とシャント・インダクタンス８を含む回路に
より、固定された外部接続インダクタンスLBに対応した
最適な並列共振によるピーキング効果を設定できるよう
にしたことにある。ここで、デルタ形抵抗回路２は、電
流源IPからの電流を電極パッド23への経路とシャント・
インダクタンス８への経路とに分流するためのもので、
その分流割合としては抵抗4,5,6の値による。なお、第
１図（ａ），（ｂ）において、第２図（ａ），（ｂ）と
同一物には同一符号を付して、詳細な説明は省略する。
次に、具体的な数値例をあげて本実施例を従来例と比
較する。第２図において、 RS＝20Ω,RL＝50Ω,LB＝20pH（フリップ・チップ実
装）,CJ＝0.1pF,TRの特性インピーダンスZ0＝50Ω，遅
延時間TD＝40ps. 等の値を用い、LBを調節し最適化（LB＝10pH）した場
合、帯域幅は167GHzとなる。
較する。第２図において、 RS＝20Ω,RL＝50Ω,LB＝20pH（フリップ・チップ実
装）,CJ＝0.1pF,TRの特性インピーダンスZ0＝50Ω，遅
延時間TD＝40ps. 等の値を用い、LBを調節し最適化（LB＝10pH）した場
合、帯域幅は167GHzとなる。
これに対して、第１図（ａ）において、信号電源振幅
も含め前記の値を採用し、これらの値に対応し、周波数
特性をほぼ最適化した値として、 抵抗４＝0.1Ω，抵抗５＝50Ω，抵抗６＝80Ω，シャ
ント・インダクタンス８＝40pH. 等を採用すると、回路解析シミュレーションによる3dB
帯域は182GHzとなる。これは、信号源側からみた負荷イ
ンピーダンスがデルタ形抵抗回路２の付加により低下し
た効果と、シャント・インダクタンス８による並列共振
効果が付加された相乗効果のためである。
も含め前記の値を採用し、これらの値に対応し、周波数
特性をほぼ最適化した値として、 抵抗４＝0.1Ω，抵抗５＝50Ω，抵抗６＝80Ω，シャ
ント・インダクタンス８＝40pH. 等を採用すると、回路解析シミュレーションによる3dB
帯域は182GHzとなる。これは、信号源側からみた負荷イ
ンピーダンスがデルタ形抵抗回路２の付加により低下し
た効果と、シャント・インダクタンス８による並列共振
効果が付加された相乗効果のためである。
なお、ここで、0.1Ωという値の抵抗４については、
製作が難しいがその許容範囲は広く、0.01Ω〜0.2Ω変
動しても帯域は180〜182GHzしか変化しないので、然程
の困難性とはならない。
製作が難しいがその許容範囲は広く、0.01Ω〜0.2Ω変
動しても帯域は180〜182GHzしか変化しないので、然程
の困難性とはならない。
したがって、本実施例によれば、従来に比べて広帯域
化を図ることができる。また、抵抗や、インダクタンス
要素を微細な薄膜で受光素子チップ内に形成するように
しているので、浮遊な要素が付加しにくく設計が容易と
なり、製作においても受光素子単体の製作と共通化でき
る。
化を図ることができる。また、抵抗や、インダクタンス
要素を微細な薄膜で受光素子チップ内に形成するように
しているので、浮遊な要素が付加しにくく設計が容易と
なり、製作においても受光素子単体の製作と共通化でき
る。
なお、本実施例では、シャント・インダクタンス８へ
の分流をデルタ形抵抗回路２を用いたが、これと等価な
Ｙ形抵抗回路でもよく、所要抵抗値の製作容易性に基づ
いて、いずれかを選択すればよい。
の分流をデルタ形抵抗回路２を用いたが、これと等価な
Ｙ形抵抗回路でもよく、所要抵抗値の製作容易性に基づ
いて、いずれかを選択すればよい。
［発明の効果］ 以上説明したように本発明によれば、受光部からの受
光量に応じた電気信号の一部をデルタ形抵抗回路あるい
はＹ形抵抗回路で構成される分岐回路で分岐して接地さ
れているインダクタンスに供給することで、分岐されな
い出力側に接続される負荷に対し最適なピーキング特性
を付加しているので、広い周波数帯域を有する受光素子
を提供することができる。
光量に応じた電気信号の一部をデルタ形抵抗回路あるい
はＹ形抵抗回路で構成される分岐回路で分岐して接地さ
れているインダクタンスに供給することで、分岐されな
い出力側に接続される負荷に対し最適なピーキング特性
を付加しているので、広い周波数帯域を有する受光素子
を提供することができる。
第１図（ａ）は本発明の一実施例を示す図であり、第１
図（ｂ）は当該一実施例の等価回路を示す図、第２図
（ａ）は従来の構成図であり、第２図（ｂ）はその等価
回路を示す図である。 １……受光素子チップ ２……デルタ形抵抗回路 4,5,6……薄膜抵抗 ７……接地面 ８……シャント・インダクタンス 21……受光面 22……受光素子チップ 23……電極パッド 24……ワイヤーボンド 25……ストリップ線路 83……IP:電流源 85……RS:シリーズ抵抗 87……CJ:接合容量 89……LB:接続インダクタンス 91……TR:伝送線路 93……RL:外部終端抵抗
図（ｂ）は当該一実施例の等価回路を示す図、第２図
（ａ）は従来の構成図であり、第２図（ｂ）はその等価
回路を示す図である。 １……受光素子チップ ２……デルタ形抵抗回路 4,5,6……薄膜抵抗 ７……接地面 ８……シャント・インダクタンス 21……受光面 22……受光素子チップ 23……電極パッド 24……ワイヤーボンド 25……ストリップ線路 83……IP:電流源 85……RS:シリーズ抵抗 87……CJ:接合容量 89……LB:接続インダクタンス 91……TR:伝送線路 93……RL:外部終端抵抗
Claims (1)
- 【請求項１】受光部から受光量に応じて出力される電気
信号の一部を分岐する分岐回路と、 この分岐回路における分岐出力と接地との間に接続され
たインダクタンスとを備え、 前記分岐回路が、デルタ形抵抗回路またはＹ形抵抗回路
であることを特徴とする受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057977A JP2952302B2 (ja) | 1989-03-13 | 1989-03-13 | 受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057977A JP2952302B2 (ja) | 1989-03-13 | 1989-03-13 | 受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02238678A JPH02238678A (ja) | 1990-09-20 |
| JP2952302B2 true JP2952302B2 (ja) | 1999-09-27 |
Family
ID=13071064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057977A Expired - Fee Related JP2952302B2 (ja) | 1989-03-13 | 1989-03-13 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952302B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5983200B2 (ja) | 2012-08-31 | 2016-08-31 | 富士通株式会社 | 光モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116002A (en) * | 1976-03-25 | 1977-09-29 | Fujitsu Ltd | Photo receiving circuit |
| JPS5434791A (en) * | 1977-08-24 | 1979-03-14 | Mitsubishi Electric Corp | Receiver for photo signal |
| JPS562673A (en) * | 1979-06-22 | 1981-01-12 | Hitachi Cable Ltd | Optical receiver circuit |
| JPS6224667A (ja) * | 1985-07-24 | 1987-02-02 | Fujitsu Ltd | 光・電子集積回路素子 |
-
1989
- 1989-03-13 JP JP1057977A patent/JP2952302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02238678A (ja) | 1990-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149024B2 (en) | Optical modulator module | |
| KR100227540B1 (ko) | 공면 전송선 장착 플립 칩 및 이를 이용한 무선 주파수 회로와 고주파 전력 증폭기 | |
| JP2001209017A (ja) | 光電変換半導体装置 | |
| JP3553222B2 (ja) | 光変調器モジュール | |
| JP2005286305A (ja) | 光半導体装置 | |
| JP2003134051A (ja) | 光受信モジュール、光受信器及び光ファイバ通信機器 | |
| US6057954A (en) | Asymmetric inductive peaking for optoelectronic devices | |
| WO2020162217A1 (ja) | 光送信器 | |
| JP2952302B2 (ja) | 受光素子 | |
| JP3823102B2 (ja) | 光伝送モジュール | |
| US5926308A (en) | High-speed optical modulator module | |
| US20020195622A1 (en) | Optical modulator, mounting substrate of optical modulator, and driving method of optical modulator | |
| JPH05289033A (ja) | 直列導波路型光送受信装置 | |
| JP5291144B2 (ja) | 光受信回路 | |
| US20120120472A1 (en) | Light modulating device | |
| JPH05110201A (ja) | 半導体レーザ装置 | |
| KR101462391B1 (ko) | 터미네이션부를 포함하는 알에프 소자 | |
| US7085442B2 (en) | Optoelectronic device, method of manufacturing thereof, and system including the same | |
| JPH0133961B2 (ja) | ||
| JP2002368325A (ja) | 発光モジュール、光半導体素子、および、受光モジュール | |
| JP2001251009A (ja) | 光送信器 | |
| JPS6224667A (ja) | 光・電子集積回路素子 | |
| JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
| JPH034602A (ja) | 伝送線路 | |
| JPH03102881A (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |