JPH034602A - 伝送線路 - Google Patents

伝送線路

Info

Publication number
JPH034602A
JPH034602A JP1138865A JP13886589A JPH034602A JP H034602 A JPH034602 A JP H034602A JP 1138865 A JP1138865 A JP 1138865A JP 13886589 A JP13886589 A JP 13886589A JP H034602 A JPH034602 A JP H034602A
Authority
JP
Japan
Prior art keywords
conductor pair
parallel
pair
parallel conductor
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1138865A
Other languages
English (en)
Inventor
Teimotei Maronisaado Jieimuzu
ジェイムズ・ティモティ・マロニサード
Nobuo Suzuki
信夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1138865A priority Critical patent/JPH034602A/ja
Publication of JPH034602A publication Critical patent/JPH034602A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、広帯域の終端装置を誘電体基板上にモノリシ
ック集積化した伝送線路に関する。
(従来の技術) 近年、半導体レーザ、アバランシェフォトダイオードの
ような光半導体素子や光ファイバ等の高度な技術的発展
と製造工程の信頼性向上により、毎秒数ギガビットの超
大容量デジタル光aはシステムが発展しつつある。超大
容量光通信システムには、従来の電話の他に、デジタル
コンピュータや高速ファクシミリ等の様々な情報入出力
装置を収容することができる。
このようなデジタル光通信システムの電気的入出力装置
(レーザドライバやフロントエンド等)と送信/受信用
光電子素子との間には、連続的な広い周波数範囲にわた
って効率的電気信号伝達がはかれる、信号終端装置付き
のインターコネクション装置が必要である。インターコ
ネクション装置に要請される機能は、力学的に信頼でき
るマウンティング機能、搭載された光半導体素子の放熱
、さらに接続される入出力信号装置とインターコネクシ
ョン装置との間の適切で信頼性ある電気的な接続等であ
る。
従来の同軸伝送線路、方形導波管及び円形導波管のよう
な伝送構造には、広い周波数範囲にわたって効率的で低
反射の終端装置がある0しかし、十分な終端が得られる
既存の伝送構造は大きくて、コンパクトな集積化には向
かない。
従って、大容量デジタル光通信システムにおいては不十
分な使い方しかできなかった。
一方、マイクロストリップ線路、各種のコプレナ線路等
の誘電体基板上に集積化可能な伝送構造に使われる終端
装置は、以下の2種に分類することができる。
第1のカテゴリーは薄膜抵抗終端で、これは誘電体基板
上に作製された伝送構造の導体のある長さが該導体より
低導電率の物質の薄膜で置き換えられたものである。薄
膜部の断面構造は導体部の断面構造と類似若しくは同一
である。
薄膜抵抗終端された伝送構造を伝搬する電磁波により輸
送されたエネルギーは、電磁波の電界と薄膜の抵抗との
相互作用により消費される。
しかし、薄膜の断面構造は導体の断面構造と同じか非常
に似通ったものなので、伝送構造の配置の観点では薄膜
は導体の延長であり、薄膜抵抗部を伝搬する電磁波の単
位電気長当たりエネルギー消費は薄膜の抵抗率が相当高
い場合を除いて比較的小さなものになる。基板上に薄膜
抵抗として堆積できる材料の導電率は良くて中程度のも
のなので、入射する電磁波エネルギーの許容できる割合
を消費するためには薄膜抵抗終端はかなり長いものにな
る。
第2のカテゴリーは、フェライトのようなある種の非線
形磁性体の非相反的な磁化を利用し、終端装置を伝搬す
る導波モード電磁波の磁界を干渉により打ち消す終端装
置である。しかし、所望の終端効果を得るためには、永
久磁石又は時間不変の磁界源で非線形磁性体を磁化しな
ければならない。このような終端は、かさばる磁界源を
必要とするので集積化が困難であった。
(発明が解決しようとする課題) このように従来、超大容量光通信システムで使用される
伝送線路には、電磁波エネルギー消費効率、大きさ及び
集積化等の観点で満足できる広帯域終端はないのが現状
であった。
本発明は、上記の問題に鑑みてなされたもので、その目
的とするところは、誘電体基板上の平行導体対とモノリ
シック集積化できる小型で広帯域の終端装置を実現する
ことができ、超大容量光通信システムでの使用に適した
伝送線路を提供することにある。
[発明の目的] (課題を解決するための手段) 本発明の骨子は、誘電体基板上の平行導体対に対して、
小型で広帯域の新奇な終端装置をモノリシック集積化す
ることにある。
即ち本発明は、終端装置をモノリシック集積化した伝送
線路において、誘電体基板上の平行導体対の終端部と該
導体対の間に設けられた電磁波吸収部材とから終端装置
を構成し、且つ電磁波吸収部材(例えば、高抵抗の金属
体)をその長さ方向に関して一部は基板面内でテーパ状
になるように、一部は該導体対の間を埋めっくすように
形成したものである。
(作用) 本発明によれば、誘電体基板上の平行導体対の終端部に
おいて該導体対の間を埋めるように、且つ一部にテーパ
を有するように高抵抗の金属体等からなる電磁波吸収部
材を設けることにより、広帯域の終端装置を実現するこ
とができる。
そしてこの場合、終端装置は平行導体対とモノリシック
集積化されることになり、終端装置のコンパクト化をは
かることができる。従って、超大容量光通信システムで
の使用に適した伝送線路を実現することができ、光電子
半導体素子と電気的入出力装置との間で信号を効率良く
伝送するインターコネクション装置を、小型且つ簡単に
実現することが可能となる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例に係わる平行コプレナ・スト
リップ伝送線路(スロット線路)の概略構成を示す斜視
図である。図中10は熱伝導率の高い誘電体基板であり
、この基板10上には平行コプレナ・ストリップ伝送線
路を構成する2本の導体21 、22 (22a、22
b)からなる平行導体対20が形成されている。平行導
体対20の一端側には、平行導体対20と共に終端装置
を構成する高電気抵抗率の金属体(電磁波吸収部材)3
0が形成されている。即ち、平行コプレナ・ストリップ
伝送線路の一端に終端装置が形成された構成となってい
る。なお、金属体30は、紙面左側に絞り込んだテーバ
部31と、平行導体対20のそれぞれの導体21゜22
に接触する非テーバ部32とからなる。
平行導体対20は、人力電気信号を終端装置まで伝える
電気的導体として機能する。このような平行導体対20
に沿った信号伝搬は、導波された電磁波の形をとる。そ
の伝搬特性は、平行導体対20の厚さ2間隔及び電気的
抵抗率、さらに誘電体基板10の厚さや誘電率等により
決まる。
本発明は、入力信号により平行導体対20に励起される
唯一の伝搬モードが主モードであるように外部入力信号
源に接続されることを意図したものである。周波数、誘
電体基板10の厚さや誘電率、平行導電体対20の導電
率や間隔の値を固定して考えると、主モードの横方向の
電界と磁界の大きさは導電体対20のギャップ11中で
最大値を持つ。
平行導体対20の一方の導体22に設けられたカット部
12の目的は、2端子光半導体素子40を平行導体対2
0に直列に接続することを可能にすることである。接続
される素子40は、カット部12の一端に隣接する導体
22b上に素子の一方のコンタクトが導体に接するよう
にマウントされている。素子40の他方のコンタクトは
、カット部12の反対側の導体22aにボンディングワ
イヤ50により接続されている。
ここで、マウントされた光半導体素子40゜ボンディン
グワイヤ50及びカット部12の主モード電磁界空間分
布に対する形状効果を最小にするために、カット部12
の電気長は動作させようとする最大周波数に対する主モ
ード波長の5%以下に設定されており、光半導体素子4
0は導体間のギャップ11にはみださないようにマウン
トされている。従って、主モードがカット部12を越え
て高抵抗率金属体30に向かって伝搬する際に、電磁波
により輸送される平均パワーはマウントされた光半導体
素子40により吸収される分だけ減少するが、外部の入
力信号源に戻る反射波は非常に小さく抑えられる。
高抵抗金属体30のテーバ部31は平行導体対20に入
射する主モードがごく僅かな反射しか起こさずに高抵抗
金属体30のある部分に伝搬していくように、テーバ状
に形成されている。
このテーバ部31の長さは、動作させようとする最低周
波数においてテーパ部31の電気長が平行導体対20の
主モードの伝搬波長の4%以上になるように選ばれてい
る。従って、平行導体対20を伝搬する主モードの信号
が変調されていたとしても、信号がテーパ部31を伝搬
する際に感じる単位電気長当りの金属の幅の変化は、主
モード横方向電磁界の縦方向と横方向いずれの空間的変
化に比較しても小さい。その結果、主モードがテーパ部
31を伝搬する際に、横方向電磁界の空間分布はテーバ
部31の存在による伝送線路伝搬特性の変化からごく僅
かの影響しか受けず、反射を最小に抑えることができる
。このように、テーバ部31の主な機能は、平行導体対
20を伝搬する主モードが電磁界構成分の空間分布に殆
ど揺らぎや影響を及ぼされることなく高抵抗金属体30
を含む線路部に入射、伝搬することを可能にすることに
ある。
しかしながら、主モードの反射を最小化するためには、
電磁波を高抵抗金属体30へ伝える際の電磁界構成分の
空間分布への影響を小さくするだけでは不十分である。
即ち、電磁波に存在するエネルギーの大部分が金属体3
0により消費されることも必要である。金属体30によ
り消費されなかったエネルギーは平行導体対20に沿っ
て戻る反射主モードに含まれるので、最終的には本伝送
線路に接続された励起信号源に戻ることになる。従って
、入射電磁波エネルギーのうち金属体30で消費される
べき割合は、接続された信号源に許容される反射波のパ
ワーレベルにより決定される。
金属体30で消費できる電磁波エネルギーの絶対量は、
金属体30の抵抗率1体積及び形状、さらに平行導体対
20の各導体21.22に対する金属体30の位置や方
向等に依存する。第1図に示したように平行導体対20
の導体間に位置するある抵抗率と厚さを持つ金属体30
において、消費し得る電磁波エネルギーの絶対量はテー
パ部31のテーバ傾斜と金属体30全体の電気長により
決まる。一般に金属体30に入射する主モードパワーレ
ベルの公称値に対して、テーパ部31の電気長は入射エ
ネルギーの大部分を消費するには不十分であるので、金
属体30の非テーパ部32が必要である。非テーパ部3
2の作用は、金属体30に入射する電磁エネルギーの大
部分を消費することである。
このように、高抵抗金属体30を伝搬する導波電磁波の
電磁エネルギーの一定の割合が、金属体30のテーパ部
31と非テーパ部32のそれぞれで消費される。高抵抗
金属体30の非テーバ部32の主な作用とテーパ部31
の第2の作用は、金属体30を伝わる導波電磁波の電磁
エネルギーの一定の割合をこのように消費することであ
る。
本発明の終端方法では、金属体30の直流的な抵抗値は
平行導体対20の特性インピーダンスと一致している必
要はない。従って、平行導体対20の特性インピーダン
スに整合した薄膜抵抗を用いた終端と比較して、製造工
程でのプロセス許容誤差余裕は遥かに大きい。このため
、製造歩留まり向上、ひいてはコスト低減がはかれる。
また、光半導体素子40に直流バイアスを印加する場合
、薄膜抵抗による終端では薄膜抵抗における直流的な電
力消費が大きくなるという問題があった。本発明の終端
方法では高抵抗率金属体30の非テーバ部32の長さを
幅に比べて長くすることにより直流抵抗値を小さくする
ことができ、直流的な電力消費を低減でき、電源への負
担も軽減できる。
次に、第2図を参照して、本発明の実施例をより具体的
に説明する。第2図は平行コプレナストリップ伝送線路
に本発明を適用した実施例の平面図である。
平行導体対20の各導体21.22は抵抗率2.4X 
10−2Ωμmの金で、メタルマスク法により厚さ40
01の窒化アルミニウム(AIIN)基板10上に蒸着
されている。AINは比誘電率が8.5であり、熱伝導
率が高いのが特徴である。
導体21.22間のギャップ11の幅は200#m。
導体21.22の厚さは41mであり、これに対応する
平行導体対20の主要な擬横モードの周波数10.0G
Hzにおける特性インピーダンスは50Ωである。平行
導体対20の一端にはメタルマスク法で抵抗率1Ωμm
のニクロム30が蒸着されている。ニクロム30の直線
テーパ部31の長さは500jm、導体21.22のギ
ャップ11の幅全体がニクロムで満たされている非テー
バ部32の長さは1l100jである。なお、9.5G
Hzにおける波長はおよそ12.4m諺で、テーパ部3
1の長さ(500#m)はこの4%より大きい。
平行導体対20の一方の導体22の端から1900j+
aのところには、幅10hmのカット部12が設けられ
ている。カット部12に隣接する導体22bに半導体レ
ーザ40をA u / S n半田等でボンディングし
、レーザ40の他方の端子からカット部12の反対側の
導体22aにボンディングワイヤ50を接続することに
より、導体22a、22bに直列に半導体レーザ40が
接続されてる。AlN10は熱伝導率が高いので、半導
体レーザ40を直接マウントすることができる。半導体
レーザ40は、幅と長さがそれぞれ約250μmで高さ
約80μmの直方体形状をしている。このカット部12
の幅と半導体レーザ40の寸法は、本実施例が使われる
周波数範囲(9,5〜10.5GHz )にわたりて平
行導体対20の主モード伝搬波長に比べて小さいので、
カット部12と搭載された半導体レーザ40がこの周波
数範囲における主モードの電界空間分布に問題となるよ
うな擾乱を生じさせることはない。
半導体レーザ40は高速動作を可能とするため、本伝送
線路と信号源との間のバイアスTを介して50m A程
度の直流バイアス電流を流している。平行導体対20の
特性インピーダンス(50Ω)に略整合した47Ωの薄
膜抵抗による従来の終端方法では、終端装置で消費され
る直流電力は118mWとなりその発熱の影響が無視で
きず、コンパクトな集積化は困難である。また、直流バ
イアス電源の出力電圧も2.35V高くする必要がある
等、駆動側への負担が大きい。一方、本実施例の終端装
置の2つの導体21.22間のニクロム30による抵抗
は約1Ωである。従って、本実施例の終端装置で消費さ
れる直流バイアス分の電力は2.5m Wに過ぎず、終
端部発熱が大幅に低減されるので、コンパクトな集積化
が可能になる。直流バイアス電流源の出力電圧も半導体
レーザのみを駆動する場合と殆ど変わらない。
平行コプレナ・ストリップ伝送線路の主モードは純粋な
トランスバースモードではないので、線路の特性インピ
ーダンスは周波数の関数になる。従って、本伝送線路に
接続された固定出力インピーダンス信号源に反射されて
戻る電力の割合も周波数に従って変化する。平行導体対
20の構成要素とニクロム体30の上述の寸法と材料パ
ラメータに対して9.5GHzと10.5GHzの間の
周波数で反射される電力は10%以下である。
即ち、−10dB帯域は10.0±0.5 G11zで
ある。
なお、本発明は上述した実施例に限定されるものではな
い。実施例では平行コプレナ・ストリップ伝送線路に適
用した例で説明したが、本発明はその他の誘電体基板上
の伝送線路にも適用できる。例えば、グラウンデイツト
・コプレナ線路に適用すれば、線路の特性インピーダン
スの周波数依存性が小さいから、より広い帯域が得られ
る。この場合、信号ラインの中央導体の両側と基板裏面
に接地導体がある。高抵抗率金属体は、中央導体とその
両側の接地導体との間に形成される。但し、より低周波
からの広帯域性を生かすためには、高抵抗率金属体のテ
ーバ部の長さを実施例よりも長くする必要がある。
また、平行導体対の一部に設ける光電子半導体素子は半
導体レーザに限定されるものではなく、アバラ、ンシエ
フォトダイオードやLED等にも応用できる。さらに、
電磁波吸収部材は必ずしも金属体に限るものではなく、
高周波で駆動できる素子を用いる場合は導体でなくても
よい。また、電磁波吸収部材に設けるテーバは必ずしも
両方に付ける必要はなく、一方のみに付けてもよい。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
〔発明の効果〕
以上詳述したように本発明によれば、平行導体対間に金
属体等の電磁波吸収部材を配置することにより、誘電体
基板上に広帯域の終端装置を形成することができる。従
って、誘電体基板上の平行導体対とモノリシック集積化
できる小型で広帯域の終端装置を実現することができ、
超大容量光通信システムでの使用に適した伝送線路を実
現することが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例に係わる平行コプレナ・スト
リップ線路の概略構成を示す斜視図、第2図は本発明の
他の実施例の概略構成を示す平面図である。 10・・・誘電体基板、 11・・・平行導体対の間のギャップ、12・・・平行
導体対のカット部、 20・・・平行導体対、21.22・・・導体、30・
・・高抵抗率の金属体、 31・・・テーバ部、32・・・非テーパ部、40・・
・光電子半導体素子、 50・・・ボンディングワイヤ。

Claims (1)

  1. 【特許請求の範囲】  誘電体基板上に形成された平行導体対と、この平行導
    体対の終端部における該導体対の間に形成され、且つそ
    の長さ方向に関して一部は基板面内でテーパ状になるよ
    うに、一部は該導体対の間を埋めつくすように形成され
    た電磁波吸収部材とを具備し、 前記平行導体対の終端部と電磁波吸収部材とからなる終
    端装置が前記平行導体対とモノリシック集積化されてな
    ることを特徴とする伝送線路。
JP1138865A 1989-05-31 1989-05-31 伝送線路 Pending JPH034602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1138865A JPH034602A (ja) 1989-05-31 1989-05-31 伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1138865A JPH034602A (ja) 1989-05-31 1989-05-31 伝送線路

Publications (1)

Publication Number Publication Date
JPH034602A true JPH034602A (ja) 1991-01-10

Family

ID=15231935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1138865A Pending JPH034602A (ja) 1989-05-31 1989-05-31 伝送線路

Country Status (1)

Country Link
JP (1) JPH034602A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046652A (en) * 1997-03-31 2000-04-04 International Business Machines Corporation Loading element for EMI prevention within an enclosure
JP2003008133A (ja) * 2001-06-27 2003-01-10 Kyocera Corp 光素子モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046652A (en) * 1997-03-31 2000-04-04 International Business Machines Corporation Loading element for EMI prevention within an enclosure
JP2003008133A (ja) * 2001-06-27 2003-01-10 Kyocera Corp 光素子モジュール

Similar Documents

Publication Publication Date Title
US6437899B1 (en) Opto-electric conversion semiconductor device
US7149024B2 (en) Optical modulator module
JP3885528B2 (ja) 光変調器
JP3975786B2 (ja) 光変調器励振回路
JP2001257412A (ja) 光送信モジュール
US6763151B1 (en) Electro-optic modulators with internal impedance matching
US7553092B2 (en) Optical module and optical module package
US6831767B2 (en) Traveling wave optical modular
KR20040110829A (ko) 티오 캔 구조의 광수신 모듈
US7668417B2 (en) Integrated termination for EO modulator with RF signal monitoring functionality
JP6502844B2 (ja) 光半導体装置
JP2001051245A (ja) 内部インピーダンス整合を備えた共振型光変調器
JPH034602A (ja) 伝送線路
JP3823102B2 (ja) 光伝送モジュール
JPH01500713A (ja) 無損失要素を使用するインピーダンスマッチィングされた電子光学的部品
EP0773464A2 (en) Optical device
JPH05110201A (ja) 半導体レーザ装置
EP1065550A1 (en) Electro-optic modulators with integrated impedance matching
JP2000164970A (ja) 光素子モジュール
JP3769388B2 (ja) 光半導体装置
JP4250520B2 (ja) 非放射性誘電体線路用の振幅変調器
US7085442B2 (en) Optoelectronic device, method of manufacturing thereof, and system including the same
RU2007803C1 (ru) Устройство для широкополосной аналоговой модуляции полупроводникового лазера
JP2004281975A (ja) 光半導体装置
JP2713335B2 (ja) ダイオード移相器