JP2948018B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2948018B2 JP2948018B2 JP4092080A JP9208092A JP2948018B2 JP 2948018 B2 JP2948018 B2 JP 2948018B2 JP 4092080 A JP4092080 A JP 4092080A JP 9208092 A JP9208092 A JP 9208092A JP 2948018 B2 JP2948018 B2 JP 2948018B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring layer
- insulating film
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、より詳しくはその電極及び配線層の
形成方法の改良を図ったものに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to an improvement in a method of forming electrodes and wiring layers.
【０００２】[0002]
【従来の技術】高度情報化社会を実現するための有力な
技術として、半導体集積回路のより一層の高密度化，多
機能化が求められている。このようなシステム側からの
要求を満たすために、半導体集積回路の製造プロセスに
おいても、微細加工技術の改良が精力的に進められてお
り、配線技術においても配線材料の検討や配線構造の改
良が進んでいる。また種々の回路を１枚のウエハ上に形
成してシステムを構成する、いわゆるＷＳＩ(Wafer Sca
le Integration) も多機能化の点から関心を集めてい
る。2. Description of the Related Art As an influential technology for realizing a highly information-oriented society, there is a demand for further increasing the density and multifunctionality of semiconductor integrated circuits. In order to satisfy such demands from the system side, microfabrication technology has been energetically improved in the manufacturing process of semiconductor integrated circuits. I'm advancing. Also, a so-called WSI (Wafer Sca) in which various circuits are formed on a single wafer to constitute a system.
le Integration) is also attracting interest in terms of multifunctionality.
【０００３】一方、配線構造では配線層を上方に積み重
ねて多層化する、いわゆる多層配線構造を採ることで、
デバイスの高速動作，高信頼性及び多機能化を図ってお
り、現在、高集積化デバイスではゲート配線も含めると
４〜６層の多層配線が用いられている。また、ＷＳＩで
はＷＳＩデバイス２枚を互いに電気的接触をとるように
張り合わせることで、さらに高密度化，多機能化を進め
る構造が提案されている。On the other hand, the wiring structure employs a so-called multilayer wiring structure in which wiring layers are stacked upward to form a multilayer structure.
High-speed operation, high reliability, and multi-functionality of the device are being attempted. At present, in a highly integrated device, four to six layers of multilayer wiring are used including gate wiring. Further, in WSI, a structure has been proposed in which two WSI devices are attached to each other so as to make electrical contact with each other to further increase the density and increase the functionality.
【０００４】[0004]
【発明が解決しようとする課題】ところで、配線層の多
層化によりデバイス性能は向上するが、表面凹凸の増大
やストレスの増大などの問題により、デバイス作成プロ
セスはより複雑になる。また、より一層の多層化を進め
ることも非常に難しい。一方、上記のような張り合わせ
ＷＳＩデバイスでは、２枚のＷＳＩの回路形成面が互い
に対向するように形成すると、両者を電気的に接続する
ために配線までを揃えて形成する必要があり、このた
め、通常は、２枚のＷＳＩの回路形成面が同一方向を向
くように張り合わせるが、このようにすると、図４(a)
に示すように最終的に電極を形成する場所が限られてし
まい、２枚のウエハＷＳＩ１，ＷＳＩ２のうち１枚は他
方のウエハに電極３０が形成できるようにその径を小さ
くする等の加工が必要となる。また、図４(b) は１枚の
ウエハＷＳＩ１の上に複数のチップＣ１〜Ｃ４を張り合
わせることにより、高密度化，多機能化を図ったもので
あるが、図４(a) と同様に、最終的に電極を形成する場
所が限られてしまう。By the way, although the device performance is improved by increasing the number of wiring layers, the device fabrication process becomes more complicated due to problems such as an increase in surface irregularities and an increase in stress. It is also very difficult to further increase the number of layers. On the other hand, in the bonded WSI device as described above, if the circuit forming surfaces of the two WSIs are formed so as to face each other, it is necessary to form even the wiring in order to electrically connect the two WSIs. Normally, the two WSIs are bonded together so that the circuit forming surfaces thereof face in the same direction.
As shown in (1), the place where the electrodes are finally formed is limited, and one of the two wafers WSI1 and WSI2 has to be processed by reducing its diameter so that the electrodes 30 can be formed on the other wafer. Required. FIG. 4 (b) shows a case where a plurality of chips C1 to C4 are pasted on one wafer WSI1 to achieve high density and multi-function. In addition, the place where the electrode is finally formed is limited.
【０００５】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、配線の自由度が
大きく、電極を形成する場所の制限がなくなり、かつ容
易に多層化を図れる半導体装置およびその製造方法を提
供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and has a high degree of freedom in wiring, eliminates restrictions on places where electrodes are formed, and can easily achieve multilayering. It is an object to provide a semiconductor device and a method for manufacturing the same.
【０００６】[0006]
【課題を解決するための手段】この発明に係る半導体装
置は、単層の能動層を有する半導体デバイスと、この半
導体デバイスの表面に配設されて半導体デバイスに電気
的に接続される第１の配線層と、半導体デバイスの表面
側の第１の配線層表面上に配設されて第１の配線層に電
気的に接続する第２の配線層と、半導体デバイスの裏面
に配設されて半導体デバイスに電気的に接続される第３
の配線層と、半導体デバイスの裏面側の前記第３の配線
層表面上に配設されて第３の配線層に電気的に接続する
第４の配線層と、第２の配線層表面上または第４の配線
層表面上に絶縁膜を介して配設された支持基板とを備え
たものである。SUMMARY OF THE INVENTION A semiconductor device according to the present invention includes a semiconductor device having a single active layer, and a semiconductor device provided on the surface of the semiconductor device and electrically connected to the semiconductor device.
First wiring layer to be electrically connected and surface of semiconductor device
Disposed on the surface of the first wiring layer on the side of
A second wiring layer for air connection and a back surface of the semiconductor device
And electrically connected to the semiconductor device.
Wiring layer and the third wiring on the back side of the semiconductor device
Disposed on the layer surface and electrically connected to the third wiring layer
A fourth wiring layer and a fourth wiring on the surface of the second wiring layer or the fourth wiring
And a supporting substrate provided on the layer surface via an insulating film.
【０００７】また、この発明に係る半導体装置は、上記
の半導体装置において、種々の回路をウエハ上に形成し
てシステムを構成するＷＳＩに用いたことを特徴とする
ものである。 Further, the semiconductor device according to the present invention, the
In a semiconductor device, various circuits are formed on a wafer.
Characterized in that it is used for WSI that constitutes a system
Things.
【０００８】また、半導体基板表面に絶縁膜を介して形
成された半導体層の主面に半導体デバイスを形成する工
程と、半導体デバイスを形成した後、当該デバイスの主
面側に第１の層間絶縁膜を介して第１の配線層を形成す
る工程と、前記第１の配線層上に第２の層間絶縁膜を介
して支持基板を接合する工程と、半導体基板を除去して
絶縁膜を露出させる工程と、半導体デバイスの電気的接
触をとるための接続孔を絶縁膜に形成する工程と、絶縁
膜の露出面上に前記接続孔を介して前記半導体デバイス
に電気的に接続する第２の配線層もしくは電極を形成す
る工程と、第２の配線層上に第３の層間絶縁膜を介して
第３の配線層を形成する工程とを含むことを特徴とする
ものである。 Further , the semiconductor substrate surface is formed with an insulating film interposed therebetween.
Process to form a semiconductor device on the main surface of the formed semiconductor layer
After forming a semiconductor device, the main
Forming a first wiring layer on the surface side with a first interlayer insulating film interposed therebetween;
And a step of interposing a second interlayer insulating film on the first wiring layer.
Bonding the supporting substrate and removing the semiconductor substrate
A step of exposing the insulating film and an electrical connection of the semiconductor device.
Forming a contact hole in the insulating film to make contact with the insulating film;
The semiconductor device through the connection hole on the exposed surface of the film
Forming a second wiring layer or electrode electrically connected to
And a step of interposing a third interlayer insulating film on the second wiring layer.
Forming a third wiring layer.
Things.
【０００９】[0009]
【００１０】[0010]
【作用】この発明における半導体装置においては、半導
体デバイスの主面側および裏面側のそれぞれの側に、半
導体デバイスに電気的に接続する配線層と、この配線層
に電気的に接続するさらに異なる配線層が形成されてい
るため、半導体デバイスに対して確実かつ高速に電圧を
加えることができるとともに、半導体デバイスの両面
で、ウエハ反りやストレスを相殺し、層間膜や半導体デ
バイスのクラック等を防止できる。In the semiconductor device according to the present invention, the semiconductor device is provided with a half on each of the main surface side and the back surface side.
Wiring layer electrically connected to the conductor device, and this wiring layer
A further different wiring layer electrically connected to the
Therefore, a voltage can be applied to the semiconductor device reliably and at high speed, and wafer warpage and stress can be offset on both surfaces of the semiconductor device, and cracks of the interlayer film and the semiconductor device can be prevented.
【００１１】さらに、半導体デバイスの間に挟まれた部
分に多層配線もしくは電極が形成されており、ＷＳＩデ
バイスが高密度化かつ多機能化されるという効果を奏す
る。 Further, a portion sandwiched between semiconductor devices
Multi-layer wiring or electrodes are formed separately,
This has the effect of increasing the density and multi-function of the device.
You.
【００１２】また、この発明に係る半導体装置の製造方
法においては、絶縁膜を介して半導体基板上に形成され
た半導体層主面の半導体デバイスの表面上に多層配線を
形成した後、半導体基板を除去して絶縁膜を露出させ、
この絶縁膜を介して半導体デバイスに電気的に接続する
多層配線層を形成しているので、半導体デバイスの表面
および裏面の両方に、半導体デバイスに電気的に接続す
る多層配線もしくは電極を形成することができる。 Further, a method of manufacturing a semiconductor device according to the present invention is provided.
In the method, it is formed on a semiconductor substrate through an insulating film
Multilayer wiring on the surface of the semiconductor device on the main surface of the semiconductor layer
After formation, the semiconductor substrate is removed to expose the insulating film,
Electrically connect to the semiconductor device via this insulating film
Since a multi-layer wiring layer is formed, the surface of the semiconductor device
Electrical connections to semiconductor devices, both on the
Multilayer wirings or electrodes can be formed.
【００１３】[0013]
【００１４】[0014]
【実施例】実施例１ 以下、この発明の一実施例を工程断面図に基づいて説明
する。図１(a) は本発明の一実施例による半導体装置が
形成される半導体基板を説明するもので、半導体基板１
上に絶縁体層２を介して半導体層３が形成された、いわ
ゆるＳＯＩ基板である。本実施例においては、ＳＯＩ基
板であればその製法によらず同様な効果が期待できる
が、ここではＳＯＩ基板としてＳＩＭＯＸ(Separation
by Implated Oxygen) ウエハを例に取る。このＳＩＭＯ
Ｘウエハは例えば０．５ｍｍの厚さで形成されたシリコ
ン基板１上に絶縁体層（二酸化シリコン）２が約０．５
μｍの厚さで、その上にシリコン単結晶膜３が約０．１
μｍの厚さでそれぞれ形成されている。Embodiment 1 Hereinafter, an embodiment of the present invention will be described with reference to sectional views of steps. FIG. 1A illustrates a semiconductor substrate on which a semiconductor device according to an embodiment of the present invention is formed.
This is a so-called SOI substrate on which a semiconductor layer 3 is formed via an insulator layer 2. In this embodiment, the same effect can be expected regardless of the manufacturing method of an SOI substrate, but here, a SIMOX (Separation
by Implated Oxygen) Take a wafer as an example. This SIMO
The X wafer has an insulator layer (silicon dioxide) 2 formed on a silicon substrate 1 having a thickness of, for example, 0.5 mm.
μm thick, and a silicon single crystal film 3
Each is formed with a thickness of μm.
【００１５】図１(b) は図１(a) のシリコン単結晶膜３
にデバイスを形成した様子を示している。この図１(b)
において、４はリン，砒素，ボロン等がドープされた不
純物層であり、例えば１０００〜３０００オングストロ
ーム程度の厚さで形成されている。５は層間絶縁膜であ
り、ここではＣＶＤ法による酸化膜が例えば２０００〜
３０００オングストローム程度の厚さで形成されてい
る。６，７は配線で、ここではポリシリコンにより約３
０００オングストローム程度の厚さで形成されている。FIG. 1B shows the silicon single crystal film 3 shown in FIG.
1 shows a state in which a device is formed. This FIG. 1 (b)
In the figure, reference numeral 4 denotes an impurity layer doped with phosphorus, arsenic, boron, or the like, and is formed to a thickness of, for example, about 1000 to 3000 angstroms. Reference numeral 5 denotes an interlayer insulating film.
It is formed with a thickness of about 3000 angstroms. Reference numerals 6 and 7 denote wirings.
It is formed with a thickness of about 000 angstroms.
【００１６】次に、図１(c) に示すように、デバイスの
表面に常圧ＣＶＤ法等により絶縁膜（ＢＰＳＧ）１２を
形成し、その表面を平坦化した後、約０．５ｍｍ厚の支
持基板（シリコンウエハあるいはガラス基板）１１を張
り付ける。絶縁膜の平坦化は研磨や熱処理により行な
い、張り付けは平坦化の際の熱処理と同時に、あるいは
研磨の後の熱処理により行なうが、ここで支持基板の張
りつけは既に形成しているデバイスの特性を損ねないよ
うに注意する必要がある。即ち、デバイスの配線層がポ
リシリコンや高融点金属、あるいはシリコンと高融点金
属の化合物で形成されている場合には、通常のデバイス
プロセスの処理温度内であれば特に問題はない。しか
し、配線にアルミ等の金属を用いた場合には処理温度を
高くできない。例えば、アルミの場合はシリコンとの共
晶点が約６００℃であるため、それより低い温度で処理
しなければならなくなる。Next, as shown in FIG. 1C, an insulating film (BPSG) 12 is formed on the surface of the device by a normal pressure CVD method or the like, and the surface is planarized. A support substrate (silicon wafer or glass substrate) 11 is attached. The flattening of the insulating film is performed by polishing or heat treatment, and the bonding is performed at the same time as the heat treatment at the time of flattening or by the heat treatment after polishing. You need to be careful not to. That is, when the wiring layer of the device is formed of polysilicon, a high-melting-point metal, or a compound of silicon and a high-melting-point metal, there is no particular problem as long as it is within the processing temperature of a normal device process. However, when a metal such as aluminum is used for the wiring, the processing temperature cannot be increased. For example, in the case of aluminum, since the eutectic point with silicon is about 600 ° C., it must be processed at a lower temperature.
【００１７】本実施例では絶縁膜として、ＢＰＳＧ１２
のリフローを用いた張りつけ方法を示しているが、この
他の絶縁膜をはさんでポリシリコンを堆積しこれを研磨
で平坦にした後、支持基板に張りつける方法なども考え
られる。またアルミ等の金属配線を用いている場合に
は、ポリイミドなどの樹脂により接着することも考えら
れる。このように支持基板を張りつけた後、図１(d) の
ようにシリコン基板１を除去して絶縁体層２を露出させ
る。シリコン基板１の除去は研磨や化学処理を用いて行
えばよい。このように絶縁体層２が露出されれば、図１
(e) のようにＣＶＤ酸化膜や常圧ＣＶＤ法によるＢＰＳ
Ｇ膜により層間絶縁膜１３，１４を３０００〜４０００
オングストロームの厚さに形成して容易に裏面側に配線
層１６，１７を形成することができる。絶縁体層２にデ
バイス層（配線層を含む）へ電気的接触を取るための接
続孔を形成する際に、デバイス層を形成するときに使用
した位置合わせマークが絶縁体層（ガラス）２を透過し
てその裏面から見えるため、これをを用いて位置合わせ
を行なうことができるため、パターン合わせ精度も高
い。また裏面側は平坦であるため、通常のプロセスを用
いてより高次の多層化が可能である。In this embodiment, BPSG12 is used as an insulating film.
However, a method of depositing polysilicon with an insulating film interposed therebetween, flattening this by polishing, and then attaching it to a supporting substrate may be considered. When metal wiring such as aluminum is used, bonding with a resin such as polyimide may be considered. After attaching the supporting substrate in this manner, the silicon substrate 1 is removed to expose the insulator layer 2 as shown in FIG. The removal of the silicon substrate 1 may be performed using polishing or chemical treatment. When the insulator layer 2 is exposed as described above, the structure shown in FIG.
(e) BPS by CVD oxide film and normal pressure CVD method
The G film is used to form the interlayer insulating films 13 and 14 from 3000 to 4000.
The wiring layers 16 and 17 can be easily formed on the rear surface side by forming the wiring layer to a thickness of Å . In forming a connection hole for electrical contact to the device layer to the insulation layer 2 (including a wiring layer), the alignment mark used to form a device layer insulating layer (glass) 2 , And can be seen from the back surface thereof, and can be used for alignment, so that the pattern alignment accuracy is high. In addition, since the back surface is flat, higher-order multilayering can be performed using a normal process.
【００１８】実施例２ ＳＯＩにＭＯＳＦＥＴを形成した場合、基板浮遊効果に
より電流特性にキンクが発生したり耐圧が低くなるとい
う問題がある。これを解決するには基板部を接地すれば
よい。これは図２に示すようにシリコン基板１を除去し
て絶縁体層２を露出させ、絶縁体層２の所要箇所、即ち
シリコン単結晶層３に相当する箇所を開口して配線１６
を形成し、これを所定の電位に接続することにより容易
に実現できる。また、裏面の基板を除去する際の支持基
板の張りつけに接着剤を用い、裏面配線を行った後、別
の支持基板を裏面側に張りつけ表面側の支持基板を除去
するというプロセスフローも考えられる。Embodiment 2 When a MOSFET is formed in an SOI, there are problems that a kink is generated in the current characteristics and a withstand voltage is lowered due to a substrate floating effect. This can be solved by grounding the substrate. This is done by removing the silicon substrate 1 to expose the insulator layer 2 as shown in FIG. 2, opening a required portion of the insulator layer 2, that is, a portion corresponding to the silicon single crystal layer 3, and forming a wiring 16.
Is formed, and this is easily connected to a predetermined potential. Also, a process flow in which an adhesive is used to attach the support substrate when removing the substrate on the back surface, wiring is performed on the back surface, another support substrate is attached on the back surface side, and the support substrate on the front surface side is removed is also conceivable. .
【００１９】このように、上記実施例１，２によれば、
半導体デバイスの主面側と裏面側の両面にパターニング
された配線層を形成することができ、配線の自由度の向
上や多層化が容易に達成できる。As described above, according to the first and second embodiments,
A patterned wiring layer can be formed on both the main surface side and the back surface side of the semiconductor device, so that the degree of freedom of wiring and the multilayering can be easily achieved.
【００２０】実施例３ 本実施例によるＷＳＩの電極形成方法を説明する。図３
(a) は張り合わせる前の２枚のＷＳＩを示している。そ
れぞれのＡウエハ，Ｂウエハには各種の回路が形成され
ており、また配線層も形成されているが、ここではウエ
ハ上のバンプ２０だけを示している。なおこのバンプが
それぞれの回路の配線に接続されていることはいうまで
もない。ＡウエハはＳＯＩ基板に形成したもので、Ｂウ
エハは通常のバルクシリコンに形成したものである。そ
れぞれのウエハは張り合わせ時にお互いに電気的接触が
取れるようにバンプ２０を形成している。このバンプ２
０は少なくとも一方の側のウエハに形成されるものをイ
ンジウムや半田等の低融点金属で形成しておき、Ａウエ
ハ，Ｂウエハを赤外線露光器により位置合わせし、これ
を熱処理して張り合わせた後、図３(b) のようにＡウエ
ハの裏面側のシリコン基板を絶縁体膜が露出するまで除
去する。次に図３(c) のように絶縁体膜の任意の場所に
コンタクトホールを開口し、電極部３０あるいは配線層
を形成する。これを電極形成面からみると、図３(d) の
ようにウエハ上の任意の場所に電極を形成でき、電極お
よび配線層形成の自由度が大幅に向上する。本実施例で
はＢウエハとしてバルクシリコンを用いたが、これがＳ
ＯＩ基板でもなんの問題も生じない。逆にＢウエハをＳ
ＯＩ基板にすることで、配線の自由度をさらに上げるこ
とも可能である。また以上の説明では、ウエハスケール
での実施例を説明したが、これはチップレベルで２枚を
張り合わせたものについても適用できることは言うまで
もない。Embodiment 3 A method for forming a WSI electrode according to this embodiment will be described. FIG.
(a) shows two WSIs before bonding. Various circuits are formed on each of the A wafer and the B wafer, and a wiring layer is also formed. Here, only the bumps 20 on the wafer are shown. Needless to say, the bumps are connected to the wiring of each circuit. The A wafer is formed on an SOI substrate, and the B wafer is formed on ordinary bulk silicon. The bumps 20 are formed on the respective wafers so that they can make electrical contact with each other when they are bonded. This bump 2
0 indicates that at least one of the wafers to be formed is formed of a low melting point metal such as indium or solder, the A wafer and the B wafer are aligned by an infrared exposure device, and then heat-treated and bonded. Then, as shown in FIG. 3B, the silicon substrate on the back side of the A wafer is removed until the insulator film is exposed. Next, as shown in FIG. 3 (c), a contact hole is opened at an arbitrary position in the insulator film , and an electrode portion 30 or a wiring layer is formed. Looking at this from the electrode forming surface can form an electrode anywhere on the wafer as shown in FIG. 3 (d), the electrode contact
In addition, the degree of freedom in forming a wiring layer is greatly improved. In this embodiment, bulk silicon was used as the B wafer,
No problem occurs with the OI substrate. Conversely, B wafer is replaced with S
By using an OI substrate, the degree of freedom of wiring can be further increased. In the above description, the embodiment on the wafer scale has been described. However, it is needless to say that the embodiment can be applied to a case where two substrates are bonded at a chip level.
【００２１】このように、上記実施例３によれば、ウエ
ハは張り合わせた後からウエハ上の任意の場所に電極を
形成することができるので、多機能，高集積のＷＳＩデ
バイスを容易に実現できる効果がある。As described above, according to the third embodiment, since the electrodes can be formed at any positions on the wafer after the wafers are bonded, a multifunctional and highly integrated WSI device can be easily realized. effective.
【００２２】この発明に係る半導体装置によれば、半導
体デバイスの主面側および裏面側のそれぞれの側に、半
導体デバイスに電気的に接続する配線層と、この配線層
に電気的に接続するさらに異なる配線層が形成されてい
るため、半導体デバイスに対して確実かつ高速に電圧を
加えることができ、半導体デバイスの機能や性能そのも
のを向上させることができるとともに、半導体デバイス
の両面でウエハ反りやストレスを相殺し、層間膜や半導
体デバイスのクラック等を防止できるため、半導体デバ
イスの信頼性が向上するという効果を奏する。According to the semiconductor device according to the present invention, on each side of the main surface side and the back side of the semiconductor device, the semi
Wiring layer electrically connected to the conductor device, and this wiring layer
A further different wiring layer electrically connected to the
Therefore, a voltage can be applied to the semiconductor device reliably and at a high speed, and the function and performance itself of the semiconductor device can be improved. Since cracks and the like of the semiconductor device can be prevented, there is an effect that the reliability of the semiconductor device is improved.
【００２３】さらに、半導体デバイスの間に挟まれた部
分に多層配線もしくは電極が形成されており、ＷＳＩデ
バイスが高密度化かつ多機能化されるという効果を奏す
る。 Further, a portion sandwiched between semiconductor devices
Multi-layer wiring or electrodes are formed separately,
This has the effect of increasing the density and multi-function of the device.
You.
【００２４】また、この発明に係る半導体装置の製造方
法においては、絶縁膜を介して半導体基板上に形成され
た半導体層主面の半導体デバイスの表面上に多層配線を
形成した後、半導体基板を除去して絶縁膜を露出させ、
この絶縁膜を介して半導体デバイスに電気的に接続する
多層配線層を形成しているので、半導体デバイスの表面
および裏面の両方に、半導体デバイスに電気的に接続す
る多層配線もしくは電極を形成することができる。それ
によって、半導体デバイスに対して確実かつ高速に電圧
を加えることができ、半導体デバイスの機能や性能その
ものが向上した半導体装置をえることができるととも
に、半導体デバイスの両面でウエハ反りやストレスを相
殺し、層間膜や半導体デバイスのクラック等を防止し
て、信頼性の向上した半導体装置の製造方法を得ること
ができる。 Further , a method of manufacturing a semiconductor device according to the present invention is described.
In the method, it is formed on a semiconductor substrate through an insulating film
Multilayer wiring on the surface of the semiconductor device on the main surface of the semiconductor layer
After formation, the semiconductor substrate is removed to expose the insulating film,
Electrically connect to the semiconductor device via this insulating film
Since a multi-layer wiring layer is formed, the surface of the semiconductor device
Electrical connections to semiconductor devices, both on the
Multilayer wirings or electrodes can be formed. It
Voltage to semiconductor devices reliably and quickly
The functions and performance of the semiconductor device.
It is possible to obtain improved semiconductor devices
The wafer warpage and stress on both sides of the semiconductor device.
Kills and prevents cracks in interlayer films and semiconductor devices.
To obtain a method of manufacturing a semiconductor device with improved reliability
Can be.
【００２５】また、この発明に係る半導体装置の製造方
法においては、半導体基板の主面に形成された半導体デ
バイスに電気的に接続する多層配線を形成する工程と、
半導体基板主面に絶縁膜を介して形成された半導体デバ
イスに電気的に接続する多層配線層を形成する工程と、
これらの半導体基板の主面同士を貼り合わせて相互に電
気的接触を取り、上記絶縁膜を介して半導体デバイスが
形成されている半導体基板を絶縁膜が露出するまで除去
して半導体基板に電気的に接続する配線層もしくは電極
を形成するための接続孔を形成しているので、２つの半
導体デバイスに挟まれた部分で多層配線を実現すること
ができ、高密度化かつ多機能化されたＷＳＩデバイスを
形成することができる。 Also, a method of manufacturing a semiconductor device according to the present invention
In the method, the semiconductor device formed on the main surface of the semiconductor substrate
Forming a multilayer wiring electrically connected to the vice,
A semiconductor device formed on the main surface of a semiconductor substrate via an insulating film
Forming a multilayer wiring layer electrically connected to the chair;
The main surfaces of these semiconductor substrates are attached to each other and
Pneumatic contact with the semiconductor device via the insulating film
Remove the formed semiconductor substrate until the insulating film is exposed
Wiring layer or electrode electrically connected to the semiconductor substrate
Forming two connection holes for forming
Realization of multi-layer wiring at the part sandwiched between conductor devices
With high density and multi-functional WSI device
Can be formed.
【図１】本発明の一実施例による工程断面図である。FIG. 1 is a process sectional view according to an embodiment of the present invention.
【図２】本発明の他の実施例を示す図である。FIG. 2 is a diagram showing another embodiment of the present invention.
【図３】本発明の他の実施例による半導体装置を示す図
である。FIG. 3 is a diagram showing a semiconductor device according to another embodiment of the present invention.
【図４】従来例の半導体装置を示す図である。FIG. 4 is a diagram showing a conventional semiconductor device.
１ シリコン基板 ２ 絶縁体膜（二酸化シリコン） ３ シリコン単結晶膜 ３′ デバイス装置 ４ 不純物層 ５ 層間絶縁膜 ６ 配線１ ７ 配線２ １１ 支持基板 １２ ＢＰＳＧ １３ 層間絶縁膜２ １４ 層間絶縁膜３ １６ 配線３ １７ 配線４ ２０ バンプ ３０ 電極 Reference Signs List 1 silicon substrate 2 insulator film (silicon dioxide) 3 silicon single crystal film 3 'device 4 impurity layer 5 interlayer insulating film 6 wiring 1 7 wiring 2 11 support substrate 12 BPSG 13 interlayer insulating film 2 14 interlayer insulating film 316 wiring 3 17 wiring 4 20 bump 30 electrode
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/786 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/00 301 H01L 21/3205 H01L 21/336 H01L 27/12 H01L 29/786 Continuation of the front page (51) Int.Cl. 6 identification code FI H01L 29/786 (58) Investigated field (Int.Cl. 6 , DB name) H01L 27/00 301 H01L 21/3205 H01L 21/336 H01L 27 / 12 H01L 29/786
Claims (3)
と、 この半導体デバイスの表面に配設されて前記半導体デバ
イスに電気的に接続される第１の配線層と、 前記半導体デバイスの表面側の前記第１の配線層表面上
に配設されて、前記第１の配線層に電気的に接続する第
２の配線層と、 前記半導体デバイスの裏面に配設されて前記半導体デバ
イスに電気的に接続される第３の配線層と、 前記半導体デバイスの裏面側の前記第３の配線層表面上
に配設されて、前記第３の配線層に電気的に接続する第
４の配線層と、 前記第２の配線層表面上または前記第４の配線層 表面上
に絶縁膜を介して配設された支持基板とを備えた半導体
装置。A semiconductor device having a single active layer; and a semiconductor device disposed on a surface of the semiconductor device.
A first wiring layer electrically connected to a chair, and on a surface of the first wiring layer on a surface side of the semiconductor device
And electrically connected to the first wiring layer.
2 wiring layer and the semiconductor device disposed on the back surface of the semiconductor device.
A third wiring layer electrically connected to a chair, and on a surface of the third wiring layer on a back surface side of the semiconductor device.
And electrically connected to the third wiring layer.
4 of the wiring layer, a semiconductor device and a supporting substrate disposed via an insulating film on the second wiring layer surface or the fourth wiring layer on the surface.
ＳＩに用いたことを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein various circuits are formed on a wafer to form a system.
A semiconductor device used for SI.
れた半導体層の主面に半導体デバイスを形成する工程
と、 上記半導体デバイスを形成した後、当該デバイスの主面
側に第１の層間絶縁膜を介して第１の配線層を形成する
工程と、 前記第１の配線層上に第２の層間絶縁膜を介して支持基
板を接合する工程と、 上記半導体基板を除去して上記絶縁膜を露出させる工程
と、 上記半導体デバイスの電気的接触をとるための接続孔を
上記絶縁膜に形成する工程と、 上記絶縁膜の露出面上に前記接続孔を介して前記半導体
デバイスに電気的に接続する第２の配線層もしくは電極
を形成する工程と、 上記第２の配線層上に第３の層間絶縁膜を介して第３の
配線層を形成する工程とを含むことを特徴とする半導体
装置の製造方法。3. A step of forming a semiconductor device on a main surface of a semiconductor layer formed on a surface of a semiconductor substrate via an insulating film, and after forming the semiconductor device, a first interlayer on a main surface side of the device. A step of forming a first wiring layer via an insulating film; a step of bonding a support substrate on the first wiring layer via a second interlayer insulating film; Exposing a film; forming a connection hole for making electrical contact with the semiconductor device in the insulating film; and electrically connecting the semiconductor device via the connection hole on an exposed surface of the insulating film. Forming a second wiring layer or an electrode connected to the second wiring layer; and forming a third wiring layer on the second wiring layer via a third interlayer insulating film. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092080A JP2948018B2 (en) | 1992-03-17 | 1992-03-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092080A JP2948018B2 (en) | 1992-03-17 | 1992-03-17 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267563A JPH05267563A (en) | 1993-10-15 |
| JP2948018B2 true JP2948018B2 (en) | 1999-09-13 |
Family
ID=14044472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092080A Expired - Fee Related JP2948018B2 (en) | 1992-03-17 | 1992-03-17 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948018B2 (en) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4619462B2 (en) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | Thin film element transfer method |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US6197663B1 (en) * | 1999-12-07 | 2001-03-06 | Lucent Technologies Inc. | Process for fabricating integrated circuit devices having thin film transistors |
| TW487958B (en) * | 2001-06-07 | 2002-05-21 | Ind Tech Res Inst | Manufacturing method of thin film transistor panel |
| JP5064343B2 (en) * | 2002-09-25 | 2012-10-31 | シャープ株式会社 | Manufacturing method of semiconductor device |
| JP4794810B2 (en) | 2003-03-20 | 2011-10-19 | シャープ株式会社 | Manufacturing method of semiconductor device |
| JP4651924B2 (en) | 2003-09-18 | 2011-03-16 | シャープ株式会社 | Thin film semiconductor device and method for manufacturing thin film semiconductor device |
| JP2005150686A (en) * | 2003-10-22 | 2005-06-09 | Sharp Corp | Semiconductor device and its manufacturing method |
| JP4610982B2 (en) * | 2003-11-11 | 2011-01-12 | シャープ株式会社 | Manufacturing method of semiconductor device |
| DE10356885B4 (en) * | 2003-12-03 | 2005-11-03 | Schott Ag | Method of housing components and housed component |
| US7285477B1 (en) * | 2006-05-16 | 2007-10-23 | International Business Machines Corporation | Dual wired integrated circuit chips |
| WO2009139070A1 (en) | 2008-05-16 | 2009-11-19 | 株式会社アドバンテスト | Manufacturing method and wafer unit for testing |
| JP5487625B2 (en) | 2009-01-22 | 2014-05-07 | ソニー株式会社 | Semiconductor device |
| US8652935B2 (en) * | 2010-12-16 | 2014-02-18 | Tessera, Inc. | Void-free wafer bonding using channels |
| JP2013004572A (en) * | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | Semiconductor device manufacturing method |
| US9812580B1 (en) * | 2016-09-06 | 2017-11-07 | Qualcomm Incorporated | Deep trench active device with backside body contact |
-
1992
- 1992-03-17 JP JP4092080A patent/JP2948018B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267563A (en) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948018B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| JP3510576B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS63308386A (en) | Semiconductor device and manufacture thereof | |
| JPH07506936A (en) | Three-dimensional integrated circuit and its manufacturing method | |
| JPS6355213B2 (en) | ||
| KR900002084B1 (en) | Semiconductor device | |
| JP2001189414A (en) | Semiconductor chip, manufacturing method therefor, semiconductor module, and electronic apparatus | |
| JPH07506937A (en) | Thermally matched readout/detector structure and its fabrication method | |
| JPH0529483A (en) | Semiconductor integrated device | |
| JP3048686B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2522837B2 (en) | Wafer-scale semiconductor device | |
| JPH0845935A (en) | Forming method of multilayer interconnection | |
| JP3442738B2 (en) | Semiconductor device | |
| US20060170087A1 (en) | Semiconductor device | |
| JPH0680794B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP2597750B2 (en) | Method for manufacturing semiconductor device | |
| JPH0629294A (en) | Manufacture of semiconductor device | |
| JPH0533536B2 (en) | ||
| JPS6035536A (en) | Manufacture of multilayer interconnection | |
| JP3498619B2 (en) | Semiconductor device and its manufacturing method. | |
| JP3206035B2 (en) | Resin-sealed semiconductor device | |
| JPH073835B2 (en) | Semiconductor device | |
| JPH09148326A (en) | Semiconductor device and method for manufacturing the same | |
| JPS62237748A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |